JPS5999737A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5999737A JPS5999737A JP57209172A JP20917282A JPS5999737A JP S5999737 A JPS5999737 A JP S5999737A JP 57209172 A JP57209172 A JP 57209172A JP 20917282 A JP20917282 A JP 20917282A JP S5999737 A JPS5999737 A JP S5999737A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- etching
- width
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の製造方法に関するものであり、よ
り詳しく述べるならは集積度の高い半導体装置の形成’
ｋ ’ｉｊ］’能とする素子分離領域の形成方法に関す
るものである。
り詳しく述べるならは集積度の高い半導体装置の形成’
ｋ ’ｉｊ］’能とする素子分離領域の形成方法に関す
るものである。
（２）従米技４ＲＪと問題点
半畳１奉装Ｌｊ ％特にＬＳＩ、超ＬＳＩ素子における
素子分ｈｌＬ領域の形成方法として、例えはシリコン（
Ｓｉ）＆板上にシリコン窒化、換（Ｓｉ３Ｎ４）と形成
（〜、該シリコン窒化成金パターニングし、該パターニ
ングされたンリコン窒化膜午マスクとしてシリコン基板
表面全熱酸化することりこよって二酸化シリコン膜イ形
成する方法が知られている。
素子分ｈｌＬ領域の形成方法として、例えはシリコン（
Ｓｉ）＆板上にシリコン窒化、換（Ｓｉ３Ｎ４）と形成
（〜、該シリコン窒化成金パターニングし、該パターニ
ングされたンリコン窒化膜午マスクとしてシリコン基板
表面全熱酸化することりこよって二酸化シリコン膜イ形
成する方法が知られている。
しかしなからこの方法では熱酸化の際、シリコン窒化膜
エツジ部分下のシリコンも同時に酸化さ）し、シリコン
辺化膜のエツジ部分缶押し上げるように二酸化／クコ４
膜が形成される、いわゆるバーズビーク （ｂｉｒｄ’
ｓ ｂｅａｋ） ｋ生じる。 Ｃｖ） シリコン−ｉ
化ｉＮのエツジ部分］ζに５わりこんで形成された二酸
化シリコンＩ１２は動作領域に′まで及ぶわ、集積度の
低下の原因となっている。そこで上ＧＩ２方法ケ改善す
べく単にシリコン水板にいわゆるフォトリングラフィ技
術によっ１溝【形成し、該溝を熱酸化するか、その他Ｃ
ＶＤ （化学気相成長法）等を用いて詳内に絶縁層音形
成して素子分離全行なう方法が開発された。しかしなが
らこの方法で形成されるシリコン基板内の溝幅即ち、素
子分離領域の幅はフオ） ＩＪソグラフイ技術に依存し
ている為、現状では１〔μｍ〕以上となり、 サブミク
ロ／幅の素子分離領域を形成するのは不可能であった０ （３）発明の目的 本発明は上記欠点を鑑みサブミクロン幅での素子分離領
域を形成了ることができる製造方法を提供しようとする
ものである。
エツジ部分下のシリコンも同時に酸化さ）し、シリコン
辺化膜のエツジ部分缶押し上げるように二酸化／クコ４
膜が形成される、いわゆるバーズビーク （ｂｉｒｄ’
ｓ ｂｅａｋ） ｋ生じる。 Ｃｖ） シリコン−ｉ
化ｉＮのエツジ部分］ζに５わりこんで形成された二酸
化シリコンＩ１２は動作領域に′まで及ぶわ、集積度の
低下の原因となっている。そこで上ＧＩ２方法ケ改善す
べく単にシリコン水板にいわゆるフォトリングラフィ技
術によっ１溝【形成し、該溝を熱酸化するか、その他Ｃ
ＶＤ （化学気相成長法）等を用いて詳内に絶縁層音形
成して素子分離全行なう方法が開発された。しかしなが
らこの方法で形成されるシリコン基板内の溝幅即ち、素
子分離領域の幅はフオ） ＩＪソグラフイ技術に依存し
ている為、現状では１〔μｍ〕以上となり、 サブミク
ロ／幅の素子分離領域を形成するのは不可能であった０ （３）発明の目的 本発明は上記欠点を鑑みサブミクロン幅での素子分離領
域を形成了ることができる製造方法を提供しようとする
ものである。
（４）発明の構成
本発明の目的は、半尋体基板上に絶縁層、笠趙又は金属
硅化物層、レジスト膜會順仄形纏し、該レジスト族をバ
ターニングした後、塩累系ガスと酸素カスの混合カスに
よる反応性イオンエツチングによって、前記レジスト膜
エツジ周辺の６０記金属又は金属硅化物層を選択的にエ
ツチングし、次いで該金属又は金属硅化物層ケマスクと
して前記絶縁層をエツチングし、丈に、ノぐターニング
された絶縁層をマスクとして前記手導体基板ｔエツチン
グしてＵ音形成し、該溝内に他縁ｉ’；Ｕ：形成する工
程と葡含んでなることにょっ−Ｃ達成される。
硅化物層、レジスト膜會順仄形纏し、該レジスト族をバ
ターニングした後、塩累系ガスと酸素カスの混合カスに
よる反応性イオンエツチングによって、前記レジスト膜
エツジ周辺の６０記金属又は金属硅化物層を選択的にエ
ツチングし、次いで該金属又は金属硅化物層ケマスクと
して前記絶縁層をエツチングし、丈に、ノぐターニング
された絶縁層をマスクとして前記手導体基板ｔエツチン
グしてＵ音形成し、該溝内に他縁ｉ’；Ｕ：形成する工
程と葡含んでなることにょっ−Ｃ達成される。
（５）発明の実施例
以下本発明の実施例を図面に基づいて説明する。
第１Ｉ８！！Ｊから第６層迄は本発明の実施例ケしし明
するための概略工程断面図である。
するための概略工程断面図である。
第１図参照
シリコン（Ｓｉ）基板ｌ上にＣＶＤ法により膜厚約０．
１〔μｍ〕の例えはシリコン窒化膜（Ｓｉ、Ｎ、）から
なる絶縁層２奮形成し、該絶縁層２上にＤｃマグネトロ
ンスパッタ法により膜厚＋？Ｕ Ｏ，３Ｃμｍ〕のモリ
ブデンシリサイド（ＭｏＳｉ）からなる金属硅化物（メ
タルシリサイド）Ｊｉ３＃形成し、斐にその土にフォト
レジスト膜等のレジスト （例えば５ＨＩＰＬＥＹ社製
のＡＺ−１３５０Ｊ）膜４ 奮スピンコード法により膜
厚約１．８〔μｍ〕に塗布する。この後レジスト膜４全
パターニングする。
１〔μｍ〕の例えはシリコン窒化膜（Ｓｉ、Ｎ、）から
なる絶縁層２奮形成し、該絶縁層２上にＤｃマグネトロ
ンスパッタ法により膜厚＋？Ｕ Ｏ，３Ｃμｍ〕のモリ
ブデンシリサイド（ＭｏＳｉ）からなる金属硅化物（メ
タルシリサイド）Ｊｉ３＃形成し、斐にその土にフォト
レジスト膜等のレジスト （例えば５ＨＩＰＬＥＹ社製
のＡＺ−１３５０Ｊ）膜４ 奮スピンコード法により膜
厚約１．８〔μｍ〕に塗布する。この後レジスト膜４全
パターニングする。
第２図参照
レジスト膜４がバターニングされた試料を平行平板型反
応性イオンエツチング装置内に配置し、該装置内に酸素
（０２）が６５体積パーセント含有される酸素と四塩化
炭素（ｃｃｔ、）の混合ガス（０２１０２＋ＣＣ４：
６５ ［体積係〕）全導入して前記試料のエツチングを
行う。この時のエツチング条件は、電力密度０．２８
（ｗ／ｃｒｌ）、真空度ＣＰａ）］、 ｘッチング時間
３〔分〕とする。この条件下で反応性イオンエツチング
を行うことにより、レジスト膜４のエツジ周辺の金属硅
化物層３に幅（Ｄ）が０．２〜０．３〔μｍ〕の開ロバ
ターン５か形成さノしる。
応性イオンエツチング装置内に配置し、該装置内に酸素
（０２）が６５体積パーセント含有される酸素と四塩化
炭素（ｃｃｔ、）の混合ガス（０２１０２＋ＣＣ４：
６５ ［体積係〕）全導入して前記試料のエツチングを
行う。この時のエツチング条件は、電力密度０．２８
（ｗ／ｃｒｌ）、真空度ＣＰａ）］、 ｘッチング時間
３〔分〕とする。この条件下で反応性イオンエツチング
を行うことにより、レジスト膜４のエツジ周辺の金属硅
化物層３に幅（Ｄ）が０．２〜０．３〔μｍ〕の開ロバ
ターン５か形成さノしる。
尚、上記酸素と四塩化炭素の混合カスを用い１０反応性
イオンエツチングによって、レジスト膜４のエツジ周辺
の金−硅化物層３にサブミクロン幅の一口５を形成する
為には、上記条件下では酵素と四塩化炭素の混合ガス中
に酸素が占めゐ割合（０２１０□十ＣＣｔ４）が６０〜
７０体積パーセントであることが心機でめゐ。第７図は
平行平板原反応性４オンエツチング装ｆｍｋ用いて、電
力ｍｖ＝ｏ、２８［ｗ／ｄ’）、Ｘ空席４［Ｐａ〕の条
件下で酸素（０２）と四塩化炭素（ＣＣｔ、）の混合ガ
ス中に酸素が占める割０（０，，１０□＋Ｃ，、Ｃｔ４
）とエツチング条件とのじｊ係をモリブデンシリサイド
（ＭｏＳｉｚ）、 シリコン（Ｓｔ）。
イオンエツチングによって、レジスト膜４のエツジ周辺
の金−硅化物層３にサブミクロン幅の一口５を形成する
為には、上記条件下では酵素と四塩化炭素の混合ガス中
に酸素が占めゐ割合（０２１０□十ＣＣｔ４）が６０〜
７０体積パーセントであることが心機でめゐ。第７図は
平行平板原反応性４オンエツチング装ｆｍｋ用いて、電
力ｍｖ＝ｏ、２８［ｗ／ｄ’）、Ｘ空席４［Ｐａ〕の条
件下で酸素（０２）と四塩化炭素（ＣＣｔ、）の混合ガ
ス中に酸素が占める割０（０，，１０□＋Ｃ，、Ｃｔ４
）とエツチング条件とのじｊ係をモリブデンシリサイド
（ＭｏＳｉｚ）、 シリコン（Ｓｔ）。
及びＡＺ−１３５０Ｊ （レシン）Ｊについて求めた結
果である。このグラフからもわかるように、混合ガス中
の酸素の割合が５０（体積襲〕以下であると、レジスト
膜エツジ周辺近傍を含むレジスト膜で覆われていない金
属硅化物層表面がエツチングされてし丑９゜一方、８０
〔体積贋〕以上であると、レジストのアッシングが主と
なり、金属硅化物及びシリコンのエツチングは進行しな
い。金り硅化物及ヒシリコンがエツチングされ７にい理
山は、多量の酸素が金属硅化物層表面に酸化腺を形成す
る為と考えられる。そして、ここで６０〜７０〔体積饅
〕の酸素が含有される酸素と四塩化炭素の混合ガスを用
いて反応性イオンエツチングを行った場合、レジスト膜
周辺の笠属硅化物層のみがエツチングされる現象は、７
昆合ガス中の多量の酸素ガスク＼′、金属硅化物Ｊψ層
表面酸化及びレジスト膜のアッシングに使われ、レジス
ト膜エツジ周辺では酸素ガスの占める割合が５０Ｃ％）
以下となり、この部分での金属硅化物層のみがエツチン
グされる為と推測される。
果である。このグラフからもわかるように、混合ガス中
の酸素の割合が５０（体積襲〕以下であると、レジスト
膜エツジ周辺近傍を含むレジスト膜で覆われていない金
属硅化物層表面がエツチングされてし丑９゜一方、８０
〔体積贋〕以上であると、レジストのアッシングが主と
なり、金属硅化物及びシリコンのエツチングは進行しな
い。金り硅化物及ヒシリコンがエツチングされ７にい理
山は、多量の酸素が金属硅化物層表面に酸化腺を形成す
る為と考えられる。そして、ここで６０〜７０〔体積饅
〕の酸素が含有される酸素と四塩化炭素の混合ガスを用
いて反応性イオンエツチングを行った場合、レジスト膜
周辺の笠属硅化物層のみがエツチングされる現象は、７
昆合ガス中の多量の酸素ガスク＼′、金属硅化物Ｊψ層
表面酸化及びレジスト膜のアッシングに使われ、レジス
ト膜エツジ周辺では酸素ガスの占める割合が５０Ｃ％）
以下となり、この部分での金属硅化物層のみがエツチン
グされる為と推測される。
第３図参照
続いて、前記平行平板型反応性１オンエツチング装置内
のエツチングガスをトリフロロメタン（ＣＨＦ＋）ガ哀
に換えて、電力密Ｗ 、Ｏ，’ｌ ６” ［ｗ／ｃｙ＋
ｆ）。
のエツチングガスをトリフロロメタン（ＣＨＦ＋）ガ哀
に換えて、電力密Ｗ 、Ｏ，’ｌ ６” ［ｗ／ｃｙ＋
ｆ）。
真空度６．７ （Ｐａ） 、エツチング時Ｉ′ｉｌ＋１
１５〔分〕の条件下で、バターニングされた金属硅化物
層３とレジスト層４勿マスクとして反応性イオンエツチ
ングによって、絶縁Ｍ２−幅０．２〜０．３〔μ７７１
）の開口全形成する。
１５〔分〕の条件下で、バターニングされた金属硅化物
層３とレジスト層４勿マスクとして反応性イオンエツチ
ングによって、絶縁Ｍ２−幅０．２〜０．３〔μ７７１
）の開口全形成する。
第４図参照
レジスト１莫４をアッシングによって除去した後、文に
前記平行平板型反応性トオンエッチング装置内のエツチ
ングガスを金属硅化物層３及びシリコン基板ｌがエツチ
ングきれ且つ腔縁ノ姻２がエツチングし難いガス、例え
は２０体積パーセントの酸素が含肩される酸素と四塩化
炭素の混合ガス（０□１０２＋ＣＣＡ、＝２０〔体積係
〕）に換えて、 ′Ｉ−力密度０．２８． （ｗ／ｃＪ
）、真空度４ ＣＰａ：ｌ、工≦ジグ時間５〔分〕のエ
ツチング条件下で絶縁層２ ？ｒ−マスクとしてシリコ
ン基板ｌのエツチングを行う。この反１□□ に幅約０．２．．７０．、Ｆ 、Ｃμｍ〕、深さ約ｏ、
７”〔μｍ〕の急峻な溝６□が形成されぶ。□：尚、□
この時金属硅化物層３も同時にエツチング除去される。
前記平行平板型反応性トオンエッチング装置内のエツチ
ングガスを金属硅化物層３及びシリコン基板ｌがエツチ
ングきれ且つ腔縁ノ姻２がエツチングし難いガス、例え
は２０体積パーセントの酸素が含肩される酸素と四塩化
炭素の混合ガス（０□１０２＋ＣＣＡ、＝２０〔体積係
〕）に換えて、 ′Ｉ−力密度０．２８． （ｗ／ｃＪ
）、真空度４ ＣＰａ：ｌ、工≦ジグ時間５〔分〕のエ
ツチング条件下で絶縁層２ ？ｒ−マスクとしてシリコ
ン基板ｌのエツチングを行う。この反１□□ に幅約０．２．．７０．、Ｆ 、Ｃμｍ〕、深さ約ｏ、
７”〔μｍ〕の急峻な溝６□が形成されぶ。□：尚、□
この時金属硅化物層３も同時にエツチング除去される。
第５図参照
溝６が形成されたシリ、巳ン基板１金、ｌＯ’００ｃ℃
）のウーット酸化雰囲気中で’７＄１酸化し、絶縁層２
蛍介して蒋６の幅にｘ・Ｈ当する臥化層厚約０．２〜０
．３〔μｍ〕の二酸化シリコン（ＳｉＯ□）からなる絶
縁ｊ裔７を形成し、素子分離領域とする。尚、熱酸化法
の性質上、ば化後の酸化膜（゛旧縁Ｊ曽）７の幅は溝６
の幅の約２倍、、丁なわち０．４〜０．６（、μｍ〕と
なる。
）のウーット酸化雰囲気中で’７＄１酸化し、絶縁層２
蛍介して蒋６の幅にｘ・Ｈ当する臥化層厚約０．２〜０
．３〔μｍ〕の二酸化シリコン（ＳｉＯ□）からなる絶
縁ｊ裔７を形成し、素子分離領域とする。尚、熱酸化法
の性質上、ば化後の酸化膜（゛旧縁Ｊ曽）７の幅は溝６
の幅の約２倍、、丁なわち０．４〜０．６（、μｍ〕と
なる。
第６図参嬰
絶縁＃ｔＩ２ ｉ １８０ Ｃ℃）のリン酸（Ｈｎ Ｐ
０４ ）溶液でつ“′ト亡ノチ７グす±ことにより・
サブミクロン幅の素子分離領域７を平坦住良≧形成で
きる。
０４ ）溶液でつ“′ト亡ノチ７グす±ことにより・
サブミクロン幅の素子分離領域７を平坦住良≧形成で
きる。
この後、素子分離領域７間の動作領域にＭＯＳ）ランジ
スタ等の素子を形成する。
スタ等の素子を形成する。
上記実施例において、第４図に示されたサブミクロンの
溝６内に絶縁層７を形成するために熱酸化を実施したが
、その他ＣＶＤ法によって該溝６内に二酸化シリコン等
を成長せしめることも可能であり、更に又熱酸化法によ
って該＃６同壁に〜く二酸化シリコン膜を形成した後、
溝６を埋めるためにＣＶＤ法によりポリシリコンを形成
し、エツチングによって表面を平坦化した後、ポリシリ
コン表面を熱酸化して二酸化シリコン膜を形成すること
によって、該溝６を絶縁性を有する素子分離領域とする
Ｃとも可能である。
溝６内に絶縁層７を形成するために熱酸化を実施したが
、その他ＣＶＤ法によって該溝６内に二酸化シリコン等
を成長せしめることも可能であり、更に又熱酸化法によ
って該＃６同壁に〜く二酸化シリコン膜を形成した後、
溝６を埋めるためにＣＶＤ法によりポリシリコンを形成
し、エツチングによって表面を平坦化した後、ポリシリ
コン表面を熱酸化して二酸化シリコン膜を形成すること
によって、該溝６を絶縁性を有する素子分離領域とする
Ｃとも可能である。
更に本実施例ではメタルシリサイド層３としてモリブデ
ンシリサイド（ＭｏＳｉ、） ’ｔｒ：用いたか、これ
以外にタングステンシリサイド（ＷＳＩＪ−チタンシリ
サイド（ＴｉＳｉ２）、白金シリサイド（Ｐｔ Ｓｔ
）。
ンシリサイド（ＭｏＳｉ、） ’ｔｒ：用いたか、これ
以外にタングステンシリサイド（ＷＳＩＪ−チタンシリ
サイド（ＴｉＳｉ２）、白金シリサイド（Ｐｔ Ｓｔ
）。
タンタルシリザイド（ＴａＳｉＪ等の金属硅化物、或い
は金属硅化物層にかえて、モリブデン（Ｒ＋ｉｏ）。
は金属硅化物層にかえて、モリブデン（Ｒ＋ｉｏ）。
タングステン（Ｗ）ｊチタン（Ｔｉ）、白金（ｐｔ）、
タンタル（Ｔａ）等の金属８ｉを用いても同様な効果が
得られる。
タンタル（Ｔａ）等の金属８ｉを用いても同様な効果が
得られる。
（６）発明の効果
以上説明したように、本発明によればサブミクロン幅の
素子分離領域を平坦性よく形成することが出来る為、超
ＬＳＩの様な高集積度の半導体装置ケ製造可能とする。
素子分離領域を平坦性よく形成することが出来る為、超
ＬＳＩの様な高集積度の半導体装置ケ製造可能とする。
第１図から第６同志は本発明の詳細な説明するための概
略工程断面図、第７図は混合ガスの体積比とエツチング
速度との閃保全示した図である。 ｌ・・・シリコン基板 ２・・・絶縁層（シリコン
窒化膜等）３・・・金属又は金属硅化物層（ＭｏＳｉ２
層ン４・・・レジスト膜 ５・・・レシスＮｌ境界部のシリサイドＪｉ開口６・・
・飾 ７・・・絶＃層（二酸化シリコン層）Ｂｑ
７０ （。１４（体積０１０）
略工程断面図、第７図は混合ガスの体積比とエツチング
速度との閃保全示した図である。 ｌ・・・シリコン基板 ２・・・絶縁層（シリコン
窒化膜等）３・・・金属又は金属硅化物層（ＭｏＳｉ２
層ン４・・・レジスト膜 ５・・・レシスＮｌ境界部のシリサイドＪｉ開口６・・
・飾 ７・・・絶＃層（二酸化シリコン層）Ｂｑ
７０ （。１４（体積０１０）
Claims (1)
- 【特許請求の範囲】 半導体基板上に絶縁層、金属又は金層硅化物ノ礪レジス
ト膜を順次形成し、該レジスト膜をパターニングした後
、塩素系カスと酸素ガスの混合ガスによる反応性イオン
エツチングによって、前記レジスト膜エツジ周辺の前記
金属又は金属硅化物ｊ冒全速択的にエツチング′し、次
いで該金属又は金ハ硅化物層金マスクとして８１１記絶
縁層τエノナングし、更に、パターニングされた絶縁Ｊ
−【マスクとして０１■記半導体基板をエツチングして
溝を形成し、該心円に絶縁層を形成する工程全台んでな
ること全特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209172A JPS5999737A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置の製造方法 |
| CA000440422A CA1204525A (en) | 1982-11-29 | 1983-11-04 | Method for forming an isolation region for electrically isolating elements |
| US06/549,470 US4465532A (en) | 1982-11-29 | 1983-11-07 | Method for forming an isolation region for electrically isolating elements |
| KR1019830005396A KR860001056B1 (ko) | 1982-11-29 | 1983-11-14 | 소자들을 전기적으로 분리하기 위해 분리영역을 형성하는 방법 |
| EP83307091A EP0113517B1 (en) | 1982-11-29 | 1983-11-21 | Method for forming an isolation region |
| DE8383307091T DE3381128D1 (de) | 1982-11-29 | 1983-11-21 | Verfahren zur herstellung einer isolationszone. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209172A JPS5999737A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5999737A true JPS5999737A (ja) | 1984-06-08 |
Family
ID=16568520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57209172A Pending JPS5999737A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62139321A (ja) * | 1985-12-12 | 1987-06-23 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1982
- 1982-11-29 JP JP57209172A patent/JPS5999737A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62139321A (ja) * | 1985-12-12 | 1987-06-23 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655336B2 (ja) | ポリシリコンを選択的にエッチングする方法 | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH0427702B2 (ja) | ||
| JPS5999737A (ja) | 半導体装置の製造方法 | |
| JP2002164426A (ja) | 半導体装置の製造方法 | |
| JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JPS6231492B2 (ja) | ||
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPS62200731A (ja) | 半導体装置の製造方法 | |
| JP2649940B2 (ja) | Ｍｉｓ型電界効果半導体装置の製造方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JP2654110B2 (ja) | 半導体装置の製造方法 | |
| JPS5999738A (ja) | 半導体装置の製造方法 | |
| JPS62112342A (ja) | 素子分離領域の形成方法 | |
| JPS61107736A (ja) | 半導体装置の製造方法 | |
| JPH05198571A (ja) | 半導体装置及びその製造方法 | |
| JPS6222454A (ja) | 半導体装置の製造方法 | |
| JPS62273750A (ja) | 半導体装置およびその製造方法 | |
| JPH07201967A (ja) | 半導体装置の製造方法 | |
| JPH05121401A (ja) | 半導体装置の製造方法 | |
| JPS6265437A (ja) | 半導体装置の製造方法 | |
| JPH0458538A (ja) | 半導体装置の製造方法 | |
| JPS6260232A (ja) | 半導体装置の製造方法 | |
| JPS62210620A (ja) | 半導体装置の製造方法 |