JP2654110B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔目次〕 産業上の利用分野 従来の技術（第２図） 発明が解決しようとする課題（第３図） 課題を解決するための手段 作用 実施例 本発明の一実施例（第１図） 発明の効果 〔概要〕 半導体装置の製造方法に関し、 第１のゲートによるトランジスタ領域内の第１のゲー
ト電極幅を安定にすることができ、第１のゲートによる
トランジスタの特性を安定にすることができる半導体装
置の製造方法を提供することを目的とし、 基板上に絶縁膜、耐酸化膜を順次形成する工程と、前
記耐酸化膜を選択的にエッチングすることにより、スタ
ックドゲートによるトランジスタ領域形成用のマスク
層、第１のゲートによるトランジスタ領域形成用のマス
ク層、及び第２のゲートによるトランジスタ領域形成用
のマスク層を形成する工程と、前記マスク層をマスクと
して、前記基板を選択的に酸化することによりフィール
ド酸化膜を形成する工程と、前記マスク層及び前記絶縁
膜を選択的にエッチングすることにより前記基板を露出
させるとともに、スタックドゲートによるトランジスタ
領域、第１のゲートによるトランジスタ領域、及び第２
のゲートによるトランジスタ領域を形成する工程と、前
記フィールド酸化膜の形成されていない、露出された前
記基板を酸化することにより第１のゲート絶縁膜を形成
する工程と、スタックドゲートによるトランジスタ領域
と第１のゲートによるトランジスタ領域とを覆うように
第１のゲート金属層を選択的に形成する工程と、前記第
１のゲート金属層を覆うように、前記第２のゲートによ
るトランジスタ領域内の第１のゲート絶縁膜除去用のマ
スク層を形成する工程と、前記第１のゲート絶縁膜除去
用のマスク層をマスクとして第２のゲートによるトラン
ジスタ領域内の第１のゲート絶縁膜を選択的にエッチン
グして基板を露出させる工程と、前記第１のゲート絶縁
膜除去用のマスク層を除去する工程と、前記第１のゲー
ト金属層および露出された前記基板を酸化することによ
り前記第１のゲート金属層上に層間膜を形成するととも
に、露出された前記基板上に第２のゲート絶縁膜を形成
する工程と、前記層間膜及び前記第２のゲート絶縁膜を
覆うように第２のゲート金属層を形成する工程と、前記
スタックドゲートによるトランジスタ領域内の前記第２
のゲート金属層上にスタックドゲート形成用のマスク層
を選択的に形成するとともに、前記第２のゲートによる
トランジスタ領域内の第２のゲート金属層上に第２のゲ
ート形成用のマスク層を選択的に形成する工程と、前記
スタックドゲート形成用のマスク層及び前記第２のゲー
ト形成用のマスク層をマスクとして、前記第２のゲート
金属層を選択的にエッチングすることにより前記スタッ
クドゲートによるトランジスタ領域内に第２のゲートを
形成するとともに、前記第２のゲートによるトランジス
タ領域内に第２のゲートを形成する工程と、前記第１の
ゲートによるトランジスタ領域内の前記層間膜上、及び
前記第２のゲートによるトランジスタ領域内の第２のゲ
ートを覆うように第１のゲート形成用のマスク層を選択
的に形成する工程と、 前記スタックドゲート形成用のマスク層及び前記第１
のゲート形成用のマスク層をマスクとして前記層間膜及
び前記第１のゲート金属層を選択的にエッチングするこ
とにより、スタックドゲートによるトランジスタ領域内
に第１のゲート、層間膜及び第２のゲートからなるスタ
ックドゲートを形成するとともに、第１のゲートによる
トランジスタ領域内に第１のゲートを形成する工程と、 前記スタックドゲート形成用のマスク層、前記第１の
ゲート形成用のマスク層、及び前記第２のゲート形成用
のマスク層を除去する工程とを含むように構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に係り、詳しくは、
特にトランジスタ特性を良好にすることができる半導体
装置の製造方法に関するものである。

従来、例えばEPROMやE²PROMのようにスタックドゲー
トによるトランジスタを有する半導体装置の製造方法に
おいて、周辺回路にEPROMやE²PROMのフローティングゲ
ートとして機能する第１のゲート（１層目のゲート金属
層としての第１のゲート金属層がパターニングされて形
成されたもの）のみをゲート電極として構成しているト
ランジスタがある場合、第１のゲート形成のための第１
のゲート金属層のパターニング工程は、第２のゲート金
属層（２番目のゲート金属層）をパターニング（第２の
ゲート形成のためのパターニング）する工程の前に行わ
れていた。

〔従来の技術〕

以下、具体的に図面を用いて従来技術について説明す
る。

第２図（ａ）〜（ｌ）は従来の半導体装置の製造方法
を説明する図である。図示例はEPROMの製造方法に適用
した場合を示している。

これらの図において、１は例えばSiからなり、例えば
Ｐ型の基板、２は例えばSiO₂からなる絶縁膜で、パッド
SiO₂膜とも言われる。３は例えばSi₃N₄からなる耐酸化
膜、3a、3b、3cはマスク層、４はチャネルストッパ、５
は例えばSiO₂からなるフィールド酸化膜、６は例えばSi
O₂からなる第１のゲート絶縁膜、7a、7b、7cはレジスト
膜、８は例えばポリシリコンからなる第１のゲート金属
層、8aは第１のゲートで、第１のゲート金属層８が選択
的にエッチングされて形成されたものである。９は例え
ばSiO₂からなる第２のゲート絶縁膜、9aは例えばSiO₂か
らなる層間膜、9bは例えばSiO₂からなる絶縁膜、10は例
えばポリシリコンからなる第２のゲート金属層、10aは
第２のゲートで、第２のゲート金属層10が選択的にエッ
チングされて形成されたものである。11は例えばレジス
トからなる耐エッチ性膜で、第２のゲート金属層10とエ
ッチングレートの差が大きくエッチング選択比がとれる
ものであればよい。12aはスタックドゲートによるトラ
ンジスタ領域、12bは第１のゲートによるトランジスタ
領域、12cは第２のゲートによるトランジスタ領域、13
a、13bは開口部、14はスタックドゲートで、第２のゲー
ト10a、層間膜9a及び第１のゲート8aから構成されてい
る。21は例えばPSGからなる絶縁膜、22は例えばAlから
なる配線層、23は例えばPSGからなるカバー膜、24aは例
えばn⁺型のソース領域、24bは例えばn⁺型のドレイン領
域、25はチャネル、26はコンタクトホールである。

なお、マスク層3aはスタックドゲートによるトランジ
スタ領域形成用のマスク層であり、マスク層3bは第１の
ゲートによるトランジスタ領域形成用のマスク層であ
り、マスク層3cは第２のゲートによるトランジスタ領域
形成用のマスク層である。

次に、その製造方法について説明する。

まず、第２図（ａ）に示すように、例えば熱酸化法に
より基板１上に絶縁膜２を形成した後、例えばCVD法に
より絶縁膜２上にSi₃N₄を堆積して耐酸化膜３を形成す
る。

次に、第２図（ｂ）に示すように、例えばRIE法によ
り耐酸化膜３を選択的にエッチングすることにより、マ
スク層3a、3b、3cを形成する。この時、マスク層3aはス
タックドゲートによるトランジスタ領域12a、マスク層3
bは第１のゲートによるトランジスタ領域12b、及びマス
ク層3cは第２のゲートによるトランジスタ領域12cのみ
が残るようにパターニングされる。次いで、不純物を導
入することにより、マスク層3a、3b、3cをマスクとして
チャネルストッパ４を形成する。チャネルストッパ４形
成用不純物としては、基板１がここではｐ型であるので
例えばB⁺を用いることができる。基板１がｎ型の場合は
例えばP⁺を用いることができる。

次に、第２図（ｃ）に示すように、例えば温度が900
〜1000℃の水蒸気雰囲気中でのフィールド酸化により、
マスク層3a、3b、3cをマスクとして基板１を選択的に酸
化することによりトランジスタ領域12a、12b、12c以外
にフィールド酸化膜５を形成する。

次に、第２図（ｄ）に示すように、例えばウエットエ
ッチングによりマスク層3a、3b、3cを全て選択的にエッ
チングした後、例えばウエットエッチングにより、フィ
ールド酸化膜５及び絶縁膜２を選択的にエッチングして
スタックドゲートによるトランジスタ領域12a、第１の
ゲートによるトランジスタ領域12b及び第２のゲートに
よるトランジスタ領域12cを形成する。この時、基板１
が露出する。ここでSi₃N₄からなる耐酸化膜３のエッチ
ャントとしては例えばリン酸溶液であり、SiO₂からなる
絶縁膜２のエッチャントとしては例えばフッ酸溶液であ
る。

次に、第２図（ｅ）に示すように、例えば熱酸化法に
よりフィールド酸化膜５の形成されていない、露出され
た基板１を酸化することにより第１のゲート絶縁膜６を
形成する。ここで、絶縁膜２を一度除去した後、再度酸
化して第１のゲート絶縁膜６を形成するのは良質な膜厚
の第１のゲート絶縁膜６を形成するためと、第１のゲー
ト絶縁膜６の膜質を精度良く形成するためである。次い
で、レジストを全面に塗布した後、例えば露光、現像に
より第２のゲートによるトランジスタ領域12cのみを覆
うようにレジストを選択的にパターニングしてレジスト
膜7aを形成する。この時、スタックドゲートによるトラ
ンジスタ領域12a、第１のゲートによるトランジスタ領
域12bが開口するように開口部13aが形成される。次い
で、レジスト膜7aをマスクとして、開口部13aを介して
表面濃度コントロール用の不純物をスタックドゲートに
よるトランジスタ領域12a及び第１のゲートによるトラ
ンジスタ領域12bのチャネル部に選択的に導入する。

次に、第２図（ｆ）に示すように、レジスト膜7aを除
去し、次いで例えばCVD法により、第１のゲート絶縁膜
６及びフィールド酸化膜５上にポリシリコンを堆積した
後、例えばCCl₄ガス（例えばSF₆ガス等のフッ素系ガス
でもよい）によるRIE法によりポリシリコンの不要な部
分をエッチングして、スタックドゲートによるトランジ
スタ領域12aに第１のゲート金属層８を形成するととも
に、第１のゲートによるトランジスタ領域12bに第１の
ゲート8aを形成する。この時、スタックドゲートによる
トランジスタ領域12aでは第１のゲート金属層８がスタ
ックドゲートによるトランジスタ領域12a全てを覆って
おり、第１のゲートによるトランジスタ領域12bでは第
１のゲート8aがゲートとして機能するような形状にエッ
チングされており、第２のゲートによるトランジスタ領
域12cではポリシリコンが全てエッチングされて第１の
ゲート絶縁膜６が露出されている。

次に、第２図（ｇ）に示すように、レジストを全面に
塗布した後、例えば露光、現像によりスタックドゲート
によるトランジスタ領域12a、第１のゲートによるトラ
ンジスタ領域12bを覆うようにしてレジストを選択的に
パターニングしてレジスト膜7bを形成する。この時、開
口部13bが形成される。次いで、例えばフッ酸溶液のウ
エットエッチングによりレジスト膜7bをマスクとして開
口部13bを介して第２のゲートによるトランジスタ領域1
2c内の第１のゲート絶縁膜６を選択的にエッチングす
る。この時、第２のゲートによるトランジスタ領域12c
内の基板１が露出し、フィールド酸化膜５のレジスト膜
7bで覆っていない部分も少しエッチングされる。

次に、第２図（ｈ）に示すように、レジスト膜7bを除
去した後、例えば熱酸化法により第２のゲートによるト
ランジスタ領域12cの基板１上に第２のゲート絶縁膜９
を形成するとともに、スタックドゲートによるトランジ
スタ領域12aの第１のゲート金属層８上に層間膜9aを形
成する。この時、第１のゲートによるトランジスタ領域
12bの第１のゲート8aも酸化されて絶縁膜9bが形成され
る。次いで、表面濃度コントロール用の不純物を第２の
ゲートによるトランジスタ領域12cのチャネル部に選択
的に導入する。

次に、第２図（ｉ）に示すように、例えばCVD法によ
り全面にポリシリコンを堆積して第２のゲート金属層10
を形成した後、レジストを全面に塗布し、次いで例えば
露光，現像によりレジストを選択的にパターニングし
て、第２のゲート金属層10上に第２のゲート形成用の耐
エッチ性膜11を形成する。この時、耐エッチ性膜11は第
２のゲート金属層10上の、スタックドゲートによるトラ
ンジスタ領域12a及び第２のゲートによるトランジスタ
領域12cの部分に選択的に形成されており、第２のゲー
ト金属層10上の、第１のゲートによるトランジスタ領域
12bの部分には形成されていない。

次に、第２図（ｊ）に示すように、例えばCCl₄ガスに
よるRIE法により耐エッチ性膜11をマスクとして第２の
ゲート金属層10を選択的にエッチングして、スタックド
ゲートによるトランジスタ領域12aに第２のゲート10aを
形成するとともに、第２のゲートによるトランジスタ領
域12cに第２のゲート10aを形成する。

次に、第２図（ｋ）に示すように、レジストを全面に
塗布し、次いで、例えば露光、現像により第１のゲート
によるトランジスタ領域12b及び第２のゲートによるト
ランジスタ領域12cを覆うようにレジストを選択的にパ
ターニングしてレジスト膜7cを形成した後、レジスト膜
7c及び耐エッチ性膜11をマスクにして、スタックドゲー
トによるトランジスタ領域12aの層間膜9a及び第１のゲ
ート金属層８を選択的にエッチングして第２のゲート10
a、層間膜9a及び第１のゲート8aからなるスタックドゲ
ート14を形成する。

そして、レジスト膜7c及び耐エッチ性膜11を除去した
後、ソース領域24a、ドレイン領域24b、チャネル25、絶
縁膜膜21（層間膜）、コンタクトホール26及びカバー膜
23、及び配線層22とのコンタクト工程を経ることにより
第２図（ｌ）に示すような構造の半導体装置が完成す
る。

〔発明が解決しようとする問題点〕

しかしながら、従来の半導体装置の製造方法にあって
は、第２図（ｈ）に示す第２のゲート絶縁膜９及び層間
膜9aを形成する際に、第１のゲートによるトランジスタ
領域12b内の第１のゲート8aが酸化されて絶縁膜9bが形
成されてしまい、具体的には第３図に示すように、第１
のゲート8aの幅Ａは、第３図（ａ）から第３図（ｂ）に
示す如く、第１のゲート8aが側面からも酸化されるた
め、幅がＡ→Ａ′の如くやせて細くなり、第１のゲート
8aのエッジがＢ→Ｂ′の如く、くさびが打ち込まれたよ
うな形状になってしまい、第１のゲート8aによるトラン
ジスタの特性が不安定になり易いという問題点があっ
た。これは微細化すればする程顕著になる傾向がある。
トランジスタ特性が不安定であるのは、具体的にはV_th
が変化したり、特にショートチャネルトランジスタの場
合、ソース・ドレイン間のパンチスルー耐圧が劣化した
りするのである。これはゲート電極幅がばらつくことに
よるものである。

そこで本発明は、第１のゲートによるトランジスタ領
域内の第１のゲート電極幅を安定にすることができ、第
１のゲートによるトランジスタ特性を安定にすることが
できる半導体装置の製造方法を提供することを目的とす
る。

〔課題を解決するための手段〕

本発明による半導体装置の製造方法は上記目的達成の
ため、基板上に絶縁膜、耐酸化膜を順次形成する工程
と、前記耐酸化膜を選択的にエッチングすることによ
り、スタックドゲートによるトランジスタ領域形成用の
マスク層、第１のゲートによるトランジスタ領域形成用
のマスク層、及び第２のゲートによるトランジスタ領域
形成用のマスク層を形成する工程と、前記マスク層をマ
スクとして、前記基板を選択的に酸化することによりフ
ィールド酸化膜を形成する工程と、前記マスク層及び前
記絶縁膜を選択的にエッチングすることにより前記基板
を露出させるとともに、スタックドゲートによるトラン
ジスタ領域、第１のゲートによるトランジスタ領域及び
第２のゲートによるトランジスタ領域を形成する工程
と、前記フィールド酸化膜の形成されていない、露出さ
れた前記基板を酸化することにより第１のゲート絶縁膜
を形成する工程と、前記スタックドゲートによるトラン
ジスタ領域と前記第１のゲートによるトランジスタ領域
とを覆うように第１のゲート金属層を選択的に形成する
工程と、前記第１のゲート金属層を覆うように第２のゲ
ートによるトランジスタ領域内の第１のゲート絶縁膜除
去用のマスク層を形成する工程と、前記第１のゲート絶
縁膜除去用のマスク層をマスクとして、第２のゲートに
よるトランジスタ領域内の第１のゲート絶縁膜を選択的
にエッチングして基板を露出させる工程と、前記第１の
ゲート絶縁膜除去用のマスク層を除去する工程と、前記
第１のゲート金属層および露出された前記基板を酸化す
ることにより前記第１のゲート金属層上に層間膜を形成
するとともに、前記露出された基板上に第２のゲート絶
縁膜を形成する工程と、前記層間膜及び前記第２のゲー
ト絶縁膜を覆うように第２のゲート金属層を形成する工
程と、スタックドゲートによるトランジスタ領域内の前
記第２のゲート金属層上にスタックドゲート形成用のマ
スク層を選択的に形成するとともに、第２のゲートによ
るトランジスタ領域内の第２のゲート金属層上に第２の
ゲート形成用のマスク層を選択的に形成する工程と、前
記スタックドゲート形成用のマスク層及び前記第２のゲ
ート形成用のマスク層をマスクとして、前記第２のゲー
ト金属層を選択的にエッチングすることにより前記スタ
ックドゲートによるトランジスタ領域内に第２のゲート
を形成するとともに、前記第２のゲートによるトランジ
スタ領域内に第２のゲートを形成する工程と、前記第１
のゲートによるトランジスタ領域内の前記層間膜上、及
び前記第２のゲートによるトランジスタ領域内の第２の
ゲートを覆うように第１のゲート形成用のマスク層を形
成する工程と、前記スタックドゲート形成用のマスク層
及び、前記第１のゲート形成用のマスク層をマスクとし
て前記層間膜及び前記第１のゲート金属層を選択的にエ
ッチングすることにより、スタックドゲートによるトラ
ンジスタ領域内に第１のゲート、層間膜及び第２のゲー
トからなるスタックドゲートを形成するとともに、第１
のゲートによるトランジスタ領域内に第１のゲートを形
成する工程と、前記スタックドゲート形成用のマスク
層、前記第１のゲート形成用のマスク層、及び前記第２
のゲート形成用のマスク層を除去する工程とを含むもの
である。

〔作用〕

本発明では、基板上に絶縁膜、耐酸化膜が順次形成さ
れ、耐酸化膜の選択的なエッチングにより、スタックド
ゲートによるトランジスタ領域形成用のマスク層、第１
のゲートによるトランジスタ領域形成用のマスク層、及
び第２のゲートによるトランジスタ領域形成用のマスク
層が形成された後、前記３層のマスク層をマスクとし
て、基板の選択的な酸化によるフィールド酸化膜が形成
される。次いで、前記３層のマスク層及び絶縁膜の選択
的なエッチングにより基板が露出させられるとともに、
スタックドゲートによるトランジスタ領域、第１のゲー
トによるトランジスタ領域、及び第２のゲートによるト
ランジスタ領域が形成され、フィールド酸化膜の形成さ
れていない基板の酸化により第１のゲート絶縁膜が形成
された後、スタックドゲートによるトランジスタ領域と
第１のゲートによるトランジスタ領域とが覆われるよう
に第１のゲート金属層が選択的に形成される。次いで、
第１のゲート金属層が覆われるように、第２のゲートに
よるトランジスタ領域内の第１のゲート絶縁膜除去用の
マスク層が形成され、第１のゲート絶縁膜除去用のマス
ク層をマスクとして第２のゲートによるトランジスタ領
域内の第１のゲート絶縁膜が選択的にエッチングされ基
板が露出させられた後、第１のゲート絶縁膜除去用のマ
スク層が除去される。次いで、第１のゲート金属層及び
露出された基板の酸化により、第１のゲート金属層上に
層間膜が形成されるとともに、露出された基板上に第２
のゲート絶縁膜が形成され、層間膜及び第２のゲート絶
縁膜が覆われるように第２のゲート金属層が形成された
後、スタックドゲートによるトランジスタ領域内の前記
第２のゲート金属層上にスタックドゲート形成用のマス
ク層が選択的に形成されるとともに、第２のゲートによ
るトランジスタ領域内の第２のゲート金属層上に第２の
ゲート形成用のマスク層が選択的に形成される。次い
で、スタックドゲート形成用のマスク層及び第２のゲー
ト形成用のマスク層をマスクとして、第２のゲート金属
層の選択的なエッチングによりスタックドゲートによる
トランジスタ領域内に第２のゲートが形成されるととも
に、第２のゲートによるトランジスタ領域内に第２のゲ
ートが形成され、第１のゲートによるトランジスタ領域
内の層間膜上、及び第２のゲートによるトランジスタ領
域内の第２のゲートが覆われるように第１のゲート形成
用のマスク層を形成される。

そして、スタックドゲート形成用のマスク層及び第１
のゲート形成用のマスク層をマスクとして、層間膜及び
第１のゲート金属層の選択的なエッチングにより、スタ
ックドゲートによるトランジスタ領域内に第１のゲー
ト、層間膜、及び第２のゲートからなるスタックドゲー
トが形成されるとともに、第１のゲートによるトランジ
スタ領域内に第１のゲートが形成された後、スタックド
ゲート形成用のマスク層、第１のゲート形成用のマスク
層、及び第２のゲート形成用のマスク層が除去される。

したがって、第１のゲートによるトランジスタ領域内
の第１のゲートが側面から酸化されるようなことがなく
なり、第１のゲートの幅を安定にすることができるよう
になり、トランジスタ特性を安定にすることができるよ
うになる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１図（ａ）〜（ｋ）は本発明に係る半導体装置の製
造方法の一実施例を説明する図である。

この図において、第２図（ａ）〜（ｌ）と同一符号は
同一または相当部分を示す。

次に、その製造方法について説明する。

まず、第１図（ａ）に示すように、例えば熱酸化法に
より基板１上に絶縁膜２を形成した後、例えばCVD法に
より絶縁膜２上にSi₃N₄を堆積して耐酸化膜３を形成す
る。これが本発明の、基板上に絶縁膜、耐酸化膜を順次
形成する工程に該当する。

次に、第１図（ｂ）に示すように、例えばRIE法によ
り耐酸化膜３を選択的にエッチングすることによりマス
ク層3a、3b、3cを形成する。この時、マスク層3aはスタ
ックドゲートによるトランジスタ領域12a、マスク層3b
は第１のゲートによるトランジスタ領域12b、マスク層3
cは第２のゲートによるトランジスタ領域12cのみが残る
ようにパターニングされる。これが本発明の、耐酸化膜
を選択的にエッチングすることにより、スタックドゲー
トによるトランジスタ領域形成用のマスク層、第１のゲ
ートによるトランジスタ領域形成用のマスク層及び第２
のゲートによるトランジスタ領域形成用のマスク層を形
成する工程に該当する。次いで、例えばB⁺の不純物を導
入することによりマスク層3a、3b、3cをマスクとして、
チャネルストッパ４を形成する。

次に、第１図（ｃ）に示すように、例えば温度が900
〜1000℃の水蒸気雰囲気中でのフィールド酸化によりマ
スク層3a、3b、3cをマスクとして、基板１を選択的に酸
化してトランジスタ領域以外にフィールド酸化膜５を形
成する。これが本発明の基板を選択的に酸化することに
よりフィールド酸化膜を形成する工程に該当する。

次に、第１図（ｄ）に示すように、例えばリン酸溶液
のウエットエッチングによりマスク層3a、3b、3cを全て
選択的に除去した後、例えばフッ酸溶液のウエットエッ
チングによりフィールド酸化膜５及び絶縁膜２を選択的
にエッチングしてスタックドゲートによるトランジスタ
領域12a、第１のゲートによるトランジスタ領域12b、及
び第２のゲートによるトランジスタ領域12cを形成す
る。この時、基板１が露出する。これが本発明の基板を
露出させるとともに、スタックドゲートによるトランジ
スタ領域、第１のゲートによるトランジスタ領域及び第
２のゲートによるトランジスタ領域を形成する工程に該
当する。

次に、第１図（ｅ）に示すように、例えば熱酸化法に
よりフィールド酸化膜５をマスクとして基板１に選択的
に酸化することにより第１のゲート絶縁膜６を形成す
る。これが本発明の、基板を選択的に酸化することによ
り第１のゲート絶縁膜を形成する工程に該当する。次い
で、レジストを全面に塗布した後、例えば露光、現像に
より第２のゲートによるトランジスタ領域12cのみを覆
うようにレジストを選択的にパターニングしてレジスト
膜7aを形成する。この時、スタックドゲートによるトラ
ンジスタ領域12a、第１のゲートによるトランジスタ領
域12bが開口するように開口部13aが形成される。次い
で、レジスト膜7aをマスクとして、表面濃度コントロー
ル用の不純物をスタックドゲートによるトランジスタ領
域12a及び第１のゲートによるトランジスタ領域12bのチ
ャネル部に選択的に導入する。

次に、第１図（ｆ）に示すように、レジスト膜7aを除
去した後、例えばCVD法により第１のゲート絶縁膜６及
びフィールド酸化膜５上にポリシリコンを堆積した後、
例えばCCl₄ガスによるRIE法によりポリシリコンの不要
な部分をエッチングしてスタックドゲートによるトラン
ジスタ領域12a及び第１のゲートによるトランジスタ領
域12bを覆うように第１のゲート金属層８を選択的に形
成する。この時、第２のゲートによるトランジスタ領域
12cではポリシリコンが全てエッチングされて第１のゲ
ート絶縁膜６が露出されている。これが本発明の、スタ
ックドゲートによるトランジスタ領域と第１のゲートに
よるトランジスタ領域とを覆うように第１のゲート金属
層を選択的に形成する工程に該当する。

次に、第１図（ｇ）に示すように、レジストを全面に
塗布した後、例えば露光、現像により第１のゲート金属
層８を覆うようにレジストを選択的にパターニングして
レジスト膜7bを形成する。この時、開口部13bが形成さ
れる。これが本発明の、第１のゲート金属層を覆うよう
に第２のゲートによるトランジスタ領域内の第１のゲー
ト絶縁膜除去用のマスク層を形成する工程に該当する。
次いで、例えばフッ酸溶液のウエットエッチングにより
開口部13bを介して第２のゲートによるトランジスタ領
域12c内の第１のゲート絶縁膜６を選択的にエッチング
する。この時、第２のゲートによるトランジスタ領域12
cの基板１が露出し、フィールド酸化膜５のレジスト膜7
bで覆っていない部分も少しエッチングされる。これが
本発明の、第２のゲートによるトランジスタ領域内の第
１のゲート絶縁膜を選択的にエッチングして基板を露出
させる工程に該当する。

次に、第１図（ｈ）に示すように、レジスト膜7bを除
去したの後、例えば熱酸化法により第１のゲート金属層
８上に層間膜9aを形成するとともに、露出された基板１
上に第２のゲート絶縁膜９を形成する。これが本発明
の、第１のゲート絶縁膜除去用のマスク層を除去する工
程と、第１のゲート金属層及び露出された基板を酸化す
ることにより第１のゲート金属層上に層間膜を形成する
とともに、露出された基板上に第２のゲート絶縁膜を形
成する工程に該当する。次いで、表面濃度コントロール
用の不純物を第２のゲートによるトランジスタ領域12c
のチャネル部に選択的に導入する。

次に、第１図（ｉ）に示すように、例えばCVD法によ
り層間膜9a及び第２のゲート絶縁膜９を覆うようにポリ
シリコンを堆積して第２のゲート金属層10を形成する。
これが本発明の、第２のゲート金属層を形成する工程に
該当する。次いで、レジストを全面に塗布した後、例え
ば露光、現像によりレジストを選択的にパターニングす
ることにより、スタックドゲートによるトランジスタ領
域12a内の第２のゲート金属層10上にスタックドゲート
形成用の耐エッチ性膜11aを形成するとともに、第２の
ゲートによるトランジスタ領域12c内の第２のゲート金
属層10上に第２のゲート形成用の耐エッチ性膜11bを形
成する。これが本発明の、スタックドゲート形成用のマ
スク層を形成するとともに、第２のゲート形成用のマス
ク層を形成する工程に該当する。

次に、第１図（ｊ）に示すように例えばCCl₄ガスによ
るRIE法によりスタックドゲート形成用の耐エッチ性膜1
1a及び第２のゲート形成用の耐エッチ性膜11bをマスク
として第２のゲート金属層10を選択的にエッチングする
ことにより、スタックドゲートによるトランジスタ領域
12a内に第２のゲート10aを形成するとともに、第２のゲ
ートによるトランジスタ領域12c内に第２のゲート10aを
形成する。これが本発明の、スタックドゲートによるト
ランジスタ領域内に第２のゲートを形成するとともに、
第２のゲートによるトランジスタ領域内に第２のゲート
を形成する工程に該当する。

次に、第１図（ｋ）に示すように、レジストを全面に
塗布した後、例えば露光、現像により第２のゲートによ
るトランジスタ領域12c内の第２のゲート10aを覆うよう
に、第１のゲート形成用のレジスト膜7cを形成する。こ
の時、レジスト膜7cは第１のゲートによるトランジスタ
領域12b内の層間膜9a上にも形成される。これが本発明
の、第１のゲートによるトランジスタ領域内の層間膜
上、及び第２のゲートよるトランジスタ領域内の第２の
ゲートを覆うように、第１のゲート形成用のマスク層を
形成する工程に該当する。次いで、スタックドゲート形
成用のマスク層11a及び第１のゲート形成用のマスク層7
cをマスクとして層間膜9a及び第１のゲート金属層８を
選択的にエッチングすることによりスタックドゲートに
よるトランジスタ領域12a内に第２のゲート10a、層間膜
9a及び第１のゲート8aからなるスタックドゲート14を形
成するとともに、第１のゲートによるトランジスタ領域
12b内に第１のゲート8aを形成する。この時、第１のゲ
ート8a上には絶縁膜9cが形成される。これが本発明の、
スタックドゲートを形成するとともに、第１のゲートを
形成する工程に該当する。

次に、スタックドゲート形成用の耐エッチ性膜11a、
第１のゲート形成用のレジスト膜7c、及び第２のゲート
形成用の耐エッチ性膜11bを除去する。これが本発明
の、スタックドゲート形成用のマスク層、第１のゲート
形成用マスク層、及び第２のゲート形成用の耐エッチ性
膜を除去する工程に該当する。そして、ソース領域、ド
レイン領域、チャネル、層間膜、コンタクトホール及び
カバー膜、及び配線層とのコンタクト工程等を経ること
により半導体装置が完成する。

すなわち、上記実施例では、第１図（ｈ）に示すよう
に、第１のゲートによるトランジスタ領域12bの第１の
ゲート8aを形成する前に第１のゲートによるトランジス
タ領域12bを覆った第１のゲート８を酸化して層間膜9a
を形成し、第１図（ｋ）に示すように、第１のゲートに
よるトランジスタ領域12bの第１のゲート8aを形成する
ためのパターニングを、スタックドゲートによるトラン
ジスタ領域12aの第１のゲート8aを形成するのと同時に
行うようにしたので、第３図（ａ）、（ｂ）で説明した
ような第１のゲート8aが側面から酸化されるようなこと
がなくなり、第１のゲートによるトランジスタ領域12b
の第１のゲート8aの幅を安定にすることができ、第１の
ゲート8aによるトランジスタ特性を安定にすることがで
きる。

なお、上記実施例では、第２のゲートによるトランジ
スタ領域12cのチャネル部への表面濃度コントロール用
の不純物の導入は、第１図（ｈ）に示す第２のゲート絶
縁膜９及び層間膜9aを形成した後に行う場合について説
明したが、本発明はこれに限定されるものではなく、第
１図（ｋ）に示すレジスト膜7c及び耐エッチ性膜11a、1
1aを除去した後に行う場合であってもよい。

〔効果〕

本発明によれば、第１のゲートによるトランジスタ領
域内の第１のゲート電極幅を安定にすることができ、第
１のゲートによるトランジスタの特性を安定にすること
ができるという効果がある。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の製造方法の一実施例
を説明する図、 第２図は従来の半導体装置の製造方法を説明する図、 第３図は従来例の課題を説明する図である。 １……基板、 ２……絶縁膜、 ３……耐酸化膜、 3a、3b、3c……マスク層、 ４……チャネルストッパ、 ５……フィールド酸化膜、 ６……第１のゲート絶縁膜、 7a、7b、7c……レジスト膜、 ８……第１のゲート金属層、 8a……第１のゲート、 ９……第２のゲート絶縁膜、 9a……層間膜、 9c……絶縁膜、 10……第２のゲート金属層、 10a……第２のゲート、 11a……スタックドゲート形成用の耐エッチ性膜、 11b……第２のゲート形成用の耐エッチ性膜、 12a……スタックドゲートによるトランジスタ領域、 12b……第１のゲートによるトランジスタ領域、 12c……第２のゲートによるトランジスタ領域、 13a、13b……開口部、 21……絶縁膜、 22……配線層、 23……カバー膜、 24a……ソース領域、 24b……ドレイン領域、 25……チャネル。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】基板上に絶縁膜、耐酸化膜を順次形成する
   工程と、 前記耐酸化膜を選択的にエッチングすることにより、ス
   タックドゲートによるトランジスタ領域形成用のマスク
   層、第１のゲートによるトランジスタ領域形成用のマス
   ク層、及び第２のゲートによるトランジスタ領域形成用
   のマスク層を形成する工程と、 前記マスク層をマスクとして、前記基板を選択的に酸化
   することによりフィールド酸化膜を形成する工程と、 前記マスク層及び前記絶縁膜を選択的にエッチングする
   ことにより前記基板を露出させるとともに、スタックド
   ゲートによるトランジスタ領域、第１のゲートによるト
   ランジスタ領域及び第２のゲートによるトランジスタ領
   域を形成する工程と、 前記フィールド酸化膜の形成されていない、露出された
   前記基板を酸化することにより第１のゲート絶縁膜を形
   成する工程と、 前記スタックドゲートによるトランジスタ領域と前記第
   １のゲートによるトランジスタ領域とを覆うように第１
   のゲート金属層を選択的に形成する工程と、 前記第１のゲート金属層を覆うように、前記第２のゲー
   トによるトランジスタ領域内の第１のゲート絶縁膜除去
   用のマスク層を形成する工程と、 前記第１のゲート絶縁膜除去用のマスク層をマスクとし
   て、第２のゲートによるトランジスタ領域内の第１のゲ
   ート絶縁膜を選択的にエッチングして基板を露出させる
   工程と、 前記第１のゲート絶縁膜除去用のマスク層を除去する工
   程と、 前記第１のゲート金属層及び露出された前記基板を酸化
   することにより前記第１のゲート金属層上に層間膜を形
   成するとともに、前記露出された基板上に第２のゲート
   絶縁膜を形成する工程と、 前記層間膜及び前記第２のゲート絶縁膜を覆うように第
   ２のゲート金属層を形成する工程と、 前記スタックドゲートによるトランジスタ領域内の前記
   第２のゲート金属層上にスタックドゲート形成用のマス
   ク層を選択的に形成するとともに、前記第２のゲートに
   よるトランジスタ領域内の第２のゲート金属層上に第２
   のゲート形成用のマスク層を選択的に形成する工程と、 前記スタックドゲート形成用のマスク層及び前記第２の
   ゲート形成用のマスク層をマスクとして、前記第２のゲ
   ート金属層を選択的にエッチングすることにより前記ス
   タックドゲートによるトランジスタ領域内に第２のゲー
   トを形成するとともに、前記第２のゲートによるトラン
   ジスタ領域内に第２のゲートを形成する工程と、 前記第２のゲートによるトランジスタ領域を覆い、前記
   第１のゲートによるトランジスタ領域内の前記層間膜上
   の一部に第１のゲート形成用のマスク層を選択的に形成
   する工程と、 前記スタックドゲート形成用のマスク層及び前記第１の
   ゲート形成用のマスク層をマスクとして、前記層間膜及
   び前記第１のゲート金属層を選択的にエッチングするこ
   とにより、第１のゲート、層間膜、及び第２のゲートか
   らなるスタックドゲートトランジスタのゲートを形成す
   るとともに、第１のゲートによるトランジスタゲートを
   形成する工程と、 前記スタックドゲート形成用のマスク層、前記第１のゲ
   ート形成用のマスク層及び前記第２のゲート形成用のマ
   スク層を除去する工程とを含むことを特徴とする半導体
   装置の製造方法。