JPS5980947A - 電子部品の製造方法 - Google Patents

電子部品の製造方法

Info

Publication number
JPS5980947A
JPS5980947A JP15332083A JP15332083A JPS5980947A JP S5980947 A JPS5980947 A JP S5980947A JP 15332083 A JP15332083 A JP 15332083A JP 15332083 A JP15332083 A JP 15332083A JP S5980947 A JPS5980947 A JP S5980947A
Authority
JP
Japan
Prior art keywords
frame
lead
cap
base
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15332083A
Other languages
English (en)
Inventor
Shunei Uematsu
植松俊英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15332083A priority Critical patent/JPS5980947A/ja
Publication of JPS5980947A publication Critical patent/JPS5980947A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子部品特に半導体製品の製造方法に関し、と
くにDIL、Gいわゆるサーディツプ・パッケージなど
封止部をもった製品の製造方法に関する。
たとえばDIL、Gすなわち主要部をガラス封止し、こ
の封止部の両側からリード部を下方に向けて折り曲げ形
成した半導体製品の製造にあたって、従来、このDIL
 、Gの製造方法は、まず平坦なリードフレームに紫子
付けを行なったあと。
素子のt働バッドとこれに対応したリードとの間をワイ
ヤコネクトしてから、第1図に示すようにリードフレー
ムの下面にブロック状に形成したガラス製のベースを熱
を加えて溶着し、このあと、リードフレームの素子等寸
いた主要部に、やはりブロック状に形成したガラス製の
キャップをベースに対応させてフレーム上方からかぶせ
て熱を加えて溶着封止し、このあとリード部の下方への
折り曲げを図っていたつ しかしながら、このような従来の半導体製品の製造方法
においては、リード部の折り曲げをキャップ封止後に行
なっていることから、ベースとキャップの位置関係がず
れると、必然的にリード部の折り曲げ位置がずれて規格
通りのリード部形状が得られないこと、またベースとキ
ャップの位置関係がずれた場合、リード部を折り曲げた
際にリード部に応力がかかり、これに附頒したすなわち
キャップとベース及びリードフレームの溶着な容易にす
るためにはさみ込んだ脆性を有するガラスなどにクラッ
クを生じさせるおそれがあり、クラックが生じてもこれ
をなくする手段は以後もっていないこと、さらにベース
とキャップの位置関係があと大きく影響するために連続
フレームの一貫化が難しかった。
本発明はこのような従来の半導体製品の製造方法の欠点
を解消するものであって、その目的とするところは、製
品の製造作業性がよく、封止部の封止精度が高くかつ連
続フレームの一貫化が図れる半導体製品の製造方法を提
供するにあろうこのような目的を達成するための本発明
の基本構成は、タブへの素子付けおよびワイヤポンディ
ングを終丁したフレームの主要部をベースおよびキャッ
プからなる脆性封止体ではさみ込んで封止し、これより
露出したリード部を折り曲げ形成した製品の製造方法に
おいて、前記リード部の折り曲げ処理を封止処理前に行
なうようにしたことを特徴とする半導体−品の製造方法
であって、以下添付図面罠関連して本発明の実施例につ
いて説明する。
第2図は本発明の製造方法によって製造される半導体製
品としてのDIL、G製品1を示し、この駒品1はベー
ス2およびキャップ3ともにガラス製で、フレーム4は
主要部をベース2.キャップ3ではさみ込まれ封止され
かつリード部4aはすべて下方に折り曲げられているう
そして前記フン−ム4の主要部には図示しない素子およ
びコネクタワイヤが施されている。
つぎに、第3図181〜(C1及び第4図をつかってD
IL、G製品の製造方法を説明すれば、まず第3図1a
l以前においてすでに、フラットな状態九あるリードフ
レーム4の適正個所忙半導体素子5を溶着し、さらに、
この素子5の電極パッドとこれに対応させたリードとの
間をワイヤ6で電気的接続する。
今度は第3図(b)に示すようにフレーム4のリード部
4aを下方忙向けて#まぼ直角に折り曲げるうこのリー
ド部4aの折り曲げ方法としては、たとえば1図示しな
い一定幅をもつスペーサをベース2の側面に対応する位
置にそわせて配置し、フレーム4を下方から支え上げた
状態において、フレーム4上方からリード折り曲げ用ロ
ッドを降ろしてリード部4aを下方に押し曲げる方法が
ある。
このあと、第3図(C)に示すようにフレーム4の上下
方からキャップ3及びベース2をフレーム4の主要部に
対応させて押し付は溶着封止するうこの場合、たとえば
第3図1blに示す状態のリードフレームを溶着用ガラ
スを介して上下よりキャップ及びベース部材ではさみ、
封止部材の上下より500C程度に加熱したヒートブロ
ックを押し付けることによって行なうことができる。こ
れによりDIL、G製品1は、はとんど完成に近づいた
ことになり、このあとフレーム4の枠切断など行うこと
により第2図に示すような完成されたDIL、G製品が
得られる。
以上の説明から明らかなように本発明によれば。
半導体製品の製造にあたって、キャップ封止処理を図る
以前にリード部の折り曲げを行なっているから、キャッ
プの取付は位置のばらつきによる影響を受けることはな
く、ベースがスペーサ(折り曲げ型)に入る精度±0.
1であればリード部の折り曲げ処理が可能となる。した
がってリード部を規格通りに曲げることができ、外観的
にも優れた製品が得られる。
また1本発明によればリード部の折り曲げ処理をキャッ
プ封止処理前に行なっていることから。
リード部の折り曲げ処理時に何かの拍子にベースまたは
キャップにクラックが入っても、キャップ封止処理時に
ガラスの軟化点温度まで加熱されるため、前記クラック
はうめられ封止精度を低下させることもない。したがっ
て高封止精度をもった半導体製品が得られる。さらに前
述した各効果の集合から連続フレームの一貫化が可能と
なるなど数々の効果が得られる。
また、リードフレーム上のタブ部分に、ベレットを固着
するようにしたので、プロセスの簡素化及び自動化を容
易に行なうことができる。
【図面の簡単な説明】
第1図は従来の半導体製品の製造方法を説明するフロー
チャート図、第2図は半導体製品の斜視図、第3図18
1〜lclは本発明の半導体製品の製造方法を説明する
フローチャート図、第4図は本発明の同製造方法を説明
するフローチャート図である。 1・・・DIL、G製品、2・・・ベース、3・・・キ
ャップ、4・・・フレーム、4a・・・リード部、5・
・・半導体素子、6・・・ワイヤ。

Claims (1)

  1. 【特許請求の範囲】 1、  till  リードフレームの所定の部分に素
    子を固着する工程 +bl  上記リードフレームと上記素子を電気的に接
    続する工程 (C)  上記リードフレームを所定の形状に処理する
    工程 (山 上記工程の後、上記リードフレームの上記素子を
    含む領域な脆性部材を介して封止する工程 よりなる電子部品の製造方法。
JP15332083A 1983-08-24 1983-08-24 電子部品の製造方法 Pending JPS5980947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15332083A JPS5980947A (ja) 1983-08-24 1983-08-24 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15332083A JPS5980947A (ja) 1983-08-24 1983-08-24 電子部品の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12608476A Division JPS6055985B2 (ja) 1976-10-22 1976-10-22 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JPS5980947A true JPS5980947A (ja) 1984-05-10

Family

ID=15559914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15332083A Pending JPS5980947A (ja) 1983-08-24 1983-08-24 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JPS5980947A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4741787A (en) * 1985-08-28 1988-05-03 Seiei Kohsan Co., Ltd. Method and apparatus for packaging semiconductor device and the like

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4741787A (en) * 1985-08-28 1988-05-03 Seiei Kohsan Co., Ltd. Method and apparatus for packaging semiconductor device and the like

Similar Documents

Publication Publication Date Title
CN100468665C (zh) 影像感测晶片封装制程
JPH06216266A (ja) 電子装置パッケージ・アセンブリー
JP3776427B2 (ja) 半導体装置及びその製造方法
JPS5980947A (ja) 電子部品の製造方法
JPS6055985B2 (ja) 電子部品の製造方法
JPH0252425B2 (ja)
JPH0332048A (ja) 半導体装置
JPS6156623B2 (ja)
KR940008559B1 (ko) 센서장치 및 그 제조방법과 제조장치
JP2546056B2 (ja) 樹脂封止型半導体装置
JPH0373510A (ja) チップ状固体電解コンデンサ
JPS62165347A (ja) 樹脂封止型半導体装置
JPS54129880A (en) Manufacture for semiconductor device
JP2585362B2 (ja) 封止型半導体装置とその製造方法
JPH043501Y2 (ja)
JPS6225903Y2 (ja)
JPS6024046A (ja) リ−ドフレ−ム
JPS60210550A (ja) ガラススペ−サの成形方法
JPS60258942A (ja) 集積回路装置
JPS63248139A (ja) 半導体装置
JPH02181941A (ja) ボンディング方法及びその実施装置
JPH07202112A (ja) リードフレーム組立体
JPS61198767A (ja) 半導体装置のリ−ド加工装置
JPS61131550A (ja) 半導体装置
JPH09213859A (ja) 半導体装置の製造方法