JPS6156623B2 - - Google Patents
Info
- Publication number
- JPS6156623B2 JPS6156623B2 JP58157808A JP15780883A JPS6156623B2 JP S6156623 B2 JPS6156623 B2 JP S6156623B2 JP 58157808 A JP58157808 A JP 58157808A JP 15780883 A JP15780883 A JP 15780883A JP S6156623 B2 JPS6156623 B2 JP S6156623B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- small hole
- frame
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000005452 bending Methods 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 13
- 239000002241 glass-ceramic Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 9
- 239000008188 pellet Substances 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はガラスセラミツクパツケージ型半導体
装置等の封止された電子部品の製造方法に関する
ものである。
装置等の封止された電子部品の製造方法に関する
ものである。
従来、たとえば、ガラスセラミツクパツケージ
型半導体装置にあつては、パツケージ部を形作る
セラミツクからなるキヤツプとベースはリードを
間に挾み、かつガラス層を介して接着されてい
る。このガラス層は外力に対して弱く簡単にクラ
ツクを発生してしまう。このため、組立にあつて
は、あらかじめリード部分が曲折したリードフレ
ームを用いている。
型半導体装置にあつては、パツケージ部を形作る
セラミツクからなるキヤツプとベースはリードを
間に挾み、かつガラス層を介して接着されてい
る。このガラス層は外力に対して弱く簡単にクラ
ツクを発生してしまう。このため、組立にあつて
は、あらかじめリード部分が曲折したリードフレ
ームを用いている。
しかし、曲折したリードフレームは取扱いにく
く、かつ各部に剛性がないことから変形し易く、
組立精度がでにくい。したがつて、組立の自動化
は困難となる。
く、かつ各部に剛性がないことから変形し易く、
組立精度がでにくい。したがつて、組立の自動化
は困難となる。
そこで、リードの折り曲がり相当部がガラス層
にクラツクが生じる外力よりも小さな外力で簡単
に折れ曲がるようにしておくことによつて、平坦
（フラツト）なリードフレームを用い、組立の自
動化を図る方法が本出願人によつて提案されてい
る。すなわち、リードを所定位置で簡単に折れ曲
がるようにするには、リードの所定位置にたとえ
ば菱形の孔を設けておき、リードの外端に力を加
えた際、この孔の周囲で応力集中が起きるように
することによつて、リードの付け根のガラス層に
クラツクが生じる前に屈曲させるものである。
にクラツクが生じる外力よりも小さな外力で簡単
に折れ曲がるようにしておくことによつて、平坦
（フラツト）なリードフレームを用い、組立の自
動化を図る方法が本出願人によつて提案されてい
る。すなわち、リードを所定位置で簡単に折れ曲
がるようにするには、リードの所定位置にたとえ
ば菱形の孔を設けておき、リードの外端に力を加
えた際、この孔の周囲で応力集中が起きるように
することによつて、リードの付け根のガラス層に
クラツクが生じる前に屈曲させるものである。
しかし、このようにして製造されたガラスセラ
ミツクパツケージ型半導体装置にあつては、リー
ドの応力集中箇所は組立時においては組立の自動
化を図る上で好都合であつたが、完成品となつた
状態では逆に応力集中箇所で簡単に曲がつたり、
あるいは折れたりすることになり、好ましくな
い。
ミツクパツケージ型半導体装置にあつては、リー
ドの応力集中箇所は組立時においては組立の自動
化を図る上で好都合であつたが、完成品となつた
状態では逆に応力集中箇所で簡単に曲がつたり、
あるいは折れたりすることになり、好ましくな
い。
したがつて、本発明の目的は、リードの応力集
中箇所の強度を補強した構造のガラスセラミツク
パツケージ型半導体装置を提供することにある。
中箇所の強度を補強した構造のガラスセラミツク
パツケージ型半導体装置を提供することにある。
このような目的を達成するために本発明は、リ
ードの応力集中を生じさせる孔部に金属、非金属
等の物質を充満させるものであつて、以下実施例
により本発明を詳細に説明する。
ードの応力集中を生じさせる孔部に金属、非金属
等の物質を充満させるものであつて、以下実施例
により本発明を詳細に説明する。
第１図ａ〜ｃは本発明のガラスセラミツクパツ
ケージ型半導体装置の製造工程一実施例を示す。
同図ａにはリードフレーム１が示されている。こ
のリードフレーム１は、１対の平行に延びる外枠
２と、これら外枠２を結ぶ１対の内枠３と、外枠
２の内側から外枠２と内枠３で形成される枠の中
央部に向かつて内枠３に平行に延びるリード４と
からなるとともに、各リード４の折曲相当部に小
孔５を設けてある。また、これら小孔５は菱形と
なり、各折曲部分が一定となつて各リードが整然
と揃うようになつている。また、各リード４の小
孔５から外れた外枠側のリード部分は細い外部リ
ード６を形作るとともに、小孔５を含む先端部分
は内部リード７を形作つている。また、内部リー
ド７の先端は屈曲などして枠の中央部に臨んであ
る。また、各内部リード７の先端面によつて四角
のペレツト取付空間８が形成されている。なお、
外枠２にはガイド孔９が設けられていて、このガ
イド孔９は位置決めやリードフレーム１の送りの
際のガイドとして用いられる。
ケージ型半導体装置の製造工程一実施例を示す。
同図ａにはリードフレーム１が示されている。こ
のリードフレーム１は、１対の平行に延びる外枠
２と、これら外枠２を結ぶ１対の内枠３と、外枠
２の内側から外枠２と内枠３で形成される枠の中
央部に向かつて内枠３に平行に延びるリード４と
からなるとともに、各リード４の折曲相当部に小
孔５を設けてある。また、これら小孔５は菱形と
なり、各折曲部分が一定となつて各リードが整然
と揃うようになつている。また、各リード４の小
孔５から外れた外枠側のリード部分は細い外部リ
ード６を形作るとともに、小孔５を含む先端部分
は内部リード７を形作つている。また、内部リー
ド７の先端は屈曲などして枠の中央部に臨んであ
る。また、各内部リード７の先端面によつて四角
のペレツト取付空間８が形成されている。なお、
外枠２にはガイド孔９が設けられていて、このガ
イド孔９は位置決めやリードフレーム１の送りの
際のガイドとして用いられる。
このようなリードフレーム１に対し、下方から
セラミツク板からなるベース１０を上昇させて内
部リード７に重ね合せる。この際、ベース１０の
上面にはガラスが附着されており、かつ重ね合せ
るときには加熱されて溶融されている。したがつ
て、重ね合せて冷却することによつて、ベース１
０は内部リード７と一体化する。また、このベー
ス取付時にペレツト取付空間８に対応するベース
１０上に回路素子を形成したペレツト１１を同様
にガラス層を介して固定する。
セラミツク板からなるベース１０を上昇させて内
部リード７に重ね合せる。この際、ベース１０の
上面にはガラスが附着されており、かつ重ね合せ
るときには加熱されて溶融されている。したがつ
て、重ね合せて冷却することによつて、ベース１
０は内部リード７と一体化する。また、このベー
ス取付時にペレツト取付空間８に対応するベース
１０上に回路素子を形成したペレツト１１を同様
にガラス層を介して固定する。
つぎに、リードフレーム１は次の工程に送ら
れ、ペレツト１１の各電極と各内部リードの先端
とがワイヤで接続される。さらに、リードフレー
ム１は次の工程に運ばれ、ベース１０上にキヤツ
プ１２が重ね合されるとともに、加熱炉に入れら
れて気密封止が行なわれる。前記キヤツプ１２は
ベース１０と同じ大きさのセラミツク板からなる
とともに、下面中央部は窪み、ベース１０上に重
ねられた際、ペレツト表面やワイヤに接触しない
ようになつている。また、キヤツプ１２の下面枠
部はガラスが附着されている。したがつて、加熱
炉に入れられると、ベース１０およびキヤツプ１
２のガラスが溶融して一体化するため、冷却によ
つてリードと一体化する。
れ、ペレツト１１の各電極と各内部リードの先端
とがワイヤで接続される。さらに、リードフレー
ム１は次の工程に運ばれ、ベース１０上にキヤツ
プ１２が重ね合されるとともに、加熱炉に入れら
れて気密封止が行なわれる。前記キヤツプ１２は
ベース１０と同じ大きさのセラミツク板からなる
とともに、下面中央部は窪み、ベース１０上に重
ねられた際、ペレツト表面やワイヤに接触しない
ようになつている。また、キヤツプ１２の下面枠
部はガラスが附着されている。したがつて、加熱
炉に入れられると、ベース１０およびキヤツプ１
２のガラスが溶融して一体化するため、冷却によ
つてリードと一体化する。
つぎに、同図ａの鎖線で示すように、外部リー
ド６の外枠１との付け根部分で切断するととも
に、曲型等を用い、同図ｂで示すようにリード４
を小孔５のある折曲部で折り曲げる。
ド６の外枠１との付け根部分で切断するととも
に、曲型等を用い、同図ｂで示すようにリード４
を小孔５のある折曲部で折り曲げる。
以上の各組立加工作業は、リードフレーム１が
フラツトであることから簡単に自動化できる。
フラツトであることから簡単に自動化できる。
その後、同図ｂで示す単品を半田液中に浸漬
（デイツプ）し、ベース１０およびキヤツプ１２
とからなるパツケージ部１３から突出するリード
４の表面に半田を附着させて同図ｃで示すガラス
セラミツクパツケージ型半導体装置１４を製造す
る。このような半田デイツプを施こすことによ
り、第２図ａで示すように、リード４に存在して
いた小孔５には、同図ｂで示すように半田１５が
入り込みブリツジし、小孔５を塞ぐ、この結果、
応力集中は極めて少なくなることから、各リード
４の強度は向上する。また、各リード４の表面に
も半田被膜１６が形成されることから、ガラスセ
ラミツクパツケージ型半導体装置の取付時の半田
の濡れが良くなる。なお、小孔５を確実に塞ぐた
めには、小孔５の幅Ｌはリード４の厚さの最大５
倍前後までとする必要がある。換言するならば、
５倍以上となると、半田はブリツジを形成しにく
くなり小孔５は完全に塞げない。そして、中央部
には孔が生じ、本来の半田被膜による補強がなさ
れないことになる。
（デイツプ）し、ベース１０およびキヤツプ１２
とからなるパツケージ部１３から突出するリード
４の表面に半田を附着させて同図ｃで示すガラス
セラミツクパツケージ型半導体装置１４を製造す
る。このような半田デイツプを施こすことによ
り、第２図ａで示すように、リード４に存在して
いた小孔５には、同図ｂで示すように半田１５が
入り込みブリツジし、小孔５を塞ぐ、この結果、
応力集中は極めて少なくなることから、各リード
４の強度は向上する。また、各リード４の表面に
も半田被膜１６が形成されることから、ガラスセ
ラミツクパツケージ型半導体装置の取付時の半田
の濡れが良くなる。なお、小孔５を確実に塞ぐた
めには、小孔５の幅Ｌはリード４の厚さの最大５
倍前後までとする必要がある。換言するならば、
５倍以上となると、半田はブリツジを形成しにく
くなり小孔５は完全に塞げない。そして、中央部
には孔が生じ、本来の半田被膜による補強がなさ
れないことになる。
このような実施例によれば、組立時にはリード
の孔を有する応力集中部を利用することによつて
フラツトなリードフレームを用いて組立の自動化
を図るとともに、組立加工が終了した時点では、
リード全面に半田デイツプすることによつて小孔
を塞ぎ、リードの強度を増大している。したがつ
て、ガラスセラミツクパツケージ型半導体装置の
取扱時にリードが曲がつたり、折れたりすること
はない。
の孔を有する応力集中部を利用することによつて
フラツトなリードフレームを用いて組立の自動化
を図るとともに、組立加工が終了した時点では、
リード全面に半田デイツプすることによつて小孔
を塞ぎ、リードの強度を増大している。したがつ
て、ガラスセラミツクパツケージ型半導体装置の
取扱時にリードが曲がつたり、折れたりすること
はない。
なお、本発明は前記実施例に限定されない。た
とえば、小孔には銀等の金属をデイツプして塞い
でもよい。また、ガラスやプラスチツクを塗布し
て充填してもよい。
とえば、小孔には銀等の金属をデイツプして塞い
でもよい。また、ガラスやプラスチツクを塗布し
て充填してもよい。
さらに、リードに設ける小孔の形状、数は第３
図ａ〜ｆに示すようなものであつてもよい。
図ａ〜ｆに示すようなものであつてもよい。
以上のように、本発明適用したガラスセラミツ
クパツケージ型半導体装置、特にリードに小孔を
設け、この小孔部でリードを折り曲げた構造の半
導体装置において、前記小孔部に物質を充満させ
てあることから、この部分の強度が向上するの
で、従来の半導体装置よりもリード強度が向上す
る。
クパツケージ型半導体装置、特にリードに小孔を
設け、この小孔部でリードを折り曲げた構造の半
導体装置において、前記小孔部に物質を充満させ
てあることから、この部分の強度が向上するの
で、従来の半導体装置よりもリード強度が向上す
る。
第１図ａ〜ｃは本発明のガラスセラミツクパツ
ケージ型半導体装置の製造工程を示す工程図、第
２図ａ，ｂは同じく各工程における断面図、第３
図ａ〜ｆはリードにおける応力集中を生じさせる
孔の形状を示す一部平面図である。 １……リードフレーム、２……外枠、３……内
枠、４……リード、５……小孔、６……外部リー
ド、７……内部リード、８……ペレツト取付空
間、９……ガイド孔、１０……ベース、１１……
ペレツト、１２……キヤツプ、１３……パツケー
ジ部、１４……ガラスセラミツクパツケージ型半
導体装置、１５……半田、１６……半田被膜。
ケージ型半導体装置の製造工程を示す工程図、第
２図ａ，ｂは同じく各工程における断面図、第３
図ａ〜ｆはリードにおける応力集中を生じさせる
孔の形状を示す一部平面図である。 １……リードフレーム、２……外枠、３……内
枠、４……リード、５……小孔、６……外部リー
ド、７……内部リード、８……ペレツト取付空
間、９……ガイド孔、１０……ベース、１１……
ペレツト、１２……キヤツプ、１３……パツケー
ジ部、１４……ガラスセラミツクパツケージ型半
導体装置、１５……半田、１６……半田被膜。
Claims (1)
- 【特許請求の範囲】 １ (a) ほぼ平坦な所定のパターンを有しそれぞ
れに幅広部とこの幅広部個々に設けられた小孔
とを有する複数のリードと、これら複数のリー
ドの一端をつなぐ枠部とを有し、前記小孔の前
記複数のリードの延長方向に沿う幅を前記複数
のリードの厚さの約５倍以内としたリードフレ
ームを用意する工程。 (b) 前記リードフレームの複数のリードの他端に
素子を電気的に接続する工程。 (c) 前記素子及び前記複数のリードの他端側を前
記小孔に達つしない範囲で封止部材により封止
する工程。 (d) 前記小孔部分で前記複数のリードを所定形状
に折り曲げる工程。 (e) 前記リードフレームの枠部を前記複数のリー
ドから分離する工程。 (f) 前記複数のリードに半田をデイツプすると共
に前記幅広部に設けられた小孔を前記半田で塞
ぐ工程。 とを有することを特徴とする電子部品の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157808A JPS5956752A (ja) | 1983-08-31 | 1983-08-31 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157808A JPS5956752A (ja) | 1983-08-31 | 1983-08-31 | 電子部品の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP490977A Division JPS5390868A (en) | 1977-01-21 | 1977-01-21 | Semiconductor device of glass ceramic package type |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5956752A JPS5956752A (ja) | 1984-04-02 |
| JPS6156623B2 true JPS6156623B2 (ja) | 1986-12-03 |
Family
ID=15657735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58157808A Granted JPS5956752A (ja) | 1983-08-31 | 1983-08-31 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5956752A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6321618A (ja) * | 1986-07-15 | 1988-01-29 | Olympus Optical Co Ltd | 内視鏡 |
| JPS6366525A (ja) * | 1986-09-09 | 1988-03-25 | Olympus Optical Co Ltd | 電子内視鏡 |
| JPS63274907A (ja) * | 1987-05-06 | 1988-11-11 | Olympus Optical Co Ltd | ビデオ硬性内視鏡 |
| JPH06148530A (ja) * | 1993-06-07 | 1994-05-27 | Olympus Optical Co Ltd | 電子内視鏡 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7961454B2 (en) * | 2005-05-18 | 2011-06-14 | Sanyo Electric Co., Ltd. | Multi-layered solid electrolytic capacitor and method of manufacturing same |
-
1983
- 1983-08-31 JP JP58157808A patent/JPS5956752A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6321618A (ja) * | 1986-07-15 | 1988-01-29 | Olympus Optical Co Ltd | 内視鏡 |
| JPS6366525A (ja) * | 1986-09-09 | 1988-03-25 | Olympus Optical Co Ltd | 電子内視鏡 |
| JPS63274907A (ja) * | 1987-05-06 | 1988-11-11 | Olympus Optical Co Ltd | ビデオ硬性内視鏡 |
| JPH06148530A (ja) * | 1993-06-07 | 1994-05-27 | Olympus Optical Co Ltd | 電子内視鏡 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5956752A (ja) | 1984-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4640436A (en) | Hermetic sealing cover and a method of producing the same | |
| JP5041996B2 (ja) | 固体電解コンデンサ | |
| US4431937A (en) | Piezoelectric crystal assembly including protective mounting and covering means | |
| JPS6156623B2 (ja) | ||
| JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
| JPH024999B2 (ja) | ||
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP2583353B2 (ja) | 半導体装置用リードフレーム | |
| JPS5940715A (ja) | 圧電振動子のパツケ−ジ | |
| JPS58147141A (ja) | 電子部品 | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JP2818506B2 (ja) | 電子部品収納用パッケージの製造方法 | |
| KR930002809B1 (ko) | 2단자 면실장형 반도체장치 | |
| JPH03173462A (ja) | 半導体装置の製造方法 | |
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| JPS638620B2 (ja) | ||
| JPH09321261A (ja) | 表面実装型固体イメージセンサ装置 | |
| JPS624857B2 (ja) | ||
| JPH01106453A (ja) | リードフレームの製造方法 | |
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JPS6197842A (ja) | 半導体装置 | |
| JPS62105456A (ja) | 樹脂封止ｉｃ | |
| JPS639372B2 (ja) | ||
| JPS59112635A (ja) | 半導体装置用セラミツクパツケ−ジの製造方法 |