JPS59182626A - スイッチング回路 - Google Patents
スイッチング回路Info
- Publication number
- JPS59182626A JPS59182626A JP58056089A JP5608983A JPS59182626A JP S59182626 A JPS59182626 A JP S59182626A JP 58056089 A JP58056089 A JP 58056089A JP 5608983 A JP5608983 A JP 5608983A JP S59182626 A JPS59182626 A JP S59182626A
- Authority
- JP
- Japan
- Prior art keywords
- trs
- differential pair
- pairs
- potential
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
- H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
- H03C1/545—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はスイッチング回路に係り、特に低電圧動作化
を図ったものに関する。
を図ったものに関する。
従来、音響機器等を含む電子機器一般に広く適用５ｒ能
なスイッチング回路として第１図に示すように構成され
たものが知られている。
なスイッチング回路として第１図に示すように構成され
たものが知られている。
す々わち、これはいわゆるＧＥゼニス方式と呼されるＦ
Ｍステレオ放送受信用のマルチプレックス（ＭＰＸ ）
デコーダのうち低電圧用に適用された場合であシ、後述
するダブリ−バランス回路に用いられる定電流′＃、Ｉ
Ｊ、ノ２ばそれぞｈｌｌ、Ｉｔ々る直流分およびＬ 、
Ｊなる被スイッチング信号としての交流分を含んでい
る。
Ｍステレオ放送受信用のマルチプレックス（ＭＰＸ ）
デコーダのうち低電圧用に適用された場合であシ、後述
するダブリ−バランス回路に用いられる定電流′＃、Ｉ
Ｊ、ノ２ばそれぞｈｌｌ、Ｉｔ々る直流分およびＬ 、
Ｊなる被スイッチング信号としての交流分を含んでい
る。
ここで、ｋは図示しないマトリクス回路によって入カコ
ン？ジット信号に応じた交ンホ電流ｔに対して定電流源
１２で加算する比例定敬であり、上述したＧＥゼニス方
式によるコン２ノット信号から左右信号の有効な分離度
を得るために導入された係数である。詳しくは雑誌「ラ
ジオ技術、１９７１年１２月号ページ２６９．２７０Ｊ
等の文献に紹介されている。
ン？ジット信号に応じた交ンホ電流ｔに対して定電流源
１２で加算する比例定敬であり、上述したＧＥゼニス方
式によるコン２ノット信号から左右信号の有効な分離度
を得るために導入された係数である。詳しくは雑誌「ラ
ジオ技術、１９７１年１２月号ページ２６９．２７０Ｊ
等の文献に紹介されている。
また、１４は再生された副搬送波電圧■ｌの信号源であ
シ、その周波数は３８ ｋＨｚである。
シ、その周波数は３８ ｋＨｚである。
この副搬送波電圧ｖｌがスイッチング信号として両ペー
ス間に供給される差動対トランジスタ２０．２１はそれ
らの共通エミ、りに定電流源１３を有していて、スイッ
チング信号用負荷抵抗２４．２５が結合されたそれらの
各コレクタに第２図（ａ）に示したよう々出カ波形全生
じる。
ス間に供給される差動対トランジスタ２０．２１はそれ
らの共通エミ、りに定電流源１３を有していて、スイッ
チング信号用負荷抵抗２４．２５が結合されたそれらの
各コレクタに第２図（ａ）に示したよう々出カ波形全生
じる。
この出力波形は上記■１が理想的な方形波であったとし
ても、トランジスタによる遅延や浮遊容量等の影響によ
ってな捷ってしまうために、図示の如く波高値が電源１
５の電位ｖｃｃとなる台形波状（但し実線がトランジス
タ２１側で、破線がトランジスタ２ｏ側）となるのが普
通である。
ても、トランジスタによる遅延や浮遊容量等の影響によ
ってな捷ってしまうために、図示の如く波高値が電源１
５の電位ｖｃｃとなる台形波状（但し実線がトランジス
タ２１側で、破線がトランジスタ２ｏ側）となるのが普
通である。
そして、ダブリ−バランス回路構成の二対の差動対トラ
ンジスタ１６，７７．１８．１９はそれらの各共通コレ
クタ（但し１６と１８ならびに）７と１９）に出力用負
荷抵抗２２ 、２３が結合さり、でいて、それらの各共
通ペース（但し１６と１９ならびに１７と１８）に上述
の台形波状出力がスイッチング信号として供給されるこ
とにより、上記定電流源１１．１２に結合されたそ力、
らの各共通エミッタ（但し１６と１７ならびに１８と１
９）をスイッチングの遷移点として第２図（ｂ）に示す
ようなくさび状に電イｖζ降下した波形（Ａ）を生じる
。
ンジスタ１６，７７．１８．１９はそれらの各共通コレ
クタ（但し１６と１８ならびに）７と１９）に出力用負
荷抵抗２２ 、２３が結合さり、でいて、それらの各共
通ペース（但し１６と１９ならびに１７と１８）に上述
の台形波状出力がスイッチング信号として供給されるこ
とにより、上記定電流源１１．１２に結合されたそ力、
らの各共通エミッタ（但し１６と１７ならびに１８と１
９）をスイッチングの遷移点として第２図（ｂ）に示す
ようなくさび状に電イｖζ降下した波形（Ａ）を生じる
。
この現象により、上述した定常流源１１゜１２にかかる
電圧は瞬間的にくさび状に低下する点が存在することに
なる。
電圧は瞬間的にくさび状に低下する点が存在することに
なる。
このため、電源電圧が低下するにつれて通常はトランジ
スタで構成さ力、る定電流源１１゜１２の動作に必要な
バイアス電圧が不足して動作不良を招来してしまう。
スタで構成さ力、る定電流源１１゜１２の動作に必要な
バイアス電圧が不足して動作不良を招来してしまう。
従って、第１図のスイッチング回路は低音圧用とはいい
ながらも、一定の限界があった。
ながらも、一定の限界があった。
なお、第２図（ｂ）における波形（Ｂ）は同図（ａ）の
２つの波形のうち双方の大なる部分全合成したものであ
り、上述の波形（Ａ）の波高値は波形（Ｂ）の波高値よ
り所定電位ＶＦだけ降下した電位となっている。ここで
、■Ｆはトランジスタのベース・エミッタ間電圧である
。
２つの波形のうち双方の大なる部分全合成したものであ
り、上述の波形（Ａ）の波高値は波形（Ｂ）の波高値よ
り所定電位ＶＦだけ降下した電位となっている。ここで
、■Ｆはトランジスタのベース・エミッタ間電圧である
。
そこで、この発明は以上のような点に鑑みてなされたも
ので、簡単な構成で可及的に低電圧動作化を図り得るよ
うに改良した極めて良好なスイッチング回路を提供する
ことを目的としている。
ので、簡単な構成で可及的に低電圧動作化を図り得るよ
うに改良した極めて良好なスイッチング回路を提供する
ことを目的としている。
すなわち、この発明によるスイッチング回路は、ダブリ
−バランス回路を構成する二対の差動対トランジスタの
各共通エミッタに被スイッチング信号に対応した交流会
と所定の直流分を供給する二対の電流源と、前記二対の
差動対トランジスタの各共通ペースに対し少女くともい
ずれか一方が必ず電＃電位き略同電位となるスイッチン
グ信号を供給する回路手段とを具備してなることを特徴
としている。
−バランス回路を構成する二対の差動対トランジスタの
各共通エミッタに被スイッチング信号に対応した交流会
と所定の直流分を供給する二対の電流源と、前記二対の
差動対トランジスタの各共通ペースに対し少女くともい
ずれか一方が必ず電＃電位き略同電位となるスイッチン
グ信号を供給する回路手段とを具備してなることを特徴
としている。
以下図面全参照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち、第３図において１６．１７．１Ｂ。
ノ９は第１図の場合と同様の定電流源１１ 、１２およ
び出力用負荷抵抗２２．２３を有してなるダブリ−バラ
ンス１′ｒ′ｉ１路構成の二対の追動対トランジスタで
あって、それらの各共通ペース（但し、１６と１９なら
びに１７と１８）にスイッチング信号中継用トランジス
タ３１．３２ｆ介してスイッチング信号源と々る４ビツ
トリングカウンタ３３からのＱ１出力々らびにＱ３がら
第４図（ａ） 、 （ｂ）に示す如く、双方が共に”ｏ
″レベルなる期間が存在するように互いの位相がずれた
間欠信号が供給される如くなされている。
び出力用負荷抵抗２２．２３を有してなるダブリ−バラ
ンス１′ｒ′ｉ１路構成の二対の追動対トランジスタで
あって、それらの各共通ペース（但し、１６と１９なら
びに１７と１８）にスイッチング信号中継用トランジス
タ３１．３２ｆ介してスイッチング信号源と々る４ビツ
トリングカウンタ３３からのＱ１出力々らびにＱ３がら
第４図（ａ） 、 （ｂ）に示す如く、双方が共に”ｏ
″レベルなる期間が存在するように互いの位相がずれた
間欠信号が供給される如くなされている。
なお、第３図中２４．２５はスイッチング信号用負荷抵
抗であり、１５はＶ。。なるり１ス位を与える電源であ
シ、３４は上記リングカウンタ３３を駆動するためのク
ロック・モルスを供給する信号源である。
抗であり、１５はＶ。。なるり１ス位を与える電源であ
シ、３４は上記リングカウンタ３３を駆動するためのク
ロック・モルスを供給する信号源である。
而して、以上の構成においてリングカウンタ３３のＱｌ
出力ならびＱ３出力が″１″レベルのときに対応する
スイッチング何月中継用のトランジスタ３１捷たは３２
がオン状態となることによシ、スイッチング信号用負荷
抵抗２４才たは２５に電圧降下を生じることになる。
出力ならびＱ３出力が″１″レベルのときに対応する
スイッチング何月中継用のトランジスタ３１捷たは３２
がオン状態となることによシ、スイッチング信号用負荷
抵抗２４才たは２５に電圧降下を生じることになる。
−１だ、Ｑｌ 出力ならびにＱ３出力が共に”０・レベ
ルのトキは、スイッチング信号中継用トランジスタ、？
１ 、 、？ ２は共にオフ状態となり、双方のコレ
クタ電位は電源１５の電位Ｖ。Ｃに略等しくなっている
。
ルのトキは、スイッチング信号中継用トランジスタ、？
１ 、 、？ ２は共にオフ状態となり、双方のコレ
クタ電位は電源１５の電位Ｖ。Ｃに略等しくなっている
。
第５図（ａ）ばかかるスイッチング信号中継用トランジ
スタ３１．３’２のコレクタ波形（但し実線はトランジ
スタ３１ （１１１１で、破線がトランノスタＪ２ｆ川
）を示している。
スタ３１．３’２のコレクタ波形（但し実線はトランジ
スタ３１ （１１１１で、破線がトランノスタＪ２ｆ川
）を示している。
つまり、この波形からも分るように、クイ。
チング信号中継用トランジスタ、？ １ 、 、？ ２
に対し、双方が必ず共にオフ状態となる期間を設けるこ
とにより、必ずいずれか一方のコレクタ波形が電源１５
の電位Ｖ。Ｃと略同電位にｉるようにすることができる
。
に対し、双方が必ず共にオフ状態となる期間を設けるこ
とにより、必ずいずれか一方のコレクタ波形が電源１５
の電位Ｖ。Ｃと略同電位にｉるようにすることができる
。
これによって、かかるスイッチング信号中継用トランジ
スタ３１．３２の各コレクタ出力をスイッチング信号と
してスイッチング作用を営むダブリ−バランス回路構成
の二対の差動対トランジスタ１６，１７．１８．１９の
各共通エミッタ（但し１６と１７ならびに１８と１９）
の波形は、第５図（ｂ）にように電源電位ｖｃｃからト
ランジスタのペースエミ、り間電圧ｖＦヲ差し引いたＶ
ｃｃ−Ｖ、なる電位以下にはいかなる状西でも降下する
ことがない。
スタ３１．３２の各コレクタ出力をスイッチング信号と
してスイッチング作用を営むダブリ−バランス回路構成
の二対の差動対トランジスタ１６，１７．１８．１９の
各共通エミッタ（但し１６と１７ならびに１８と１９）
の波形は、第５図（ｂ）にように電源電位ｖｃｃからト
ランジスタのペースエミ、り間電圧ｖＦヲ差し引いたＶ
ｃｃ−Ｖ、なる電位以下にはいかなる状西でも降下する
ことがない。
つ才り、従来のように瞬間的にくさび状に電位降下する
ことがないから、電源電圧が低下しても定電流源１１．
１２に必要なバイアス電圧が不足するようなことが々く
、それだけ低電圧動作化を図ることができるようになる
もので必る。
ことがないから、電源電圧が低下しても定電流源１１．
１２に必要なバイアス電圧が不足するようなことが々く
、それだけ低電圧動作化を図ることができるようになる
もので必る。
第６図は以上のようなスイッチング回路のスイッチング
関数を１図式的に示したもので、スイッチング信号中継
用トランジスタ３１．３２が共にオフ状態となる期間で
は、グブリーバランス回路構成の二対のトランジスタ１
６，１７゜１８．１９が・ぐランスする状態にあたるの
で、そのときに流れる電流は半分ずつに分流することに
なる。
関数を１図式的に示したもので、スイッチング信号中継
用トランジスタ３１．３２が共にオフ状態となる期間で
は、グブリーバランス回路構成の二対のトランジスタ１
６，１７゜１８．１９が・ぐランスする状態にあたるの
で、そのときに流れる電流は半分ずつに分流することに
なる。
つまり、これを詳しくみてみるに、例えば定電流源１ノ
の電流Ｉｔ＋ｊは一方の差動対トランジスタ１６．１７
がバランスしているので、出力用負荷抵抗２２および２
３に対し０．５ずつ分流することになる。そこで、ダブ
リ−・ぐランス回路の片側のみを考えると第６図に示し
たようなスイッチング関数が得られるものである。
の電流Ｉｔ＋ｊは一方の差動対トランジスタ１６．１７
がバランスしているので、出力用負荷抵抗２２および２
３に対し０．５ずつ分流することになる。そこで、ダブ
リ−・ぐランス回路の片側のみを考えると第６図に示し
たようなスイッチング関数が得られるものである。
この場合、バランス期間を図示の如く一般的に（τ）と
し周期ｋ （Ｔ）とすればスイッチング関数ｆ（ｔ）は
次式のようになる。
し周期ｋ （Ｔ）とすればスイッチング関数ｆ（ｔ）は
次式のようになる。
これは便宜−ヒのために第５次高調波捷でを示したもの
であって、基本波ｓｉｎωｔ、第３次高調波ｓｉｎ ３
ωｔおよび第５次高調波ｓｉｎ ５ωｔの各レベルはそ
いる。これらとて／Ｔとの関係を示したのが第７図であ
る。
であって、基本波ｓｉｎωｔ、第３次高調波ｓｉｎ ３
ωｔおよび第５次高調波ｓｉｎ ５ωｔの各レベルはそ
いる。これらとて／Ｔとの関係を示したのが第７図であ
る。
そして、第７図において各余弦曲線が横軸をよぎる点１
ｒよ、その該当する高調波成分が零になるτ／Ｔ ’＆
示している。例えばτ／Ｔを１／】Ｏにすると第５火成
分が且つ］／６にすると第３次成分がそれぞｈ零となり
、基本仮成分はそれほど変化しない。
ｒよ、その該当する高調波成分が零になるτ／Ｔ ’＆
示している。例えばτ／Ｔを１／】Ｏにすると第５火成
分が且つ］／６にすると第３次成分がそれぞｈ零となり
、基本仮成分はそれほど変化しない。
ところで、Ｆ Ｍステレオ放送受信用のＭＰＸデコーダ
用の場合は、隣接チャンネルによる副１般送波の３倍近
辺（３８ｋＨｚＸ３＝１１４ｋＨｚ）の妨害成分をバー
ディノイズと称して高域除去フィルタ等を挿入して対策
している。
用の場合は、隣接チャンネルによる副１般送波の３倍近
辺（３８ｋＨｚＸ３＝１１４ｋＨｚ）の妨害成分をバー
ディノイズと称して高域除去フィルタ等を挿入して対策
している。
しかるに、この発明によるスイッチング回路を用いて上
述したようにて／Ｔ ＝ １／６にすると、上記バーデ
ィノイズ全かなり軽減することができる。
述したようにて／Ｔ ＝ １／６にすると、上記バーデ
ィノイズ全かなり軽減することができる。
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で挿
々の変形や適用が可能であることは言う迄もない。
されることなく、この発明の要旨を逸脱しない範囲で挿
々の変形や適用が可能であることは言う迄もない。
例えば、以上の実施例では用いるトランジスタとしてＮ
ＰＨの場合について示したが、これをＰＮＰとして各定
電流源や電源の極性を反転して実施してもよいものであ
る。
ＰＨの場合について示したが、これをＰＮＰとして各定
電流源や電源の極性を反転して実施してもよいものであ
る。
従って、以上詳述したようにこの発明によれば、簡単な
構成で可及的に低電圧動作化を図り得るように改良した
極めて良好々るスイッチング回路全提供することが可能
と々る。
構成で可及的に低電圧動作化を図り得るように改良した
極めて良好々るスイッチング回路全提供することが可能
と々る。
第１図、第２図は従来のスイッチング回路の構成説明図
とそれの動作を説明するための各部波形図であり、第３
図乃至第５図はこの発明に係るスイッチング回路の一実
施例を示す構成説明図とそれの動作を説明するだめの各
部の波形図であり、第６図、第７図は同じくスイッチン
グ関数を図式的に示す図とそれのバランス期間と高調波
レベルとの関係を示す図である。 １１．１２・・・定電流源、１５・・・電源、１６〜１
９ 、３１ 、３２ 、・・・トランジスタ、２２〜２
５・・・抵抗、３３・・・リングカウンタ、３４・・°
、ａ号線。 第１図 第２図 第３図 第４図
とそれの動作を説明するための各部波形図であり、第３
図乃至第５図はこの発明に係るスイッチング回路の一実
施例を示す構成説明図とそれの動作を説明するだめの各
部の波形図であり、第６図、第７図は同じくスイッチン
グ関数を図式的に示す図とそれのバランス期間と高調波
レベルとの関係を示す図である。 １１．１２・・・定電流源、１５・・・電源、１６〜１
９ 、３１ 、３２ 、・・・トランジスタ、２２〜２
５・・・抵抗、３３・・・リングカウンタ、３４・・°
、ａ号線。 第１図 第２図 第３図 第４図
Claims (1)
- ダブ９〜２２７２回路を構成する二対の差動対トランジ
スタと、これら二対の差動対トランジスタの各共通エミ
ッタに被スイッチング信号に対応（〜だ交流分と所定の
直流分を供給する二対の電流源と、前記二対の差動対ト
ランジスタの各共通ペースに対し少なくともいずれか一
方が必ず電源電位と略同電位となるスイッチング回路号
を供給する回路手段とを具備してなること全特徴として
いる。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056089A JPS59182626A (ja) | 1983-03-31 | 1983-03-31 | スイッチング回路 |
| DE3411911A DE3411911C2 (de) | 1983-03-31 | 1984-03-30 | Elektronische Schaltvorrichtung |
| US06/596,024 US4590433A (en) | 1983-03-31 | 1984-04-02 | Doubled balanced differential amplifier circuit with low power consumption for FM modulation or demodulation |
| GB08408423A GB2137855B (en) | 1983-03-31 | 1984-04-02 | Switching circuit apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056089A JPS59182626A (ja) | 1983-03-31 | 1983-03-31 | スイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59182626A true JPS59182626A (ja) | 1984-10-17 |
| JPH0437604B2 JPH0437604B2 (ja) | 1992-06-19 |
Family
ID=13017364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056089A Granted JPS59182626A (ja) | 1983-03-31 | 1983-03-31 | スイッチング回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4590433A (ja) |
| JP (1) | JPS59182626A (ja) |
| DE (1) | DE3411911C2 (ja) |
| GB (1) | GB2137855B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989091A (en) * | 1988-11-16 | 1991-01-29 | Scientific-Atlanta, Inc. | Scan converter for a high definition television system |
| JP2015122701A (ja) * | 2013-12-25 | 2015-07-02 | 日置電機株式会社 | 同期検波回路および抵抗測定装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4768000A (en) * | 1987-04-13 | 1988-08-30 | Texas Instruments Incorporated | Monolithic double balanced single sideband modulator |
| US5089718A (en) * | 1990-02-26 | 1992-02-18 | U.S. Philips Corp. | Dynamic current divider circuit with current memory |
| JP3158728B2 (ja) * | 1992-09-24 | 2001-04-23 | ソニー株式会社 | 半導体スイッチ回路 |
| US5748049A (en) * | 1994-11-23 | 1998-05-05 | Anadigics, Inc. | Multi-frequency local oscillators |
| DE102004059117A1 (de) * | 2004-12-08 | 2006-06-29 | Atmel Germany Gmbh | Mischerschaltkreis, Empfangsschaltkreis, Sendeschaltkreis und Verfahren zum Betreiben eines Mischerschaltkreises |
| JP4664222B2 (ja) * | 2006-03-24 | 2011-04-06 | 富士通セミコンダクター株式会社 | 許容値算出方法及び検証方法 |
| EP2054999B1 (en) * | 2006-08-09 | 2011-06-08 | ST-Ericsson SA | Signal processor comprising a frequency converter |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3707603A (en) * | 1969-12-29 | 1972-12-26 | Rca Corp | Fm stereophonic receiver detection apparatus and disabling means |
| US3962551A (en) * | 1974-03-28 | 1976-06-08 | Motorola, Inc. | Methods and systems for providing stereo decoding signals |
| US4184128A (en) * | 1978-03-20 | 1980-01-15 | Nilssen Ole K | High efficiency push-pull inverters |
| US4430628A (en) * | 1978-12-28 | 1984-02-07 | Nilssen Ole K | High efficiency inverter and ballast circuits |
| GB1560069A (en) * | 1978-04-27 | 1980-01-30 | Communications Patents Ltd | Current detecting circuits |
| IT1159657B (it) * | 1978-05-05 | 1987-03-04 | Rai Radiotelevisione Italiana | Codificatore stereofonico utilizzante un sistema di commutazione multilivello per la formazione del segnale stereofonico |
| GB2052218B (en) * | 1979-01-09 | 1983-04-20 | Victor Company Of Japan | Method and apparatus for frequency multiplying an electrical signal |
| JPS5647140A (en) * | 1979-09-26 | 1981-04-28 | Nec Corp | Stereophonic demodulator |
| NL8104668A (nl) * | 1981-10-14 | 1983-05-02 | Philips Nv | Vermenigvuldigschakeling voor stereo-decoders. |
-
1983
- 1983-03-31 JP JP58056089A patent/JPS59182626A/ja active Granted
-
1984
- 1984-03-30 DE DE3411911A patent/DE3411911C2/de not_active Expired
- 1984-04-02 US US06/596,024 patent/US4590433A/en not_active Expired - Lifetime
- 1984-04-02 GB GB08408423A patent/GB2137855B/en not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989091A (en) * | 1988-11-16 | 1991-01-29 | Scientific-Atlanta, Inc. | Scan converter for a high definition television system |
| JP2015122701A (ja) * | 2013-12-25 | 2015-07-02 | 日置電機株式会社 | 同期検波回路および抵抗測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8408423D0 (en) | 1984-05-10 |
| JPH0437604B2 (ja) | 1992-06-19 |
| GB2137855A (en) | 1984-10-10 |
| DE3411911C2 (de) | 1986-01-09 |
| DE3411911A1 (de) | 1984-10-25 |
| US4590433A (en) | 1986-05-20 |
| GB2137855B (en) | 1986-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59182626A (ja) | スイッチング回路 | |
| JPH0556049B2 (ja) | ||
| US4959859A (en) | FM Channel separation adjustment | |
| US5220607A (en) | Digital switching signal in stereo decoders and circuit array for generation thereof | |
| KR930011183B1 (ko) | 디메트릭싱 회로 | |
| KR940006265B1 (ko) | Fm 스테레오 다중복조회로의 매트릭스회로 | |
| CA1070769A (en) | Circuit arrangement for decoding a frequency-modulated stereo radio signal | |
| JPH0424654Y2 (ja) | ||
| US4706034A (en) | Signal discriminating apparatus for extracting component signals from a composite signal | |
| JPS6334360Y2 (ja) | ||
| JPH0231522B2 (ja) | ||
| JPS6380700A (ja) | Ｆｍマルチプレツクス装置 | |
| JPH047129B2 (ja) | ||
| JPS6247383B2 (ja) | ||
| KR100224697B1 (ko) | 무선 헤드폰용 뮤트장치 | |
| KR900006361Y1 (ko) | 테이프 레코딩 주파수 보상회로 | |
| JPH0533080Y2 (ja) | ||
| JPH0125040Y2 (ja) | ||
| JPH0543210B2 (ja) | ||
| JPS60194810A (ja) | 周波数混合回路 | |
| JPS5879350A (ja) | ステレオ復調回路 | |
| JPS61105924A (ja) | エツジパルス発生回路 | |
| JPH0712143B2 (ja) | パルス回路 | |
| JPS60223348A (ja) | Ｆｍマルチプレツクス復調回路 | |
| JPS5820039A (ja) | 電源切換回路 |