JPS59161842A - 接合電極およびその形成方法 - Google Patents

接合電極およびその形成方法

Info

Publication number
JPS59161842A
JPS59161842A JP58035842A JP3584283A JPS59161842A JP S59161842 A JPS59161842 A JP S59161842A JP 58035842 A JP58035842 A JP 58035842A JP 3584283 A JP3584283 A JP 3584283A JP S59161842 A JPS59161842 A JP S59161842A
Authority
JP
Japan
Prior art keywords
electrode
metal layer
bonding
bonding electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58035842A
Other languages
English (en)
Inventor
Kanji Otsuka
寛治 大塚
Takashi Ishida
尚 石田
Ken Okuya
謙 奥谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58035842A priority Critical patent/JPS59161842A/ja
Publication of JPS59161842A publication Critical patent/JPS59161842A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は接合電極およびその形成方法、さらにはチップ
キャリア型半導体装置に適用して特に有効な接合電極お
よびその形成方法に関するものである。
[背景技術] 半導体装置のうち、いわゆるチップキャリア型の半導体
装置における接合電極はメタライズ上にディッピングあ
るいは蒸着等により半田等を接合させていた。
そのため、接合電極の高さがあまり高くできず、精々そ
の直径と同程度のものしか作ることができなかった。
その結果、接合電極の基板に対する接合の信頼性が低下
し、接合寿命が制限されてしまう上に、高集積度化にも
限界が生じる等の難点があった。
[発明の目的] 本発明の目的は、高さの高い接合電極を得ることにある
また、本発明の他の目的は、接合の信頼度を向上させる
ことのできる接合電極を安価に形成することにある。
本発明のさらに他の目的は、高集積化を図ることのでき
る接合電極およびその形成方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
し発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、複数層の金属層を積層して接合電極を構成す
ることにより、高さの高い接合電極を得ることができる
また、第1の金属層の上に別の金属層を積層した後に第
1の金属層をエツチングすることにより、高さが高くか
つ径の小さい接合電極を形成することができる。
し実施例1] 第1図18)〜(d)は本発明による接合電極の形成方
法の実施例を順次示す断面図である。
この実施例1においては、半導体装置のパ・ノケージを
構成するパンケージ基板1の所定の電極形成位置には、
第1図(a)に示すように、金属またはフィルムレジス
ト等のマスク2を用いることにより、第1の金属層3、
たとえばアルミニウム層が所望高さまでマスク蒸着また
は化学的気相成長法(CV D)で形成される。この第
1の金属層3は後で説明するようにエツチングの比較的
容易な金属よりなる。
次に、第1図(blに示すように、第1の金属層3の上
には、第2の金属層4、たとえば銅層が蒸着またはC’
VDにより形成される。第2の金属層4は第1の金属層
3よりもエツチングされ易い材料よりなる。
このようにして積層された第1および第2の金属M3.
4は一層だけのものよりも十分に高い高さの接合電極構
造を形成するが、その径、特に第1の金属層3の径は比
較的大きく、隣接の接合電極を構成する他の第1の金属
層と接触することを防止するため、第1図(C)に示さ
れるように、第1の金属層3はその径が所望の大きさ、
たとえば第2の金属層4の径よりも小さい径になるまで
エンチングされる。
それにより、高さが高く、しかも径の小さい接合電極構
造が得られる。
その後、必要に応じて、第1および第2の金属層3.4
の上に半田5または金−錫合金等をディッピング等で被
着することにより、所望の高さの高い接合電極6が得ら
れる(第1図(d)参照)。
このようにしてパンケージ基板1の上に接合電極6を形
成しかつベレットおよびワイヤボンディングや封止を完
了したチップキャリア型の半導体装置7をたとえばプリ
ント基板の如き取付基板8に実装する場合、第2図に示
すように、接合電極6の半田5は取付基板8に対して半
田接合される。
すなわち、半田5は取イ1基板上に予め形成された半田
バンブ電極と融合して半田接合層9を形成する。
その場合、本実施例の接合電極6は高さが高(、しかも
径が小さいので、パッケージ基板1と取付基板8との熱
膨張の差による歪を有効に吸収することができ、接合の
信頼性を向上させることができる上に、高集積度化も可
能である。
[実施例2] 第3図は本発明による接合電極の実施例2を示す部分断
面図である。
この場合には、第2の金属層4は半田5の被着が可能で
あるが、第1の金属層3は半田5の被着不能な金属材料
で作られている。
本実施例2でも、接合電極6の高さは非常に高く、信頼
性の向上、高集積度化が可能である。
[効果] (1)0本発明によれば、複数層の金属層を積層するこ
とにより、高さが高く、接合の信頼性を向上させること
のできる接合電極が得られる。
(2)、また、第1の金属層をその後にエツチングする
ことにより、高さが高く、しかも径の小さい接合電極を
形成でき、高信頼性、高集積度化を実現できる。
(3)、さらに、金属層形成にマスク蒸着を用いればコ
ストを低減できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、接合電極は3N以上の積層構造とし、より高
い高さにすることができる。また、パッケージ基板1が
シリコンチップである場合にも、本発明によれば、その
チップ上に直接高さの高いバンプ電極(接合電極)を形
成することができる。
[利用分野〕 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるチップキャリア型半
導体装置の接合電極技術に適用した場合について説明し
たが、それに限定されるものではなく、たとえば、さら
にマルチチソプモジール等にも広く適用できる。
【図面の簡単な説明】
第1図(al〜(dlは本発明による接合電極の実施例
1の形成工程を順次示す断面図、 第2図はその接合電極を用いた接合構造の断面図、 第3図は本発明による接合電極の実施例2を示す断面図
である。 1・・・パンケージ基板、2・・・マスク、3・・・第
1の金属層、4・・・第2の金属層、5・・・半田、6
・・・接合電極、7・・・半導体装置、8・・・取付基
板、9・・・半田接合層。 代理人 弁理士  高 橋 明 夫、−ffi’−,7
>、)、ノ5 第  1  図 第  2 図 、Y /′

Claims (1)

  1. 【特許請求の範囲】 1゜基板の電極形成位置に複数層の金属層を積層してな
    ることを特徴とする接合電極。 2、下層の金属層が上層の金属層よりエツチングされ易
    い金属材料からなることを特徴とする特許請求の範囲第
    1項記載の接合電極。 3、基板の電極形成位置に第1の金属層を被着し、かつ
    その第1の金属上に別の金属層を積層した後、前記第1
    の金属層を所定量エツチングすることを特徴とする接合
    電極の形成方法。 4、前記金属層がマスク蒸着により形成されることを特
    徴とする特許請求の範囲第3項記載の接合電極の形成方
    法。
JP58035842A 1983-03-07 1983-03-07 接合電極およびその形成方法 Pending JPS59161842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58035842A JPS59161842A (ja) 1983-03-07 1983-03-07 接合電極およびその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58035842A JPS59161842A (ja) 1983-03-07 1983-03-07 接合電極およびその形成方法

Publications (1)

Publication Number Publication Date
JPS59161842A true JPS59161842A (ja) 1984-09-12

Family

ID=12453228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58035842A Pending JPS59161842A (ja) 1983-03-07 1983-03-07 接合電極およびその形成方法

Country Status (1)

Country Link
JP (1) JPS59161842A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485971A (en) * 1992-09-07 1996-01-23 Ashimori Kogyo Kabushiki Kaisha Seat belt retractor
JP2007504988A (ja) * 2003-09-11 2007-03-08 オートリブ ディヴェロプメント アクチボラゲット 質量補償装置を有する引っ張り係合機能を具備するベルト・テンショナ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485971A (en) * 1992-09-07 1996-01-23 Ashimori Kogyo Kabushiki Kaisha Seat belt retractor
JP2007504988A (ja) * 2003-09-11 2007-03-08 オートリブ ディヴェロプメント アクチボラゲット 質量補償装置を有する引っ張り係合機能を具備するベルト・テンショナ

Similar Documents

Publication Publication Date Title
US7019407B2 (en) Flip chip package structure
KR100470386B1 (ko) 멀티-칩패키지
US7115483B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
JP2005340389A (ja) 半導体装置及びその製造方法
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
JPS60160645A (ja) 積層半導体集積回路装置
US6781849B2 (en) Multi-chip package having improved heat spread characteristics and method for manufacturing the same
JP3402086B2 (ja) 半導体装置およびその製造方法
JP2005294443A (ja) 半導体装置及びその製造方法
JP2007103853A (ja) 半導体装置
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
JPS59161842A (ja) 接合電極およびその形成方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP2000299408A (ja) 半導体構造体および半導体装置
JPS6079763A (ja) 半導体装置
JPS63318742A (ja) 半導体集積回路装置及びその製造方法
JP2007073826A (ja) 3次元半導体集積回路装置、その製造方法、それを用いたパッケージ化3次元半導体集積回路装置及びその実装方法。
JPS60254646A (ja) 半導体装置
JPH0219978B2 (ja)
JP2005101186A (ja) 積層型半導体集積回路
KR970030747A (ko) 반도체 패키지의 제조방법 및 그 구조
JP4356196B2 (ja) 半導体装置組立体
JP2841825B2 (ja) 混成集積回路
JP2705281B2 (ja) 半導体装置の実装構造