JPS59113648A - 樹脂モ−ルド型半導体装置 - Google Patents

樹脂モ−ルド型半導体装置

Info

Publication number
JPS59113648A
JPS59113648A JP57224483A JP22448382A JPS59113648A JP S59113648 A JPS59113648 A JP S59113648A JP 57224483 A JP57224483 A JP 57224483A JP 22448382 A JP22448382 A JP 22448382A JP S59113648 A JPS59113648 A JP S59113648A
Authority
JP
Japan
Prior art keywords
epoxy resin
resin
subassembly
semiconductor device
sealing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57224483A
Other languages
English (en)
Other versions
JPS6347340B2 (ja
Inventor
Toshiyuki Hidaka
日高　俊幸
Hisashi Sakamoto
久 坂本
Toshiaki Fukuhara
福原　俊明
Sadao Fujieda
藤枝　貞雄
Yutaka Misawa
三沢　豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57224483A priority Critical patent/JPS59113648A/ja
Priority to US06/563,039 priority patent/US4540603A/en
Priority to DE8383112853T priority patent/DE3377438D1/de
Priority to CA000443800A priority patent/CA1206819A/en
Priority to EP83112853A priority patent/EP0111932B1/en
Publication of JPS59113648A publication Critical patent/JPS59113648A/ja
Publication of JPS6347340B2 publication Critical patent/JPS6347340B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は樹脂モールド型半導体装置、特に、１対の電極
部月間に少なくとも１枚の半導体ペレットを鑞付挾持し
たサブアセンブリにエポキシ樹脂Ｍ脂を巻付は成形硬化
して封止層とした半導体装置に関するものである。
〔従来技術〕
エポキシ樹脂は熱硬化型の樹脂で、常温で液状又は粉体
状であシ、熱を加えると高温状態で硬化する。ところが
、熱硬化時にエポキシ樹脂は一旦ゲル化し液状となる。
従って、エポキシ樹脂でモールドを行う場合は成形のた
めに型を用いるのが一般である。
第１図は型を用いて作られたアキシャルリード型ダイオ
ードを示している。
同図において、ｐｎ接合Ｊを有するシリコンペレット１
はその両生表面に半田付を良好にするためのニッケル鍍
金層２が設けられており、半田３によシ１対の銅へラダ
ーリード４間に挾持されている。ヘングーリード４の表
面には銀鍍金層５が設けられている。このような構成の
サブアセンブリに対して、シリコンペレット１のｐｎ接
合Ｊの表面安定化のため、一般に用いられるシリコーン
樹脂等の表面安定化材６をシリコンペレット１の側周に
設けてから、エポキシ樹脂で封止層７が設けられる。
エポキシ樹脂のモールド法としては、キャスティング法
、ボッティング法、トランス７７法等があるが、いずれ
の方法でも前述のように成形のための型を用いている。
従って、サブアセンブリの型へのセット、エポキシ樹脂
の注型、モー化ド後の離型等に工数がかかる欠点があっ
た。特にセットと離型は連続作業が不可能で大量生産に
おいては大きな問題となっている。また、エポキシ樹脂
中に離型剤を含有させた場合には、離型が容易となる反
面、ヘッダーリード４との接着性が低下し、ヘッダーリ
ード４と封止層７との間に間隙ｇができてしまう。この
間隙ｇを通して水分が侵入してシリコンペレット１にま
で到達し、ダイオードとしての逆方向特性を劣下させ信
頼性低下の原因となっている。
型を用いないでエポキシ樹脂でモールドする方法として
、コンデンサに適用されている粉体モールド法や特開昭
５５−１１７４号公報に示されたエポキシワニスを巻き
焼付ける方法があるが、前者では成形が非常に困難であ
シ、また、後者では有効なエポキシワニスが存在しなか
ったことから、ゲル化した時にサブアセンブリから滴下
して巻付量が減少するため充分厚く成形することは困難
で、前述したように、半導体分野では型を用いたモール
ド方法しか利用されていないのが実状である。
〔発明の目的〕
従って本発明の目的はエポキシ樹脂によるモールドが容
易で、連続作業が可能であシ、大量生産に適し、かつ、
品質およびイら軸性の高い樹脂モールド型半導体装置を
提供するにある。
〔発明の概要〕
本発明の特徴とするところは、速硬化性および揺変性を
有するエポキシ樹脂を用いてサブアセンブリに巻付け、
硬化成形して封止層となしたことにある。
〔発明の実施例〕
以下本発明半導体装置を第２図に示した一実施例に基づ
いて説明する。
第２図において第１図に示したものと同一物、相当物に
は第１図と同一符号を付けである。
１１は本発明になる封止層でサブアセンブリに表面安定
化材６を設けてから巻付け、硬化成形して得たものであ
る。
具体的には分子内にエポキシ基を有するエポキシ樹脂と
該エポキシ樹脂１００モルに対し３〜１５モルの有機二
塩基酸ジヒドラジドおよび上記エポキシ樹脂１００モル
に対し２〜７モルの下式で表わされるイばダゾール化合
物を含有する一液性エボキシ樹脂が用いられる。
■ 几２ 但しＲ１はメチル基、水素又はヒドロキシメチル基 几２はアルキル基 上記配合のエポキシ樹脂は速硬化性と揺変性を有するも
のである。この特性が如何なる意味を持つかについて、
製造工程を含めて説明する。
先ず、表面安定化材６の設けられたサブアセンブリが両
電頂４をほぼ水平とするよう保持され回転されていると
ころへ所定量のエポキシ樹脂を滴下する。回転によジェ
ポキシ樹脂は図示する形に巻付く。即ち、電極４や表面
安定化材６と接する部分では回転により摩擦力を受けて
抽質し、粘度が下ってヘッダーリード４や表面安定化材
６によくぬれる。一方サブアセンブリから離れた部分で
は摩擦力が低下し遠心力のみとなるからほとんど抽質せ
ず、従って図示の形を維持する。そこで、次にサブアセ
ンブリを回転させつつエポキシ樹脂の表面部分のみを例
えば加熱して硬化させる。この時、加熱により表面部分
のエポキシ樹脂は一旦ゲル化し粘度が極度に下る。しか
し内部のエポキシ樹脂はゲル化しないので表面部分のエ
ポキシ樹脂よシ粘度は高い。従って、図示の形はほぼ維
持されている。そして、速硬化性によシ表面部分のみが
例えば１分根度で硬化する。硬化した表面部によって内
部のエポキシ樹脂はとじこめられた形となる。従って、
この時点ではもはやサブアセンブリに回転を与えなくて
も、エポキシ樹脂はサブアセンブリから落下することは
なく、巻付けたままの形を維持できる。最後に内部のエ
ポキシ樹脂を例えば加熱によシ硬化させると図示の封止
層ｉ１を有する樹脂モールド型ダイオードが得られる。
エポキシ樹脂がヘッダーリード４や表面安定化材６と充
分ぬれてから硬化させられるので、封止層１１はヘッダ
ーリード４や表面安定化材６によく接着している。また
離型剤を含んでいないので、従来技術で生じていた第１
図に示す間隙ｇは存在せず、耐湿性の高い半導体装置が
得られる。
巻付時に表面部のエポキシ樹脂は抽質しないので充分厚
くエポキシ樹脂を巻付は硬化させることが出来るため、
シリコンベレット１は外力から充分保睦される。
巻付時の形の通シの封止層１１が得られるので、巻付時
の形を揃えるだけで型を用いなくとも形の揃った半導体
装置が得られる。
エポキシ樹脂が有する速硬化性と抽質性は上述の如く型
を用いなくてもサブアセンブリのモールドを可能にする
。従って、工数は低減出来、しかも自動機械による連続
作業を行い得て品質は安定であるだけでなく、大量生産
による供給も安定でめる。
第３図は本発明の他の実施例を示し、ている。
同図において、第２図に示すものと同一物、相当物には
同一符号が付けられている。
この実施例では、ヘンダ一部１２ａから離れた位置に７
ランジ部１２ｂが設けられたダブルヘッダーリード１２
が用いられている。
７ランジ部１２ｂは巻付時に軸方向へのエポキシ樹脂の
流れを阻止し、制止層１１の形を揃え、よシ一層品質の
安定に貢献する。
第４図は本発明の他の実施例を示している。
同図において、第２図に示すものと同一物、相当物には
同一符号が付けられている。
この実施例では第２図に示す実施例で用いられていた表
面安定化材が用いられずに直接エポキシ樹脂の封止層１
１でモールドされている。
前述のエポキシ樹脂自体はシリコンベレット１のｐｎｎ
接合の露出表面を不安定にする可動性イオン、Ｎａ”　
、　Ｃ１−等を含んでいない。従って、治具、製造設備
等から、エポキシ樹脂が可動性イオン、Ｎａ”、Ｃ１−
等によって汚染されない限シにおいて、表面安定化材を
省略できる。それによって、一層の工数低減が図られる
。
第５図は本発明の他の実施例を示しておシ、第２図に示
したものと同一物、相当物には同一符号を付けている。
この実施例では、ｐｎ接合（図示せず）を有する複数枚
のシリコンベレットｌａ、ｌｂ・・・１ｎを鑞材１３を
介して所定の整流方向に積層接着してから鑞材３でヘッ
ダーリード４間に挾持させている。鑞材３の融点は鑞材
１３の融点よシ低くするとシリコンペレットｌａ、ｌｂ
・・・ｉｎの積層接着体は鑞材３によるヘッダーリード
４への鑞付時に変形しない。尚、各シリコンベレツ）ｌ
ａ、ｌｂ・・・１ｎに設けたニッケル鍍金層は省略され
ている。
シリコンペレット１ａｌｌｂ・・・１ｎが複数枚設けら
れているため、枚数に応じた耐圧が得られる。
両ヘンダーリード４の間隔が大きくても充分モールドが
可能である。
第６図は第２図〜第４図に示す実施例で用いられたシリ
コンペレット１に代えて用いることができる２端子双方
向シリコンサイリスタベレツト１４を示している。
シリコンペレット１４中には４個のｐｎ接合があシ、両
側のｐｎ接合はニンケル鍍金層２によシ短絡されておシ
、双方向サイリスタ特性を持っている。
このように、複数のｐｎ接合を持つものであっても本発
明に適用できる。
第７図は第２図〜第５図に示されたヘッダーリードに代
えて用いることができる電極リード１５を示している。
モリブデン、タングステンのスラグ電極１５　ａに銅リ
ード１５ｂが溶接されてなるものである。
このように、本発明は電極の種類、形状に限定されるこ
となく適用できる。
前述したエポキシ樹脂のほかにも、本発明に適用できる
ものとして分子内にエポキシ基を有するエポキシ樹脂と
該エポキシ樹脂１００モルに対し２〜２０モルの前述の
第１式で表わされるイミダゾール化合物を含有する一液
性エポキシ樹脂がある。
上記実施例ではエポキシ樹脂の硬化方法として熱硬化法
を挙けたが、エポキシ樹脂の硬化のために一般に用いら
れる紫外線、Ｘ線、赤外線、電子線照射による硬化等を
用いることができる。
〔発明の効果〕
以上説明したように本発明によれば、モールドが容易で
、連続作業が可能であシ、大量生産に適し、かつ、品質
および信頼性の高い樹脂モールド型半導体装置を得るこ
とができる。
【図面の簡単な説明】
第１図は従来の樹脂モールド・アキシャルリード型ダイ
オードの縦断面図、第２図〜第５図はそれぞれ本発明の
異なる実施例を示す樹脂モールド型半導体装置の縦断面
図、第６図は本発明に利用できる二端子双方向サイリス
タペレットの縦断面図、第７図は本発明に利用できる電
極リードの正面図である。 １・・・シリコンペレット、２・・・ニンケｋＭ金Ｎ、
ａ・・・半田層、４・・・ヘッダーリード、５・・・銀
鍍金層、ｆ１９） 第　１　図 第２■ 第３０ 案４０ 第５０ ｎ４口　　　　　第７０ ／４

Claims (1)

    【特許請求の範囲】
  1. １．１対の電極部材間に少なくとも１個のｐｎ接合を有
    する少なくとも１枚の半導体ペレットを鑞付挾持したサ
    ブアセンブリをエポキシ樹脂封止層でモールドした樹脂
    モールド型半導体装置において、封止層は速硬化性およ
    び揺変性を有するエポキシ樹脂よシなシ、該樹脂をサブ
    アセンブリへ巻付は硬化成形して封止層とされたもので
    あることを特徴とする樹脂モールド型半導体装置。 ２、特許請求の範囲第１項において、エポキシ樹脂は分
    子内にエポキシ基を有するエポキシ樹脂に有機二塩基酸
    ジヒドラジドとイミダゾール化合物を含有しているもの
    であることを特徴とする樹脂モールド型半導体装置。 ３、特許請求の範囲第１項において、エポキシ樹脂は分
    子内にエポキシ基を有するエポキシ樹脂にイミダゾール
    化合物を含有しているものであることを特徴とする樹脂
    モールド型半導体装置。 ４、特許ＨＹＩ求の範囲第１項において、１対の電極部
    拐の各々は半導体ペレットが鑞付されるヘッダ部と該ヘ
    ッダ部から伸びたリード部および該リード部に上記ヘッ
    ダ部から一定距離隔てた位置に設けられた７ランク部か
    らなるもので、封止層は一方の電極部材の７ランク部か
    ら他方の電極部材の７ランク部にかけてサブアセンブリ
    の側周部を包囲するように設けられていることを特徴と
    する樹脂モールド型半導体装置。　　　　゛
JP57224483A 1982-12-20 1982-12-20 樹脂モ−ルド型半導体装置 Granted JPS59113648A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57224483A JPS59113648A (ja) 1982-12-20 1982-12-20 樹脂モ−ルド型半導体装置
US06/563,039 US4540603A (en) 1982-12-20 1983-12-19 Resin-molded semiconductor device and a process for manufacturing the same
DE8383112853T DE3377438D1 (en) 1982-12-20 1983-12-20 Resin-molded semiconductor devices and a process for manufacturing the same
CA000443800A CA1206819A (en) 1982-12-20 1983-12-20 Resin-molded semiconductor device and a process for manufacturing the same
EP83112853A EP0111932B1 (en) 1982-12-20 1983-12-20 Resin-molded semiconductor devices and a process for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57224483A JPS59113648A (ja) 1982-12-20 1982-12-20 樹脂モ−ルド型半導体装置

Publications (2)

Publication Number Publication Date
JPS59113648A true JPS59113648A (ja) 1984-06-30
JPS6347340B2 JPS6347340B2 (ja) 1988-09-21

Family

ID=16814499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57224483A Granted JPS59113648A (ja) 1982-12-20 1982-12-20 樹脂モ−ルド型半導体装置

Country Status (5)

Country Link
US (1) US4540603A (ja)
EP (1) EP0111932B1 (ja)
JP (1) JPS59113648A (ja)
CA (1) CA1206819A (ja)
DE (1) DE3377438D1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994041A (en) * 1985-04-06 1999-11-30 Eastman Kodak Company Process for buffering concentrated aqueous slurries
JPS63283054A (ja) * 1987-03-11 1988-11-18 Fuji Plant Kogyo Kk ピン保持部付リードフレームの製造方法
US4985747A (en) * 1988-06-09 1991-01-15 Oki Electric Industry Co., Ltd. Terminal structure and process of fabricating the same
US5219795A (en) * 1989-02-07 1993-06-15 Fujitsu Limited Dual in-line packaging and method of producing the same
DE4110318C2 (de) * 1991-03-28 2001-10-11 Bosch Gmbh Robert Verfahren zum Zusammenlöten zweier Bauteile
US5609998A (en) * 1994-12-29 1997-03-11 Eastman Kodak Company Process for dispersing concentrated aqueous slurries
US5550086A (en) * 1995-12-27 1996-08-27 Tai; George Ceramic chip form semiconductor diode fabrication method
US6477037B1 (en) * 1998-04-03 2002-11-05 Medtronic, Inc. Implantable medical device having flat electrolytic capacitor with miniaturized epoxy connector droplet
US6008535A (en) * 1998-09-17 1999-12-28 Advanced Ceramic X Corp. Method of making a semiconductor diode from laminated ceramic tape
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
DE102017130342A1 (de) * 2017-12-18 2019-06-19 Melexis Bulgaria Ltd. Verstärkte elektronische Vorrichtung für einen Elektromotor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4831965U (ja) * 1971-08-20 1973-04-18
JPS55111344U (ja) * 1979-01-29 1980-08-05
JPS5749126A (en) * 1980-09-08 1982-03-20 Hitachi Ltd Bushing
JPS57152125A (en) * 1981-03-12 1982-09-20 Nippon Electric Co Method of sheathing electronic part

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3492157A (en) * 1966-06-20 1970-01-27 Tokyo Shibaura Electric Co Resin-sealed semiconductor device and manufacturing method for the same
DE2027105C3 (de) * 1970-06-03 1981-03-26 Robert Bosch Gmbh, 70469 Stuttgart Verfahren zur Herstellung eines Halbleiterbauelements
US3751724A (en) * 1972-04-28 1973-08-07 C Mcgrath Encapsulated electrical component
JPS5619086B2 (ja) * 1974-03-08 1981-05-06
JPS531469A (en) * 1976-06-26 1978-01-09 Hitachi Ltd Glass seal type semiconductor device
JPS551174A (en) * 1979-03-28 1980-01-07 Hitachi Ltd Semiconductor apparatus
US4282136A (en) * 1979-04-09 1981-08-04 Hunt Earl R Flame retardant epoxy molding compound method and encapsulated device
JPS5629339A (en) * 1979-08-20 1981-03-24 Origin Electric Co Ltd Glass seal of semiconductor element
DE2944922C2 (de) * 1979-11-07 1981-11-12 Standard Elektrik Lorenz Ag, 7000 Stuttgart Elektrisches Bauelement
JPS5769750A (en) * 1980-10-17 1982-04-28 Hitachi Ltd Manufacture of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4831965U (ja) * 1971-08-20 1973-04-18
JPS55111344U (ja) * 1979-01-29 1980-08-05
JPS5749126A (en) * 1980-09-08 1982-03-20 Hitachi Ltd Bushing
JPS57152125A (en) * 1981-03-12 1982-09-20 Nippon Electric Co Method of sheathing electronic part

Also Published As

Publication number Publication date
DE3377438D1 (en) 1988-08-25
EP0111932B1 (en) 1988-07-20
EP0111932A2 (en) 1984-06-27
EP0111932A3 (en) 1985-08-28
CA1206819A (en) 1986-07-02
JPS6347340B2 (ja) 1988-09-21
US4540603A (en) 1985-09-10

Similar Documents

Publication Publication Date Title
JPS59113648A (ja) 樹脂モ−ルド型半導体装置
JPS57111034A (en) Semiconductor device and its manufacture
DE102012103759A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP2014072308A (ja) 半導体装置の製造方法、半導体装置
US3751724A (en) Encapsulated electrical component
US3255393A (en) Metal to semiconductor rectifying junction
JPS5848950A (ja) 半導体装置およびその製造方法
JPS59217344A (ja) 樹脂モ−ルド型半導体装置
JPS58222530A (ja) ペレツト付け方法
JP3161332B2 (ja) チップ型固体電解コンデンサおよびその製造方法
GB1569028A (en) Solder-glass material filled with a granular filler
JPS61236142A (ja) 樹脂モ−ルド型半導体装置
JPS6170742A (ja) 樹脂モ−ルド型半導体装置
JP3678094B2 (ja) 半導体電子部品
JPH01133328A (ja) 半導体素子の封止方法
JPS60182748A (ja) 半導体装置のパツケ−ジおよびその組立方法
JPS6184041A (ja) 半導体装置
US3126609A (en) woods
JPS6333830A (ja) 樹脂モ−ルド型半導体装置の製造方法
JPS5518029A (en) Method of fabricating resin sealed type semiconductor device
JPS6063936A (ja) リ−ドフレ−ムの処理方法
KR101428466B1 (ko) 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법
JPS62130530A (ja) 半導体装置の製造方法
JPS6118843B2 (ja)
TWI304237B (en) Process for packaging a flip chip on a leadframe