DE102012103759A1 - Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102012103759A1
DE102012103759A1 DE102012103759A DE102012103759A DE102012103759A1 DE 102012103759 A1 DE102012103759 A1 DE 102012103759A1 DE 102012103759 A DE102012103759 A DE 102012103759A DE 102012103759 A DE102012103759 A DE 102012103759A DE 102012103759 A1 DE102012103759 A1 DE 102012103759A1
Authority
DE
Germany
Prior art keywords
contact
chip
bump
wafer
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012103759A
Other languages
English (en)
Other versions
DE102012103759B4 (de
Inventor
Stefan Martens
Tze Yang Hin
Kian Pin Queck
Pei Lic Ong
Chin Wei Ronnie Tan
Ben Keh See
Ulrich Krumbein
Horst Theuss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012103759A1 publication Critical patent/DE102012103759A1/de
Application granted granted Critical
Publication of DE102012103759B4 publication Critical patent/DE102012103759B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Es werden eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung offenbart. Eine Ausführungsform umfasst das Ausbilden eines Kontakthöckers auf einem Chip, wobei der Kontakthöcker eine Lötmitteloberseite aufweist, Schmelzen der Lötmitteloberseite durch Pressen der Lötmitteloberseite direkt auf eine Kontaktstelle eines Trägersubstrats und Ausbilden eines Kontakts zwischen dem Chip und dem Trägersubstrat.

Description

  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf gekapselte (oder gehäuste, engl. packaged) elektronische Komponenten und Verfahren zum Kapseln von elektronischen Komponenten.
  • Die Kapselung von elektronischen Komponenten ist im Allgemeinen die Endstufe der Halbleitervorrichtungsherstellung. Die elektronischen Komponenten können in ein individuelles Schutzgehäuse eingebaut werden, mit anderen Komponenten in Hybridmodulen oder Modulen mit mehreren Komponenten montiert werden oder direkt mit einer gedruckten Leiterplatte (PCB) verbunden werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Ausbilden einer Halbleitervorrichtung offenbart. Das Verfahren umfasst das Ausbilden eines Kontakthöckers (engl. bump) auf einem Chip (oder Die), wobei der Kontakthöcker eine Lötmitteloberseite aufweist, das Schmelzen der Lötmitteloberseite durch Pressen der Lötmitteloberseite direkt auf eine Kontaktstelle (engl. contact pad) eines Trägersubstrats und das Ausbilden eines Kontakts zwischen dem Chip und dem Trägersubstrat.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird eine Verbindung offenbart. Die Verbindung umfasst eine Chipkontaktstelle, die auf einem Chip angeordnet ist, und eine Kontaktstelle, die auf einer Trägerstruktur angeordnet ist. Die Verbindung umfasst ferner einen Säulenkontakthöcker (engl. pillar bump), wobei der Säulenkontakthöcker auf der Chipkontaktstelle ausgebildet ist, und einen Kontakt, wobei der Kontakt den Säulenkontakthöcker mit der Kontaktstelle verbindet, wobei der Kontakt eine erste Legierung und eine zweite Legierung umfasst, wobei die erste Legierung anders ist als die zweite Legierung.
  • Gemäß einer nochmals weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung offenbart. Das Verfahren umfasst das Ausbilden eines Kontakthöckers auf einem Wafer und das Vereinzeln des Wafers, das Ausbilden von mehreren Chips, wobei jeder Chip einen Kontakthöcker aufweist. Das Verfahren umfasst ferner das Anordnen eines Bandes auf den Kontakthöckern, das Umdrehen des Wafers und das Befestigen des Kontakthöckers von einem der Chips an einem Trägersubstrat.
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und von deren Vorteilen wird nun auf die folgenden Beschreibungen in Verbindung mit den begleitenden Zeichnungen Bezug genommen, in denen:
  • 1 einen herkömmlichen Kontakt zeigt;
  • 2 einen Ausführungsformkontakt zeigt;
  • 3 Bondkontakte auf einem Wafer zeigt;
  • 4a einen Wafer auf einem ersten Band zeigt;
  • 4b ein zweites Band zeigt, das an den Bondkontakten des Wafers befestigt ist;
  • 4c einen umgedrehten Wafer mit einem entfernten ersten Band zeigt;
  • 5a die Anordnung eines Chips an einem Trägersubstrat zeigt;
  • 5b das Bonden zeigt;
  • 6a eine Ausführungsform eines Kontakts zeigt;
  • 6b eine Ausführungsform eines Kontakts zeigt; und
  • 7 eine Ausführungsform einer gekapselten Halbleitervorrichtung ist.
  • Die Herstellung und Verwendung der derzeit bevorzugten Ausführungsformen werden nachstehend im Einzelnen erörtert. Es sollte jedoch erkannt werden, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte schafft, die in einer breiten Vielfalt von spezifischen Zusammenhängen verkörpert sein können. Die vorliegende Erfindung wird mit Bezug auf Ausführungsformen in einem spezifischen Zusammenhang beschrieben, nämlich einem Verfahren zur Herstellung von Halbleitervorrichtungen. Die erörterten spezifischen Ausführungsformen erläutern lediglich spezifische Arten zur Herstellung und Verwendung der Erfindung und begrenzen das Konzept der Erfindung nicht.
  • Eine Flip-Chip-Montage wurde vor etwa 50 Jahren eingeführt und ist eine fest etablierte Technologie. Die Flip-Chip-Montage hat sich seitdem nicht viel geändert. Die Flip-Chip-Montage wird durch Flip-Chip-Bondvorrichtungen, die ein Konzept mit zwei Armen anwenden, durchgeführt. Vereinzelte Chips werden an einem Sägerahmen mit nach oben weisenden Flip-Chip-Kontakthöckern angeordnet. Der erste Handhabungsarm der Flip-Chip-Bondvorrichtung greift den Chip auf und dreht ihn um. Dann übernimmt der zweite Handhabungsarm und taucht die Flip-Chip-Kontakthöcker in einen Behälter ein, der ein Flussmittel enthält. Der zweite Handhabungsarm ordnet den Chip an einem Leiterrahmen (engl. leadframe) bei Umgebungstemperatur an und der Chip befestigt sich am Leiterrahmen aufgrund des Flussmittels. Das Flussmittel löst die Oxide auf den Metalloberflächen auf und wirkt als Sauerstoffbarriere durch Beschichten der Oberflächen, was ihre Oxidation verhindert. Ein Kontakt zwischen dem Chip und dem Leiterrahmen ist noch nicht ausgebildet. Der Leiterrahmen mit dem befestigten Chip wird dann in einen Aufschmelzofen überführt. Der Aufschmelzofen erhitzt die zusammensinkbaren Flip-Chip-Kontakthöcker über eine Schmelztemperatur und eine Verbindung zwischen dem Leiterrahmen und dem Chip wird ausgebildet. Das Flussmittel muss entfernt werden, bevor der Raum zwischen dem Leiterrahmen und dem Chip mit einer Formverbindung (oder Vergussmasse, engl. molding compound) gefüllt wird.
  • 1 zeigt eine herkömmliche Verbindung 100 zwischen einem Chip 110 und einem Leiterrahmen 120. Wie aus 1 zu sehen ist, ist die Kupfersäule 130 mit dem Leiterrahmen 120 durch einen Lötkontakt 140 verbunden, der im Wesentlichen aus Zinn (Sn) besteht. Die herkömmliche Verbindung 100 wird durch den im vorangehenden Absatz beschriebenen Flip-Chip-Montageprozess ausgebildet.
  • Diffusionsbonden ist ein Prozess zum Montieren von Chips mit einer leitfähigen Metallrückseite an Leiterrahmen. Eine Chipbondvorrichtung greift die Chips vom Sägerahmen auf, wobei die aktive Seite nach oben weist und die Metallrückseite nach unten weist. Die ganze Rückseite des Chips wird auf einem erhitzten Leiterrahmen angeordnet, wodurch sie an den Leiterrahmen gebondet wird.
  • Ausführungsformen der vorliegenden Erfindung schaffen einen Höckerkontakt. Der Höckerkontakt kann ein Säulenkontakthöcker aus Kupfer (Cu) sein. Der Höckerkontakt kann eine binäre oder ternäre Legierung umfassen. Der Höckerkontakt kann einen Schichtstapel aus binären und/oder ternären Legierungen umfassen. Das Lötmaterial kann im Wesentlichen verbraucht und in diese Legierungen transformiert werden.
  • Ausführungsformen der vorliegenden Erfindung schaffen ein Verfahren zur Herstellung einer Verbindung zwischen einem Chip und einem Trägersubstrat. Ein Höckerkontakt, der mit dem Chip verbunden ist, kann auf dem erhitzen Trägersubstrat angeordnet werden. Ein oberer Abschnitt des Höckerkontakts schmilzt und kann binäre und/oder ternäre Legierungen bilden. Der geschmolzene obere Abschnitt des Höckerkontakts bildet einen zuverlässigen Kontakt zwischen dem Chip und dem Trägersubstrat.
  • Ausführungsformen der vorliegenden Erfindung schaffen ein Verfahren zur Herstellung einer Halbleitervorrichtung. Ein Wafer kann auf einer ersten Folie angeordnet werden, wobei Höckerkontakte nach oben weisen. Eine zweite Folie kann auf den Höckerkontakten angeordnet werden. Der Wafer kann umgedreht werden, so dass die Höckerkontakte nach unten weisen, und die erste Folie kann entfernt werden. Ein geschnittener Chip des Wafers kann auf einem Trägersubstrat angeordnet werden, wobei die Höckerkontakte nach unten weisen. Der Chip kann auf dem Trägersubstrat in einer einzigen Armbewegung einer Chipbondvorrichtung angeordnet werden.
  • Ausführungsformen der vorliegenden Erfindung umfassen mehrere Vorteile gegenüber herkömmlichen Prozessen. Die Geschwindigkeit zum Anordnen der Chips auf dem Trägersubstrat kann von etwa 2500 Einheiten pro Stunde (UPH) auf mehr als etwa 6000 UPH erhöht werden. Überdies kann eine Höhe eines ausgebildeten Kontakts zwischen einem Trägersubstrat und einem Chip relativ zu herkömmlichen Vorrichtungen verringert werden. Die Höhe der Verbindung kann beispielsweise etwa 55 µm (Mikrometer) bis etwa 65 µm (Mikrometer) sein. Vorteilhafterweise kann der elektrische Pfad zwischen dem Substrat und dem Chip kürzer sein als bei herkömmlichen Vorrichtungen.
  • 2 zeigt eine Ausführungsform einer Halbleitervorrichtung 200. Die Halbleitervorrichtung umfasst einen Chip 320 und Kontaktstellen 410 eines Trägersubstrats. Der Chip 320 ist mit den Kontaktstellen 410 über Verbindungen 450 verbunden. Die Verbindungen 450 können einen Kontakthöcker und mindestens eine Schicht aus binären oder ternären Legierungen umfassen. Die Halbleitervorrichtung 200 kann gemäß dem in den folgenden Absätzen beschriebenen Herstellungsprozess hergestellt werden.
  • 3 zeigt Kontakthöcker 310 auf einem Wafer 300. Die Kontakthöcker 310 können auf einer ersten Seite 302 des Wafers 300 ausgebildet sein. Die erste Seite 302 liegt entgegengesetzt zu einer zweiten Seite 304 (in 4a gezeigt) des Wafers. Die erste Seite 302 kann eine aktive Seite sein und die zweite Seite 304 kann eine Rückseite des Wafers sein oder umgekehrt. Alternativ können die Kontakthöcker 310 auf einer beliebigen Seite des Wafers 300 hergestellt sein. Ein Kontakthöcker 310 kann eine leitfähige Säule 312 umfassen. Die leitfähige Säule 312 kann Kupfer (Cu), Gold (Au) oder dergleichen sein. Der Kontakthöcker 310 kann ferner eine optionale Zwischenschicht 314 umfassen. Die optionale Zwischenschicht 314 kann über der leitfähigen Säule 312 angeordnet sein und kann ein leitfähiges Material wie z. B. Nickel (Ni), Palladium (Pd), Tantalnitrid (TaN) oder dergleichen umfassen. Der Kontakthöcker 310 kann ferner eine obere Schicht oder eine Lötmitteloberseite 316 umfassen. Die obere Schicht 316 kann über der optionalen Zwischenschicht 314 ausgebildet sein. Die obere Schicht 316 kann rund sein oder kann Kanten umfassen. Die Kontakthöcker 310 können andere Formen als eine Säulenform umfassen.
  • Die obere Schicht 316 kann ein aufschmelzbares Lötmittel umfassen. Das aufschmelzbare Lötmittel kann ein Material auf Bleibasis oder ein bleifreies Material sein. Das aufschmelzbare Lötmittel kann Materialien wie z. B. Zinn (Sn), Blei (Pb), Antimon (Sb), Wismut (Bi), Silber (Ag), Kupfer (Cu) oder Kombinationen davon umfassen. In einer Ausführungsform besteht das aufschmelzbare Lötmittel im Wesentlichen aus Zinn (Sn) oder Silber/Zinn (SnAg).
  • Der Kontakthöcker 310 kann durch Ausbilden eines Photoresists über dem Wafer 300 ausgebildet werden. Öffnungen können im Photoresist ausgebildet werden und die Öffnungen können verwendet werden, um die Kontaktsäulen 312, die optionale Zwischenschicht 314 und die obere Schicht 316 des Kontakthöckers 310 auszubilden. Nach dem Ausbilden des Kontakthöckers 310 wird der restliche Abschnitt des Photoresists entfernt. Frei stehende Kontakthöcker 310 können über dem Wafer 300 verbleiben, wie in 3 gezeigt ist. Die Kontakthöcker 310 können derart angeordnet sein, dass jeder Chipschaltkreis oder Chip, der vom Wafer 300 vereinzelt werden soll, mindestens einen Kontakthöcker 310 umfasst.
  • Nach dem Ausbilden der Kontakthöcker 310 auf dem Wafer 300 kann der Wafer 300 geschnitten werden. Das Schneiden des Wafers 300 kann durch Anordnen des Wafers 300 auf einer ersten Folie oder einem Zertrennband (engl. dicing tape) 350, wie in 4a gezeigt, ausgeführt werden. Ein Zertrennband 350 kann ein flexibler Kunststofffilm sein, der aus PVC-, Polyolefinoder Polyethylen-Trägermaterial mit einem Klebstoff zum Halten der Chips an der Stelle besteht. Das Zertrennband 350 ist in einer Vielfalt von Dicken von etwa 75 µm (Mikrometer) bis etwa 350 µm (Mikrometer), mit einer Vielfalt von Haftfestigkeiten, für verschiedene Chipgrößen und -materialien ausgelegt erhältlich. Das Zertrennband 350 kann ein UV-Band sein, in dem die Klebstoffbindung durch Belichtung mit UV-Licht nach dem Zertrennen aufgebrochen oder verringert wird, was den Klebstoff während des Schneidens stark hält, während es eine saubere und leichte Entfernung nach dem Schneiden ermöglicht. In einem anderen Beispiel wird die Bindung durch eine Wärmebehandlung aufgebrochen. Das Zertrennband 350 kann den Chip nach dem Schneidvorgang an der Stelle halten. Der Wafer 300 wird durch mechanisches Sägen oder durch Laserschneiden oder Plasmazertrennen geschnitten. Der geschnittene Wafer 300, der die Chips 320 auf einem Zertrennband 350 bildet, ist in 4a gezeigt.
  • Nach dem Schneiden des Wafers 300 in Chips 320, kann eine zweite Folie 360 auf dem ganzen Wafer 300 angeordnet werden. Die zweite Folie 360 kann auf den Kontakthöckern 310 der aktiven Seite 302 des Wafers 300 angeordnet werden. 4b zeigt den Wafer 300 zwischen den zwei Folien 350, 360 angeordnet, wobei die Kontakthöcker 310 nach oben weisen. Dann kann der Wafer 300 umgedreht werden, so dass die Bondkontakte 310 und die aktive Seite 302 nach unten weisen können. Der Wafer 300 kann manuell, automatisch oder eine Kombination beider von ihnen umgedreht werden. In einer Ausführungsform kann der Wafer 300 zuerst umgedreht und dann an die zweite Folie 360 geklebt werden.
  • Das Zertrennband 350 kann dann beispielsweise durch Abziehen vom Wafer 300 entfernt werden. Die zweite Folie 360 kann an den Bondkontakten 310 mit einer stärkeren Haftfestigkeit als die erste Folie 350 an der Rückseite 304 der Chips 320 des Wafers 300 befestigt werden. Folglich können die Chips 320 an der zweiten Folie 360 kleben, während die erste Folie 350 abgezogen wird. In einer Ausführungsform sind die erste Folie 350 und die zweite Folie 360 ein unterschiedlicher Typ von Folien. Eine Folie kann beispielsweise ein reguläres Zertrennband sein und die andere Folie kann ein UV-Band sein.
  • In einer Ausführungsform kann das Zertrennband 350 entfernt werden, bevor der Wafer 300 umgedreht wird.
  • In einem mechanischen Vorgang kann die Chipbondvorrichtung 380, wie in 4c gezeigt, die Chips 320 von der zweiten Folie 360 aufgreifen. Mit der aktiven Seite 302 nach unten und der Rückseite 304 nach oben kann die Chipbondvorrichtung 380 den Chip 320 in einem schnellen Vorgang vom Wafer 300 zu einem Trägersubstrat bewegen. 4c zeigt, wie ein Chip 320 vom Wafer/von der zweiten Folie 300/360 durch eine Chipbondvorrichtung 380 entfernt wird. Das Umdrehen des Wafers 300 und das Bewegen der Chips 320 mit nach unten weisenden Chips 320 kann ermöglichen, dass die Chipbondvorrichtung 380 mehr als etwa 6000 Einheiten pro Stunde (UPH) im Vergleich zu etwa 2500 Einheiten pro Stunde (UPH) in herkömmlichen Anwendungen verarbeitet.
  • 5a zeigt einen Chip 320 mit drei Kontakthöckern 310, kurz bevor die Kontakthöcker 310 an Kontaktstellen 410 eines Trägersubstrats 400 angeordnet werden. Das Trägersubstrat 400 kann beispielsweise ein Leiterrahmen, ein Substrat auf Glaskernbasis oder eine gedruckte Leiterplatte (PCB) sein. Die Kontaktstellen 410 und/oder das Trägersubstrat 400 können ein leitfähiges Material wie z. B. Nickel (Ni) oder Kupfer (Cu) umfassen. Die Kontaktstellen 410 und/oder das Trägersubstrat 400 können mit Silber (Ag) oder Gold (Au) in einigen Ausführungsformen plattiert sein und können mit einem Metallschichtstapel wie z. B. Palladium/Gold (Pd/Au) in anderen Ausführungsformen plattiert sein.
  • Die Kontakthöcker 310 können auf einem erhitzten Trägersubstrat 400 angeordnet werden. Das Trägersubstrat 400 und die Kontaktstellen 410 können auf eine Temperatur von etwa 180 °C bis etwa 350 °C erhitzt werden. Der Chip 320 und die Kontakthöcker 310 können auf die Kontaktstellen 410 durch Aufbringen eines Bonddrucks für eine bestimmte Menge an Zeit gepresst werden. Der Bonddruck kann etwa 5 g/mm2 bis etwa 500 g/mm2 sein. Die Bondzeit kann in Abhängigkeit von der Chipgröße zwischen etwa 10 ms und etwa 1 s liegen.
  • Beim Pressen der Bondkontakte 310 auf die erhitzten Kontaktstellen 410 kann die obere Schicht 316 des Bondkontakts 310 schmelzen und das Material der leitfähigen Säule 312 und/oder das leitfähige Material des Trägersubstrats 400 oder der Kontaktstelle 410 kann in die schmelzende obere Schicht 316 diffundieren. Das Schmelzen und die Diffusion der Materialien können unmittelbar beim Aufbringen des Bonddrucks beginnen. Die obere Schicht 316 kann sich in einen Kontakt 430 umwandeln, wie in 5b gezeigt. Binäre oder ternäre Legierungen können im Kontakt 430 ausgebildet werden. Die binären oder ternären Legierungen können eine höhere Schmelztemperatur als das Material der oberen Schicht 316 aufweisen. Daher können sich die binären oder ternären Legierungen verfestigen und können einen stabilen und zuverlässigen Kontakt 430 zwischen den leitfähigen Säulen 312 und den Kontaktstellen 410 bilden. Die Diffusion des Materials der leitfähigen Säule 312 und des Materials des Trägersubstrats/der Kontaktstelle 400/410 können durch Parameter wie z. B. Trägersubstrattemperatur, Bonddruck und Bondzeit gesteuert werden. Der Prozess kann ohne irgendeine Anwendung oder Verwendung von Flussmittel stattfinden.
  • Eine Höhe der Verbindung 450 kann beispielsweise etwa 55 µm (Mikrometer) bis etwa 65 µm (Mikrometer), einschließlich einer Höhe des Kontakts 430 von etwa 3 µm (Mikrometer) bis etwa 10 µm (Mikrometer), sein.
  • 6a zeigt eine Ausführungsform einer Verbindung 450. Die Verbindung 450 ist mit dem Kontakthöcker 310 von 3 (jedoch ohne die optionale Zwischenschicht 314) ausgebildet. Die leitfähige Säule 312 ist eine Kupfersäule. Die schmelzende Lötmitteloberseite 316 zusammen mit anderen chemischen Elementen bildet den Kontakt 430. Die Kontaktstelle 410 ist Nickel (Ni), plattiert mit Silber (Ag). Der Kontakt 430 wird durch Pressen des Kontakthöckers 310 auf die Kontaktstelle 410 ausgebildet. Silber (Ag) von der Silberplattierung (Ag-Plattierung) und Kupfer von der leitfähigen Säule 312 diffundieren in die schmelzende Lötmitteloberseite 316, wodurch Legierungen gebildet werden. Eine binäre Zinn/Silber-Legierungsschicht (Sn/Ag-Legierungsschicht) 431 ist nahe der Kontaktstelle 410 über dem plattierten Silber (Ag) 411 ausgebildet. Eine binäre Kupfer/Zinn-Legierungsschicht (Cu/Sn-Legierungsschicht) 432 ist unter der oder um die Spitze der Kupfersäule 312 und über der binären Zinn/Silber-Legierungsschicht (Sn/Ag-Legierungsschicht) 431 ausgebildet. In einer Ausführungsform kann eine ternäre Kupfer/Zinn/Silber-Legierungsschicht (Cu/Sn/Ag-Legierungsschicht) (nicht dargestellt) zwischen der binären Zinn/Silber-Legierungsschicht (Sn/Ag-Legierungsschicht) 431 und der binären Kupfer/Zinn-Legierungsschicht (Cu/Sn-Legierungsschicht) 432 ausgebildet sein.
  • Die Silberplattierungsschicht 411 kann etwa 1 µm (Mikrometer) bis etwa 4 µm (Mikrometer) dick sein, die Silber/Zinn-Legierungsschicht (Ag/Sn-Legierungsschicht) 431 kann etwa 4 µm (Mikrometer) bis 5 µm (Mikrometer) dick sein und die Kupfer/Zinn-Legierungsschicht (Cu/Sn-Legierungsschicht) 432 kann etwa 4 µm (Mikrometer) bis etwa 5 µm (Mikrometer) dick sein. Die Dicke der Legierungsschichten 431, 432 kann vom Temperaturbudget abhängen, z. B. kann die Dicke der Legierungsschichten 431, 432 zunehmen, wenn die Heizzeit zunimmt.
  • 6b zeigt eine weitere Ausführungsform eines Kontakts 430 einer Verbindung 450. Wiederum ist die Verbindung 450 mit dem Kontakthöcker 310 von 3 (jedoch ohne die optionale Zwischenschicht 314) ausgebildet. Die leitfähige Säule 312 ist eine Kupfersäule. Die Kontaktstelle 410 ist Nickel (Ni), plattiert mit Gold (Au). Gold (Au) von der Goldplattierung (Au-Plattierung) 412 und Kupfer (Cu) von der leitfähigen Säule 312 können in die schmelzende Lötmitteloberseite 316 diffundieren, wodurch Legierungen gebildet werden. Eine binäre Zinn/Gold-Legierungsschicht (Sn/Au-Legierungsschicht) kann sich nahe der Kontaktstelle 410 über dem plattierten Gold (Au) 412 bilden. Eine binäre Kupfer/Zinn-Legierungsschicht (Cu/Sn-Legierungsschicht) kann sich unter der oder um die Spitze der Kupfersäule 312 und über der binären Zinn/Gold-Legierungsschicht (Sn/Au-Legierungsschicht) bilden. In einer Ausführungsform kann eine ternäre Kupfer/Zinn/Gold-Legierungsschicht (Cu/Sn/Au-Legierungsschicht) zwischen der binären Zinn/Gold-Legierungsschicht (Sn/Au-Legierungsschicht) und der binären Kupfer/Zinn-Legierungsschicht (Cu/Sn-Legierungsschicht) ausgebildet sein. Die Legierungsschichten sind in der Verbindung 430 nicht einzeln gezeigt. Die Zinn/Gold-Legierungsschicht (Sn/Au-Legierungsschicht) kann Au5Sn oder AuNiSn2 sein, wenn die Goldplattierung (Au-Plattierung) vollständig aufgebraucht wird und eine Phase mit Ni des Trägersubstrats gebildet wird.
  • In einer weiteren Ausführungsform umfasst der Kontakt 430 zwei Kupfer/Zinn-Legierungsschichten (Cu/Sn-Legierungsschichten). Die erste binäre Kupfer/Zinn-Legierungsschicht (Cu/Sn-Legierungsschicht) ist nahe der Kontaktstelle 410 des Trägersubstrats 400 ausgebildet. Eine zweite binäre Kupfer/Zinn-Legierungsschicht (Cu/Sn-Legierungsschicht) ist unter der und um die Spitze der Kupfersäule 312 über der ersten binären Kupfer/Zinn-Legierungsschicht (Cu/Sn-Legierungsschicht) ausgebildet. Die erste binäre Kupfer/Zinn-Legierungsschicht (Cu/Sn-Legierungsschicht) ist durch Kupfer (Cu) aus einer Kupfer-Kontaktstelle (Cu-Kontaktstelle) 410 und/oder einem Kupfer-Leiterrahmen (Cu-Leiterrahmen) ausgebildet, die in die schmelzende Lötmitteloberseite 316 des Kontakthöckers 310 diffundieren.
  • 7 zeigt eine Ausführungsform einer gekapselten Halbleitervorrichtung. Nachdem die Verbindungen 450 ausgebildet wurden, kann der Raum zwischen dem Trägersubstrat 400 und dem Chip 320 mit einer Formverbindung 460 gefüllt werden. Die Formverbindung 460 kann ein elektrisch isolierender Klebstoff sein. Der elektrisch isolierende Klebstoff kann beispielsweise ein Epoxidharz oder ein mit Siliziumoxid-Füllstoff gefülltes Epoxidharz sein. Wenn kein Flussmittel verwendet wird, muss der Raum zwischen dem Trägersubstrat 400/der Kontaktstelle 410 und dem Chip 320 vorteilhafterweise nicht von Flussmittel gereinigt werden, bevor er mit der Formverbindung 460 gefüllt wird. Die Vermeidung von Flussmittel vereinfacht und beschleunigt den Herstellungsprozess.
  • Obwohl die vorliegende Erfindung und ihre Vorteile im Einzelnen beschrieben wurden, können selbstverständlich hier verschiedene Änderungen, Substitutionen und Veränderungen vorgenommen werden, ohne vom Gedanken und Konzept der Erfindung abzuweichen.
  • Überdies soll das Konzept der vorliegende Anmeldung nicht auf die speziellen Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Materialzusammensetzung, der Mittel, der Verfahren und der Schritte, die in der Beschreibung beschrieben sind, begrenzt sein. Wie ein Fachmann auf dem Gebiet aus der Offenbarung der vorliegenden Erfindung leicht erkennt, können Prozesse, Maschinen, eine Herstellung, Materialzusammensetzungen, Mittel, Verfahren oder Schritte, die derzeit existieren oder später entwickelt werden sollen, die im Wesentlichen dieselbe Funktion durchführen oder im Wesentlichen dieselben Ergebnisse wie die hier beschriebenen entsprechenden Ausführungsformen erreichen, gemäß der vorliegenden Erfindung verwendet werden. Folglich sollen die beigefügten Ansprüche innerhalb ihres Konzepts solche Prozesse, solche Maschinen, eine solche Herstellung, solche Materialzusammensetzungen, Mittel, Verfahren oder Schritte umfassen.

Claims (20)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden eines Kontakthöckers auf einem Chip, wobei der Kontakthöcker eine Lötmitteloberseite aufweist; Schmelzen der Lötmitteloberseite durch Pressen der Lötmitteloberseite direkt auf eine Kontaktstelle eines Trägersubstrats; und Ausbilden eines Kontakts zwischen dem Chip und dem Trägersubstrat.
  2. Verfahren nach Anspruch 1, ferner umfassend ein Pressen der Lötmitteloberseite auf die Kontaktstelle bei einer Temperatur zwischen etwa 180 °C und 350 °C.
  3. Verfahren nach Anspruch 1 oder 2, ferner umfassend ein Schneiden eines Wafers in mehrere Chips, Umdrehen des Wafers und Auswählen eines Chips nach dem Ausbilden des Kontakthökkers auf dem Chip.
  4. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend ein Anordnen einer Vergussmasse in einem Raum zwischen dem Trägersubstrat und dem Chip nach dem Ausbilden des Kontakts zwischen dem Chip und dem Trägersubstrat.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Trägersubstrat ein Leadframe oder ein Substrat auf Glaskernbasis ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Kontakt eine Zinn/Silber-Legierung (Sn/Ag-Legierung) und eine Kupfer/Zinn-Legierung (Cu/Sn-Legierung) oder eine Gold/Zinn-Legierung (Au/Sn-Legierung) und eine Kupfer/Zinn-Legierung (Cu/Sn-Legierung) umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Kontakthöcker ein Kupfersäulenkontakthöcker ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Abstand zwischen dem Chip und dem Trägersubstrat etwa 55 µm (Mikrometer) bis etwa 65 µm (Mikrometer) ist.
  9. Verbindung, umfassend: eine Chipkontaktstelle, die auf einem Chip angeordnet ist; eine Kontaktstelle, die auf einer Trägerstruktur angeordnet ist; einen Säulenkontakthöcker, wobei der Säulenkontakthöcker auf der Chipkontaktstelle angeordnet ist; und einen Kontakt, wobei der Kontakt den Säulenkontakthöcker mit der Kontaktstelle verbindet, wobei der Kontakt eine erste Legierung und eine zweite Legierung umfasst.
  10. Verbindung nach Anspruch 9, wobei der Säulenkontakthökker Kupfer (Cu) umfasst, wobei die erste Legierung Kupfer/Zinn (Cu/Sn) ist und wobei die zweite Legierung Zinn/Silber (Sn/Ag) ist.
  11. Verbindung nach Anspruch 9, wobei der Säulenkontakthökker Kupfer (Cu) umfasst, wobei die erste Legierung Kupfer/Zinn (Cu/Sn) ist und wobei die zweite Legierung Zinn/Gold (Sn/Au) ist.
  12. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden von Kontakthöckern auf einem Wafer; Vereinzeln des Wafers unter Ausbildung von mehreren Chips, wobei jeder Chip einen Kontakthöcker aufweist; Anordnen eines Bandes auf den Kontakthöckern; Umdrehen des Wafers; Befestigen des Kontakthöckers von einem der Chips an einem Trägersubstrat.
  13. Verfahren nach Anspruch 12, wobei das Befestigen des Kontakthöckers von einem der Chips am Trägersubstrat ein Pressen des Kontakthöckers auf ein erhitztes Trägersubstrat umfasst.
  14. Verfahren nach Anspruch 12 oder 13, ferner umfassend ein Befestigen einer ersten Seite des Wafers an einer Sägefolie vor dem Vereinzeln des Wafers.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei das Anordnen des Bandes auf den Kontakthöckern ein Befestigen der Kontakthöcker, die auf einer zweiten Seite des Wafers angeordnet sind, am Band umfasst.
  16. Verfahren nach Anspruch 14, ferner umfassend ein Entfernen der Sägefolie vom Wafer nach dem Umdrehen des Wafers.
  17. Verfahren nach einem der Ansprüche 12 bis 16, wobei das Band auf den Kontakthöckern angeordnet wird, nachdem der Wafer umgedreht ist.
  18. Verfahren nach einem der Ansprüche 12 bis 17, ferner umfassend ein Aufgreifen des einen der Chips, wobei der Kontakthöcker nach unten weist.
  19. Verfahren nach einem der Ansprüche 12 bis 18, wobei das Trägersubstrat einen Leiterrahmen oder ein Substrat auf Glaskernbasis umfasst.
  20. Verfahren nach einem der Ansprüche 12 bis 19, ferner umfassend ein Füllen eines Raums zwischen dem einen der Chips und dem Trägersubstrat mit einer Vergussmasse.
DE102012103759.0A 2011-04-29 2012-04-27 Verbindung und Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102012103759B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/097,851 2011-04-29
US13/097,851 US20120273935A1 (en) 2011-04-29 2011-04-29 Semiconductor Device and Method of Making a Semiconductor Device

Publications (2)

Publication Number Publication Date
DE102012103759A1 true DE102012103759A1 (de) 2013-01-24
DE102012103759B4 DE102012103759B4 (de) 2020-12-10

Family

ID=47055068

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012103759.0A Active DE102012103759B4 (de) 2011-04-29 2012-04-27 Verbindung und Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US20120273935A1 (de)
CN (1) CN102760664B (de)
DE (1) DE102012103759B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736052B2 (en) * 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
US9960105B2 (en) 2012-09-29 2018-05-01 Intel Corporation Controlled solder height packages and assembly processes
US8957524B2 (en) * 2013-03-15 2015-02-17 Globalfoundries Inc. Pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure
CN103400819B (zh) * 2013-08-14 2017-07-07 矽力杰半导体技术(杭州)有限公司 一种引线框架及其制备方法和应用其的封装结构
US20150048499A1 (en) * 2013-08-16 2015-02-19 Macrotech Technology Inc. Fine-pitch pillar bump layout structure on chip
KR102212559B1 (ko) 2014-08-20 2021-02-08 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
CN104538378A (zh) * 2014-12-26 2015-04-22 江苏长电科技股份有限公司 一种圆片级封装结构及其工艺方法
US9564409B2 (en) * 2015-01-27 2017-02-07 Semiconductor Components Industries, Llc Methods of forming semiconductor packages with an intermetallic layer comprising tin and at least one of silver, copper or nickel
JP6398008B2 (ja) * 2015-07-14 2018-09-26 ゴルテック．インク フリップダイの組立方法、製造方法、装置及び電子機器
US9875988B2 (en) * 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2001176899A (ja) * 1999-12-21 2001-06-29 Sanyo Electric Co Ltd 半導体装置の製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
TW522531B (en) * 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US7358618B2 (en) * 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
TWI231534B (en) * 2003-12-11 2005-04-21 Advanced Semiconductor Eng Method for dicing a wafer
JP2005252072A (ja) * 2004-03-05 2005-09-15 Seiko Epson Corp 素子の実装方法及び搬送装置
US7135385B1 (en) * 2004-04-23 2006-11-14 National Semiconductor Corporation Semiconductor devices having a back surface protective coating
JP4653447B2 (ja) * 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR100785493B1 (ko) * 2006-05-04 2007-12-13 한국과학기술원 접착제의 수분흡습을 방지하는 플립칩용 웨이퍼 레벨패키지 제조방법
US8293043B2 (en) * 2006-07-24 2012-10-23 Asm Assembly Automation Ltd Automatic level adjustment for die bonder
DE102006058010B9 (de) * 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US8269345B2 (en) * 2007-10-11 2012-09-18 Maxim Integrated Products, Inc. Bump I/O contact for semiconductor device
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US7854365B2 (en) * 2008-10-27 2010-12-21 Asm Assembly Automation Ltd Direct die attach utilizing heated bond head
FR2980952A1 (fr) * 2011-10-03 2013-04-05 St Microelectronics Grenoble 2 Procede d'assemblage de deux dispositifs electroniques et structure comprenant ces dispositifs

Also Published As

Publication number Publication date
US20120273935A1 (en) 2012-11-01
DE102012103759B4 (de) 2020-12-10
CN102760664A (zh) 2012-10-31
CN102760664B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
DE102012103759B4 (de) Verbindung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012104761B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
US8361899B2 (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
DE102013101192B4 (de) Halbleitergehäuse
JP4237325B2 (ja) 半導体素子およびその製造方法
DE102014102006B4 (de) Halbleitermodul
DE102013106936B4 (de) Chip-Baustein und Verfahren zu seiner Herstellung
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE112012004671B4 (de) Solarzellenmodul und Herstellungsverfahren für dieses
DE102013103011A1 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102005003477A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Elektroden an Haupt- und Rückseiten eines Halbleiterchips
DE102011105354A1 (de) Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.
DE4133183A1 (de) Verfahren zur montage eines ccd-gehaeuses sowie ccd-gehaeusekonstruktion
DE102008046095A1 (de) Vereinzelter Halbleiterbaustein
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
EP2721646A1 (de) Verfahren zum elektrischen verbinden mehrerer solarzellen und photovoltaikmodul
DE102015100862A1 (de) Elektronisches Bauelement und Verfahren zum Fertigen eines elektronischen Bauelements
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
EP0948813B1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative