DE2027105C3 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements

Info

Publication number
DE2027105C3
DE2027105C3 DE2027105A DE2027105A DE2027105C3 DE 2027105 C3 DE2027105 C3 DE 2027105C3 DE 2027105 A DE2027105 A DE 2027105A DE 2027105 A DE2027105 A DE 2027105A DE 2027105 C3 DE2027105 C3 DE 2027105C3
Authority
DE
Germany
Prior art keywords
semiconductor component
protective layer
ester
imide
lacquer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2027105A
Other languages
English (en)
Other versions
DE2027105A1 (de
DE2027105B2 (de
Inventor
Peter 7300 Esslingen Breuer
Wolfgang Dipl.-Phys. 7250 Leonberg Leibfried
Wolfgang Dipl.-Phys. 7120 Bietigheim Schynoll
Dietrich 7016 Gerlingen Wulff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE2027105A priority Critical patent/DE2027105C3/de
Priority to CH668071A priority patent/CH520401A/de
Priority to GB1396571*[A priority patent/GB1303382A/en
Priority to FR7117994A priority patent/FR2093995B3/fr
Priority to NL7107559A priority patent/NL7107559A/xx
Priority to BE768009A priority patent/BE768009A/xx
Publication of DE2027105A1 publication Critical patent/DE2027105A1/de
Publication of DE2027105B2 publication Critical patent/DE2027105B2/de
Application granted granted Critical
Publication of DE2027105C3 publication Critical patent/DE2027105C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Paints Or Removers (AREA)

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs.
Ein derartiges Verfahren ist aus der BE-PS 7 41 192 bekannt. Hierbei wird als Abdecklack ein Harz aromatischer Polyimide oder Polyamidimide verwendet Der Lack wird dabei in Form einer Lösung aufgebracht.
Aus der US-PS 34 26 098 ist es ferner bekannt, Ester-Imid-Lacke zur Isolierung elektrischer Leiter zu verwenden.
Aus der US-PS 33 79 356 ist es bekannt, zum Aufbringen von Lötmiiteln auf Leiterplatten das Schwallverfahren zu verwenden.
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes und vereinfachtes Verfahren nach dem Oberbegriff des Patentanspruchs zu entwickeln.
Erfindungsgemäß wird diese Aufgabe durch die kennzeichnenden Merkmale des Patentanspruchs gelöst.
Anhand der Zeichnung wird die Erfindung näher erläutert. Es zeigt
F i g. 1 ein Halbleiterbauelement mit zwei Anschluß
leitern, von denen der eine als Sockel, der andere als Kopfdraht ausgebildet ist, im Axialschnitt;
F i g. 2 eine Anordnung zum Aufbringen des Abdecklacks auf das Halbleiterbauelement nach Fig. 1, schematisch.
Das in F i g. 1 dargestellte Halbleiterbauelement besitzt zwei aus Kupfer bestehende Anschlußleiter 1, Z Der Anschlußleirer 1 ist dabei als Sockel ausgebildet, welcher im wesentlichen die Gestalt eines in der Mitu
ίο erhöhten Metalltellers hat Die mittlere Erhöhung ist dabei mit la bezeichnet Der Anschlußleiter 2 ist als Kopfdraht ausgebildet Zwischen der mittleren Erhöhung la des Anschlußleiters 1 und dem Kopfteil 2a des Anschlußleiters 2 ist der Halbleiterkörper 3 festgelötet,
wobei die Lötfugen mit 4 und 5 bezeichnet sind. Auf das verlötete Gebilde 1,2,3,4,5 ist eine Oberflächenschutzschicht 6 aufgebracht, welche aus Ester-Imid-Lack besteht Diese Oberflächenschutzschicht bedeckt die nach dem Verlöten noch freiliegende Umfangsfläche
μ des Halbleiterkörpers 3, die freiliegenden Umfangsflächen der Lötfugen 4, 5, die Mantelfläche 2b und die ringförmige Deckfläche 2c des Kopfteils 2a. Das verlötete und lackierte Gebilde 1,2,3,4,5,6 ist mit einer Kunstharzmasse 7 umspritzt Anstelle der Kunstharzes masse 7 kann auch ein Glas-Metall-Verschluß verwendet sein.
Fig.2 zeigt schematisrfi eine Vorrichtung zum Aufbringen der Oberflächenschutzschicht 6 auf das in Fig. 1 dargestellte Gebilde 1, 2, 3, 4, 5 zusammen mit
jo diesem Gebilde, welches hier mit 8 bezeichnet ist Die Vorrichtung zum Aufbringen der Oberflächenschutzschicht 6 umfaßt einen mit Ester-Imid-Lack 9 gefüllten Behälter 10. Mit einer Pumpe 11 wird der Lack in ein Steigrohr 12 gepumpt, aus dessen oberem Ende er in
Ji> Form eines Schwalles 13 austritt Zum Aufbringen des Lacks wird das Gebilde 8 an einem Unterdruckrohr 16 festgehalten und rotierend an dem Lackschwall 13 vorbeigeführt Die rotierende Bewegung ist dabei bei 14 angedeutet Auf diese Weise wird das Gebilde 8 bzw. 1,
■"' 2, 3, 4, 5 mit der Oberflächenschutzschicht 6 versehen. Nach dem Vorüberstreichen an dem Gebilde 1,2,3,4,5 fällt der Lackschwall 13 über einen Trichter 15, welcher lias Steigrohr 12 koaxial umgibt in den Behälter 10 zurück.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Verfahren zur Herstellung eines Halbleiterbauelements, bei dem an einen Halbleiterkörper zwei metallische Anschlußleiter angelötet werden und bei dem anschließend auf die freie Oberfläche des Halbleiterkörpers und der Lötfugen und auf die daran angrenzenden Oberflächenbereiche der Anschlußleiter eine aus einem Abdecklack bestehende Oberflächenschutzschicht aufgebracht wird, dadurch gekennzeichnet, daß zur Herstellung der Oberflächenschutzschicht (6) Ester-Imid-Lack im Schwallverfahren aufgebracht wird und daß beim Aufbringen des Ester-Imid Lacks das aus den beiden Anschlußleitern (1,2) und dem Halbleiterkörper (3) bestehende verlötete Gebilde um seine Achse gedreht wird.
DE2027105A 1970-06-03 1970-06-03 Verfahren zur Herstellung eines Halbleiterbauelements Expired DE2027105C3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2027105A DE2027105C3 (de) 1970-06-03 1970-06-03 Verfahren zur Herstellung eines Halbleiterbauelements
CH668071A CH520401A (de) 1970-06-03 1971-05-05 Halbleiterbauelement und Verfahren zu seiner Herstellung
GB1396571*[A GB1303382A (de) 1970-06-03 1971-05-10
FR7117994A FR2093995B3 (de) 1970-06-03 1971-05-18
NL7107559A NL7107559A (de) 1970-06-03 1971-06-02
BE768009A BE768009A (fr) 1970-06-03 1971-06-02 Element semi-conducteur et procede pour sa fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2027105A DE2027105C3 (de) 1970-06-03 1970-06-03 Verfahren zur Herstellung eines Halbleiterbauelements

Publications (3)

Publication Number Publication Date
DE2027105A1 DE2027105A1 (de) 1971-12-16
DE2027105B2 DE2027105B2 (de) 1980-06-26
DE2027105C3 true DE2027105C3 (de) 1981-03-26

Family

ID=5772836

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2027105A Expired DE2027105C3 (de) 1970-06-03 1970-06-03 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (6)

Country Link
BE (1) BE768009A (de)
CH (1) CH520401A (de)
DE (1) DE2027105C3 (de)
FR (1) FR2093995B3 (de)
GB (1) GB1303382A (de)
NL (1) NL7107559A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5754043B2 (de) * 1973-05-21 1982-11-16
DE2700463A1 (de) * 1977-01-07 1978-07-13 Siemens Ag Verfahren zum passivieren von halbleiterelementen
JPS59113648A (ja) * 1982-12-20 1984-06-30 Hitachi Ltd 樹脂モ−ルド型半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3379356A (en) * 1964-09-25 1968-04-23 Int Standard Electric Corp Arrangement for an insulating panel soldering device according to the flowsolder process
US3426098A (en) * 1965-05-20 1969-02-04 Schenectady Chemical Polyester-polyimide wire enamel
US3411122A (en) * 1966-01-13 1968-11-12 Ibm Electrical resistance element and method of fabricating
DE6751565U (de) * 1968-08-01 1969-02-06 Licentia Gmbh Anordnung zur isolierung von gleichrichtern
US3615913A (en) * 1968-11-08 1971-10-26 Westinghouse Electric Corp Polyimide and polyamide-polyimide as a semiconductor surface passivator and protectant coating

Also Published As

Publication number Publication date
FR2093995B3 (de) 1973-10-19
NL7107559A (de) 1971-12-07
DE2027105A1 (de) 1971-12-16
FR2093995A7 (de) 1972-02-04
DE2027105B2 (de) 1980-06-26
CH520401A (de) 1972-03-15
BE768009A (fr) 1971-11-03
GB1303382A (de) 1973-01-17

Similar Documents

Publication Publication Date Title
DE2944368C2 (de) Verfahren zum Verlöten an sich nicht lötbarer Oberflächen
DE2055377A1 (de) Anschlußklemme mit Lotabdeckung
DE102013201926A1 (de) Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund
DE2027105C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2510231A1 (de) Elektrische kontaktvorrichtung
EP0966061B1 (de) Verfahren zur elektrischen und mechanischen Verbindung von elektrisch leitenden Bauteilen und Vorrichtung zur Durchführung dieses Verfahrens
DE2643087C2 (de) Verfahren zur Herstellung eines Schichtkondensators
DE3883059T2 (de) Dichtungsstruktur für ein elektronisches Teil.
DE701869C (de) Elektrischer Widerstand
DE2122104C3 (de) Verfahren zum Anlöten eines metallischen Anschlußleiters an einen Halbleiterkörper
DE3320703A1 (de) Schraubanschluss fuer elektrische kondensatoren
DE2545350A1 (de) Kondensator
WO2019057450A1 (de) Verfahren zur herstellung einer endoberfläche und leiterplatte
DE1302299C2 (de) Mit isoliermasse umhuellter elektrischer kondensator und verfahren zu seiner herstellung
DE1439273B2 (de) Verfahren zur herstellung von halbleiteranordnungen
EP0463327B1 (de) Elektrostatische Farbspritzpistole
DE1552980C3 (de) Lötverbindung
DE10116241B4 (de) Verfahren zur Elektrolackierung eines Karosseriebauteils sowie durch Elektrolackierung beschichtete Anordnung eines Karosseriebauteils
AT5416U1 (de) Verfahren zur elektrischen und mechanischen verbindung von elektrisch leitenden bauteilen und vorrichtung zur durchführung dieses verfahrens
DE2343844C2 (de) Verfahren zum Anlöten von hochwarmfesten, lackisolierten Drähten an Lötstifte
DE3932747A1 (de) Verfahren und anpressvorrichtung zum herstellen einer dichten verbindung
EP0008005A1 (de) Verfahren und Vorrichtung zur Stirnkontaktierung elektrischer Kondensatoren
DE2825782C2 (de) Verfahren zum Umhüllen scheibenförmiger elektrischer Bauelemente
DD257518A1 (de) Verfahren zur herstellung von lackdraehten
DE1081088B (de) Verbindung der Anschlussmittel elektrischer Bauelemente mit den Leiterbahnen gedruckter Schaltungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee