DE4110318C2 - Verfahren zum Zusammenlöten zweier Bauteile - Google Patents
Verfahren zum Zusammenlöten zweier BauteileInfo
- Publication number
- DE4110318C2 DE4110318C2 DE4110318A DE4110318A DE4110318C2 DE 4110318 C2 DE4110318 C2 DE 4110318C2 DE 4110318 A DE4110318 A DE 4110318A DE 4110318 A DE4110318 A DE 4110318A DE 4110318 C2 DE4110318 C2 DE 4110318C2
- Authority
- DE
- Germany
- Prior art keywords
- solder
- component
- soldering
- notch
- notches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Die Bonding (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Zusammen
löten eines ersten, insbesondere elektrischen Bauteils
mit einem zweiten, insbesondere elektrischen Bauteil,
wobei zwischen den Bauteilen ein Lotformteil angeord
net und durch Anpressen an Rändern mindestens einer
Vertiefung eines der Bauteile zur Vermeidung seitlichen
Verrutschens fixiert wird und anschließend der Lötvor
gang, bevorzugt in einem Lötofen, erfolgt.
Elektrische beziehungsweise elektronische Bauteile,
zum Beispiel Halbleiterchips, werden zur elektrischen
Kontaktierung, zur Wärmeableitung und zum Schutz
gegen Beschädigungen in Gehäuse eingelötet. Bei einer
bekannten Ausführung einer Leistungsdiode wird bei
spielsweise der Siliziumchip zwischen zwei zylindri
schen Kupferteilen durch Lötung befestigt. Dabei wird
auf den einen Kupferzylinder eine erste Lotronde ge
legt, darauf der Chip plaziert und anschließend eine
zweite Lotronde aufgebracht, auf der dann der andere
Kupferzylinder angeordnet wird. Die beiden zylindri
schen Kupferteile weisen jeweils eine zentrische Vertie
fung auf, an der nach einem Andrücken der relativ leicht
verformbaren Lotronden diese zur Vermeidung seitli
chen Verrutschens gehalten werden, was durch Eindrin
gen der Ränder der Vertiefung in das weiche Lot er
folgt. Während des Aufeinanderbringens der Teile
(Kupferzylinder mit Lotronde/Chip/Kupferzylinder mit
Lotronde) und der anschließenden Lötung in einem
Durchlaufofen werden die genannten Teile in einem
Magazin (Bohrung eines Haltekörpers) gehalten. Dies
ist deshalb notwendig, weil die Teile während des be
schriebenen Produktionsablaufs auf Fließbändern
transportiert werden. Um hohe Produktionsraten zur
erreichen, werden die Fließbänder mit hohen Beschleu
nigungen zwischen den Verarbeitungsstationen verfah
ren. Ohne Magazin entstünden Versatze zwischen den
einzelnen Teilen.
Insbesondere bei den vorstehend genannten Lei
stungshalbleiterbauelementen (zum Beispiel einer Lei
stungsdiode) werden großflächige Chips (größer
10 mm2) eingesetzt, um die Verlustleistung während des
Betriebs klein zu halten und eine gute Wärmeableitung
zu gewährleisten. Für eine gute Wärmeableitung ist es
erforderlich, dünne Lotschichten zu bilden (die Dicke
der Lotschicht soll zwischen 20 µm und 60 µm liegen).
Wenn nun beim Lotvorgang Lunker (Hohlräume) in der
Lotschicht entstehen, so ist die Wärmeableitung beein
trächtigt, so daß eine möglichst lunkerarme Lötung an
gestrebt wird. Der Aufwand dafür ist erheblich. Die
Chipoberflächen werden mit besonders oxidationsresi
stenten Metallschichten abgedeckt (Gold, Silber). Die
Anschlußteile (zum Beispiel die genannten, zylindrischen
Kupferteile) werden speziell gereinigt. Die Montage er
folgt in schmutzfreier Umgebung. Die Lötung wird in
sogenannten Muffelöfen unter reduzierender Reinstga
satmosphäre (H2 oder N2/H2) durchgeführt.
Trotz dieses Aufwands werden Lunker in den Lot
schichten beobachtet. Diese werden durch Luftein
schluß zwischen Lotformteil und zugehörigem An
schlußstück verursacht. Eine Quelle für diesen Luftein
schluß ist die Befestigung des Lotformteils auf dem An
schlußstück (Bauteil). Diese Fixierung des Lotformteils
ist jedoch vor dem Löten notwendig, um den bereits
erwähnten Versatz zwischen dem Anschlußstück, dem
Chip und/oder dem Lotformteil zu verhindern. Die vor
stehend erläuterte Verwendung von Magazinen zur
Ausrichtung der Bauteile relativ zueinander ist nicht
ausreichend, da das Lotformteil aufgrund seiner Klein
heit von dem Magazin nicht geführt (ausgerichtet) wird.
Da einerseits dünne Lotschichten erzeugt werden sol
len, andererseits aber durch die leichte Verformbarkeit
der Weichlote bedingt, die Lotformteile mit geringer
Dicke nicht mehr automatisch verarbeitet werden kön
nen, ist es erforderlich, die Dicke eines unverlöteten
Lotformteils größer auszubilden, als die Dicke der sich
später bildenden Lotschicht. Daher ist die Größe/der
Durchmesser dieses Lotformteils im unverlöteten Zu
stand kleiner als die Größe/Durchmesser der miteinan
der zu verlötenden Bauteile. Zur Ausrichtung der Bau
teile relativ zueinander entspricht die Abmessung der
Bohrung des Magazins dem Durchmesser der Bauteile.
Das Lotformteil hat aus vorstehend genannten Gründen
einen geringeren Durchmesser, so daß es von der Boh
rungswand nicht ausgerichtet werden kann. Es ist daher
durch das beschriebene Fügen vor dem Verlöten erfor
derlich, das Lotformteil an einem Bauteil festzulegen,
um ein seitliches Verrutschen zu verhindern. Tritt ein
seitliches Verrutschen auf, so würde das zu keilförmi
gen, qualitativ schlechten Lotschichten zwischen den
Bauteilen führen. Durch den Fügevorgang werden die
Lotformteile zentrisch auf den Lötflächen der An
schlußstücke fixiert.
Aus der US-PS 38 60 949 ist es bekannt, parallel ne
beneinanderliegende, geradlinige Kerben auf Lötflä
chen von Bauelementen auszubilden. Dies dient der
Verbesserung der Lötung; solche Kerben aber gleich
zeitig zur Anheftung von Lotformteilen zu verwenden,
geht aus der genannten Literaturstelle nicht hervor.
Das Abstract zur JP 60-15066 A1 (D2) beschreibt das
Verbinden eines zylinderförmigen Bauteils mit einem Loch
einer vorgegebenen Grundfläche (vgl. Figur).
Bisher wurde zum Anheften des Lotformteils an dem
Bauteil eine zentrische Bohrung (Vertiefung) ausgebil
det, so daß bei dem Fügevorgang die Bohrungsränder in
das weiche Lotformteil eindringen können. Es hat sich
dabei gezeigt, daß die Gefahr von sich bildenden, gro
ßen Lunkern erheblich ist.
Das erfindungsgemäße Verfahren mit den im Haupt
anspruch genannten Merkmalen hat demgegenüber den
Vorteil, daß eine sichere Fixierung zwischen Bauteil und
Lotformteil gewährleistet ist und nach dem Lötvorgang
die Gefahr sich bildender Lunker außerordentlich nied
rig ist. Die Lunkerbildung läßt sich nicht vollständig
vermeiden; sie ist jedoch reduziert und führt überdies
nur zu sehr kleinen Lunkern, die im wesentlichen unbe
achtlich sind. Um dies zu erzielen, wird die Vertiefung
als in einem geschlossenen Pfad verlaufende, insbeson
dere kreisförmige Kerbe mit dreieckigem Querschnitt ausgebildet. Die Kerbe kann
also auf einen Kreisring, einem Ovalring oder auf einem
Ring mit unregelmäßigem, jedoch geschlossenem Ver
lauf liegen. Bevorzugt ist die Ausbildung als kreisförmi
ge Kerbe.
Nach einer besonderen Ausführungsform werden
mehrere Kerben konzentrisch zueinander liegend aus
gebildet. Dies ist besonders vorteilhaft, wenn auch die
Bauteile (zum Beispiel Anschlußstück und Halbleiter
chip) rotationssymmetrisch ausgebildet sind. Die auf
konzentrischen Ringen liegenden Kerben sind beson
ders gut zum Anheften eines scheibenförmigen Lot
formteils geeignet. Insbesondere ist es möglich, in run
der Form hergestellte Lotformteile einzusetzen. Beim
Prägen runder oder kreisscheibenförmiger Lotformteile
bleibt aufgrund der kreisförmigen Kerbe beziehungs
weise der konzentrischen Kerben die Rotationssymme
trie erhalten. Vorzugsweise weisen die Lötflächen auf
den Anschlußstücken immer eine leichte, konvexe Wöl
bung auf, die ihren höchsten Punkt im Zentrum der
Flächen aufweisen. Hierdurch werden Zentrallunker
vermieden. Die in sich geschlossenen Rillen unterstüt
zen ferner das symmetrische, gleichmäßige "Auslaufen"
des Lotformteils nach außen, so daß der gesamte Chip
beim Lötprozeß erfaßt wird. Durch die beschriebene,
radialsymmetrische Anordnung ist eine homogene Ver
teilung des Lots unter dem Chip gewährleistet. Diese
gleichmäßige Verteilung wird durch die konzentrischen
Kerben (Kreisrillen) gefördert. Ferner wird durch das
erfindungsgemäße Verfahren das Lotformteil zentrisch
an der Lötfläche angeheftet. Dadurch werden Schrägla
gen der Bauteile relativ zueinander vermieden. Ferner
erfolgt durch die rotationssymmetrische Ausbildung der
Kerben ein gleichmäßiger Dehnungsausgleich bei Tem
peraturwechselbeanspruchungen, das heißt, auch dann
bleibt die Rotationssymmetrie erhalten.
Die Tiefe der Kerbe liegt zwischen 10 und 60 µm,
insbesondere bei ca. 30 µm.
Der Durchmesser der kreisförmigen Kerbe beträgt
vorzugsweise 0,5 bis 1,5 mm, insbesondere 0,9 mm. Die
ses Maß gilt für die am weitesten innen liegende, kreis
förmige Kerbe (Kerbenmitte-Kerbenmitte). Sind weite
re, konzentrisch dazu liegende Kerben vorgesehen, so
weisen diese einen radialen Abstand (Kerbenmitte-Ker
benmitte) von vorzugsweise 0,2 bis 0,6 mm, insbesonde
re ca. 0,4 mm, voneinander auf.
Die Zeichnungen veranschaulichen die Erfindung an
hand eines Ausführungsbeispiels, und zwar zeigt:
Fig. 1 zwei Anschlußstücke mit dazwischen liegenden
Lotformteilen und einem Halbleiterchip,
Fig. 2 die Anordnung der Fig. 1 innerhalb eines Aus
richtmagazins,
Fig. 3 einen Querschnitt durch einen Abschnitt eines
Anschlußstücks und
Fig. 4 eine Draufsicht gemäß der Darstellung der
Fig. 3.
Die Fig. 1 zeigt Einzelteile einer Leistungsdiode. Es
sei hier jedoch erwähnt, daß die Erfindung sich nicht auf
das Zusammenlöten der Einzelteile einer Leistungsdio
de beschränkt, sondern daß beliebige Bauteile miteinan
der verlötet werden können.
Zwischen zwei vernickelten, zylindrischen Anschluß
stücken 1 und 2 ist ein Halbleiterchip 3, insbesondere
Siliziumchip, anzuordnen. Das Siliziumchip kann einen
quadratischen Querschnitt mit einer Kantenlänge von
zum Beispiel 4,5 mm aufweisen. Um nun die Anschluß
stücke 1 und 2 mit dem Halbleiterchip 3 verlöten zu
können, werden Lotformteile 4 und 5 jeweils zwischen
den Anschlußteilen 1 beziehungsweise 2 und dem Halb
leiterchip 3 angeordnet. Die Lotformteile 4 und 5 sind
vorzugsweise als kreisscheibenförmige Lotronden 6 be
ziehungsweise 7 ausgebildet. Die beiden Lotronden 6
und 7 weisen einen Durchmesser von 1,7 mm und eine
Dicke von 0,6 mm auf.
Die jeweils den Lotronden 6 und 7 zugewandten Sei
ten 8 und 9 der beiden Anschlußstücke sind mit mehre
ren, konzentrisch zueinander liegenden Kerben 10 ver
sehen. Dies geht aus den Fig. 3 und 4 hervor, die ledig
lich einen Abschnitt des Anschlußstückes 2 zeigen. Das
Anschlußstück 1 ist entsprechend aufgebaut, so daß dar
auf hier nicht näher eingegangen zu werden braucht.
Jede Kerbe 10 verläuft in einem geschlossenen Pfad
11. Dieser Pfad 11 ist vorzugsweise kreisförmig ausge
bildet (vergleiche Fig. 4). Die Kerben 10 sind vorzugs
weise in die Oberfläche der Anschlußstücke 1 und 2
eingeprägt. Diese Einprägung kann während der For
mung des Teils in demselben Werkzeug erfolgen oder
nach der Formung mit einem separaten Prägestempel
erzeugt werden.
Gemäß Fig. 3 beträgt die Tiefe d der Kerben 30 µm.
Der Durchmesser der durchmesserkleinsten, kreisförmi
gen Kerbe 10 beträgt a = 0,9 mm. Der radiale Abstand
benachbarter, konzentrischer Kerben 10 weist die Grö
ße b = 0,4 mm auf. Vorzugsweise ist jedes Anschluß
stück 1 und 2 mit 6 konzentrischen Kerben 10 verse
hen.
Für die Lotronden 6 und 7 wird ein Lot mit einer
Zusammensetzung von 96 Gew.-% Blei und 4 Gew.-%
Zinn mit einem Reinheitsgrad von 99,99% eingesetzt.
Die Lotronden 6 und 7 werden zentrisch auf die Flächen
8 beziehungsweise 9 der Anschlußteile 1 beziehungs
weise 2 positioniert und angepreßt. Dabei erweist sich
ein Anpreßdruck von 50 kN/cm2 als optimal. Durch die
sen Fügevorgang drücken sich die Kanten der Kerben
10 in das weiche Lot ein, so daß die Lotronden 6 und 7
zur Vermeidung eines seitlichen Verrutschens fixiert
werden.
Gemäß Fig. 2 sind die Teile in die Bohrung 12 eines
Magazins 13 eingesetzt. Und zwar liegt zu unterst das
Anschlußstück 2, auf dem die Lotronde 7 fixiert ist. Dar
auf ist dann der Halbleiterchip 3 angeordnet. Der obere
Abschluß wird von dem Anschlußstück 1 gebildet, an
dem die Lotronde 6 fixiert ist. Der Durchmesser der
Bohrung 12 ist derart gewählt, daß er den Außendurch
messern der Anschlußstücke 1 und 2 und den Eckpunk
ten des geradlinigen Halbleiterchips entspricht.
Die Lotronden 6 und 7 haben kleinere Durchmesser,
als die Anschlußstücke 1 und 2, so daß sie von der Wan
dung der Bohrung 12 nicht ausgerichtet werden können.
Da sie jedoch aufgrund des Anpressens an die Kerben
10 der Anschlußstücke 1 und 2 seitlich fixiert sind, blei
ben sie auch bei Erschütterungen usw. des nachfolgen
den Fertigungsprozesses in ihrer Position.
Zur Durchführung des Lötvorgangs wird das Maga
zin 13 in einen Durchlaufmuffelofen verbracht. Dort
herrscht vorzugsweise eine Temperatur von 380°C
+/-5°C und eine Formiergasatmosphäre von 88 Vol.-%
N2/12 Vol.-% H2.
Durch die Wärme des Durchlaufmuffelofens schmel
zen die Lotformteile auf, wobei die kreisförmigen Ker
ben 10 das rotationssymmetrisch gleichmäßige "Auslau
fen" des Lots sicherstellen. Verlassen die Bauteile (An
schlußteil 1, Halbleiterchip 3 und Anschlußstück 2) den
Durchlaufmuffelofen, so sind sie miteinander verlötet,
wobei - wenn überhaupt - nur sehr wenige und auch
nur kleine Lunker in der Lotzone auftreten, wobei die
Größe der Lunker durch den Abstand der Kerben 10
begrenzt wird.
Die Anwendung des erfindungsgemäßen Verfahrens
führt zu einer deutlichen Verringerung der Temperatur
belastung der Leistungsdioden bei Impulsdauerlaufbe
lastungen. Ebenso verlangsamt sich der Anstieg des
Wärmewiderstandes bei Temperaturwechselbelastun
gen des Bauteils (verbesserte und dauerhaftere Wärme
ankopplung des Halbleiterchips 3 an die Anschlußstüc
ke 1 und 2 (Wärmesenken)).
Claims (9)
1. Verfahren zum Zusammenlöten eines Halbleiterbauteils mit
einem insbesondere elektrischen Bauteil, wobei zwischen
dem Halbleiterbauteil und dem Bauteil ein Lotformteil
angeordnet wird und in einem weiteren Schritt ein
Lötvorgang, bevorzugt in einem Lötofen, erfolgt, dadurch
gekennzeichnet, daß vor dem Lötvorgang das Lotformteil
durch Anpressen an Ränder mindestens einer Vertiefung des
Bauteils zur Vermeidung seitlichen Verrutschens fixiert
wird, wobei die Vertiefung als in einem geschlossenen
Pfad (11) verlaufende, insbesondere kreisförmige Kerbe
(10), die einen dreieckförmigen Querschnitt aufweist,
ausgebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
mehrere Kerben (10) konzentrisch zueinander liegend
ausgebildet werden.
3. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die kreisförmige Kerbe (10)
konzentrisch zum rotationssymmetrischen Bauteil
(Anschlußstück 1, 2) ausgebildet wird.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß als Bauteil ein Anschlußstück
(1, 2) und als Halbleiterbauteil ein Halbleiterchip (3)
verwendet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß das Lotformteil (4, 5) als
scheibenförmige Lotronde (6, 7) ausgebildet ist.
6. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß der Durchmesser der Lotronde (6,
7) kleiner als der Durchmesser des ersten und/oder zweiten
Bauteils (Anschlußstück 1, 2; Halbleiterchip 3) ist.
7. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Tiefe (d) der Kerbe (10) 10
bis 60 µm, insbesondere 30 µm, beträgt.
8. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß der Durchmesser (a) der
kreisförmigen Kerbe (10) 0,5 bis 1,5 mm, insbesondere ca.
0,9 mm, beträgt.
9. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß der radiale Abstand (b) mehrerer
konzentrischer Kerben (10) jeweils 0,2 bis 0,6 mm,
insbesondere ca. 0,4 mm, voneinander beträgt.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4110318A DE4110318C2 (de) | 1991-03-28 | 1991-03-28 | Verfahren zum Zusammenlöten zweier Bauteile |
FR9200211A FR2674465B1 (fr) | 1991-03-28 | 1992-01-10 | Procede pour souder deux pieces, notamment un composant electrique, et/ou une plaquette semi-conducteur. |
US07/842,236 US5234865A (en) | 1991-03-28 | 1992-02-26 | Method of soldering together two components |
JP4070916A JPH05185211A (ja) | 1991-03-28 | 1992-03-27 | 2つの構成部分をはんだ付けする方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4110318A DE4110318C2 (de) | 1991-03-28 | 1991-03-28 | Verfahren zum Zusammenlöten zweier Bauteile |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4110318A1 DE4110318A1 (de) | 1992-10-01 |
DE4110318C2 true DE4110318C2 (de) | 2001-10-11 |
Family
ID=6428474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4110318A Expired - Lifetime DE4110318C2 (de) | 1991-03-28 | 1991-03-28 | Verfahren zum Zusammenlöten zweier Bauteile |
Country Status (4)
Country | Link |
---|---|
US (1) | US5234865A (de) |
JP (1) | JPH05185211A (de) |
DE (1) | DE4110318C2 (de) |
FR (1) | FR2674465B1 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4428875C2 (de) * | 1994-08-08 | 1996-10-24 | Mannesmann Ag | Verfahren zur Herstellung einer hohlen Achse |
DE19735247C2 (de) * | 1997-08-14 | 2001-12-20 | Winkelmann & Pannhoff Gmbh | Verfahren zum Verlöten von Bauteilen und Bauteil zur Durchführung des Verfahrens |
US6090643A (en) * | 1998-08-17 | 2000-07-18 | Teccor Electronics, L.P. | Semiconductor chip-substrate attachment structure |
US6805786B2 (en) | 2002-09-24 | 2004-10-19 | Northrop Grumman Corporation | Precious alloyed metal solder plating process |
JP4483275B2 (ja) | 2003-02-05 | 2010-06-16 | 株式会社デンソー | 積層型圧電素子及びその製造方法 |
FR2936359B1 (fr) * | 2008-09-25 | 2010-10-22 | Commissariat Energie Atomique | Connexion par emboitement de deux inserts soudes. |
DE102009051018A1 (de) * | 2009-10-28 | 2011-05-05 | Zwiesel Kristallglas Ag | Doppelwandiges Glasgefäß und Verfahren zur Herstellung desselben |
JP5480200B2 (ja) | 2011-05-18 | 2014-04-23 | 株式会社ユタカ技研 | 流体伝動装置用羽根車の製造方法 |
CN102856393A (zh) * | 2012-10-08 | 2013-01-02 | 如皋市易达电子有限责任公司 | 一种贴片二极管结构 |
US8984745B2 (en) | 2013-01-24 | 2015-03-24 | Andrew Llc | Soldered connector and cable interconnection method |
CN109321969B (zh) * | 2018-11-13 | 2024-03-12 | 浙江晶鸿精密机械制造有限公司 | 一种应用于单晶炉的底部法兰 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2646995A (en) * | 1948-09-10 | 1953-07-28 | Roland J Thompson | Brazed joint with backing ring |
US3860949A (en) * | 1973-09-12 | 1975-01-14 | Rca Corp | Semiconductor mounting devices made by soldering flat surfaces to each other |
EP0422612A2 (de) * | 1989-10-11 | 1991-04-17 | Showa Aluminum Corporation | Verfahren zum Hartlöten von Metallteilen |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3593412A (en) * | 1969-07-22 | 1971-07-20 | Motorola Inc | Bonding system for semiconductor device |
DE2450172A1 (de) * | 1974-10-22 | 1976-04-29 | Siemens Ag | Halbleiteranordnung |
US4192063A (en) * | 1975-12-10 | 1980-03-11 | Yoshio Sato | Method for manufacturing a base of a semi-conductor device |
DE2556749A1 (de) * | 1975-12-17 | 1977-06-23 | Bbc Brown Boveri & Cie | Leistungshalbleiterbauelement in scheibenzellenbauweise |
US4074420A (en) * | 1976-08-05 | 1978-02-21 | Raychem Corporation | Method and apparatus for the assembly of jacketed electronic devices |
AT362459B (de) * | 1979-07-12 | 1981-05-25 | Plansee Metallwerk | Verfahren zum verbinden einzelner teile einer roentgenanode, insbesondere drehanode |
JPS5832426A (ja) * | 1981-08-20 | 1983-02-25 | Seiko Epson Corp | インナ−リ−ドボンダ−の集積回路チツプ受台 |
JPS59113648A (ja) * | 1982-12-20 | 1984-06-30 | Hitachi Ltd | 樹脂モ−ルド型半導体装置 |
DE3442537A1 (de) * | 1984-11-22 | 1986-05-22 | BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau | Verfahren zum blasenfreien verbinden eines grossflaechigen halbleiter-bauelements mit einem als substrat dienenden bauteil mittels loeten |
IN168174B (de) * | 1986-04-22 | 1991-02-16 | Siemens Ag | |
JPH0647188B2 (ja) * | 1986-10-31 | 1994-06-22 | 日本原子力研究所 | 黒鉛と金属材料との接合材及び接合方法 |
JP2528718B2 (ja) * | 1989-11-30 | 1996-08-28 | いすゞ自動車株式会社 | セラミックスと金属の接合方法 |
-
1991
- 1991-03-28 DE DE4110318A patent/DE4110318C2/de not_active Expired - Lifetime
-
1992
- 1992-01-10 FR FR9200211A patent/FR2674465B1/fr not_active Expired - Lifetime
- 1992-02-26 US US07/842,236 patent/US5234865A/en not_active Expired - Lifetime
- 1992-03-27 JP JP4070916A patent/JPH05185211A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2646995A (en) * | 1948-09-10 | 1953-07-28 | Roland J Thompson | Brazed joint with backing ring |
US3860949A (en) * | 1973-09-12 | 1975-01-14 | Rca Corp | Semiconductor mounting devices made by soldering flat surfaces to each other |
EP0422612A2 (de) * | 1989-10-11 | 1991-04-17 | Showa Aluminum Corporation | Verfahren zum Hartlöten von Metallteilen |
Non-Patent Citations (1)
Title |
---|
Abstr. zu JP-OS 60-15066 * |
Also Published As
Publication number | Publication date |
---|---|
US5234865A (en) | 1993-08-10 |
FR2674465B1 (fr) | 1996-04-19 |
JPH05185211A (ja) | 1993-07-27 |
DE4110318A1 (de) | 1992-10-01 |
FR2674465A1 (fr) | 1992-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69428819T2 (de) | Verbindungsstruktur für elektronische Bauteile, welche Lötperlen mit Metallseelen enthalten | |
DE1170558C2 (de) | Halbleiteranordnung, insbesondere halbleitergleichrichter, und verfahren zu ihrer herstellung | |
DE4110318C2 (de) | Verfahren zum Zusammenlöten zweier Bauteile | |
DE69503260T2 (de) | Verbindungsanordnung einer elektrischen Schaltung | |
DE2733724C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE4321053C2 (de) | Druckkontaktierte Halbleitervorrichtung und Verfahren zur Herstellung einer druckkontaktierten Halbleitervorrichtung | |
DE68918621T2 (de) | Elektrischer Verbinder mit verbesserten Eigenschaften für das Festhalten der Leiter am Verbindergehäuse. | |
DE112011102050B4 (de) | Herstellungsverfahren und Herstellungsvorrichtung für mit Nabe versehenes scheibenförmiges Bauteil | |
EP0632681A2 (de) | Metallbeschichtetes Substrat | |
DE4112286A1 (de) | Verbesserter gleichrichter und verfahren zu seiner herstellung | |
DE2442159A1 (de) | Verfahren zum verbinden von flachseiten miteinander und durch das verfahren hergestellte bauteile | |
EP0149232A2 (de) | Halbleiterbauelement mit einem metallischen Sockel | |
DE10335622A1 (de) | Harzversiegelte Halbleiterbaugruppe | |
EP1685594B1 (de) | Einpressdiode | |
DE10205698A1 (de) | Leuchtdiode und Verfahren zur Herstellung Derselben | |
DE3438435C2 (de) | Gehäuse aus Metall und Kunststoff für eine Halbleiter-Vorrichtung, das zur Befestigung an einem nicht genau ebenen Wärmeableiter geeignet ist, sowie Verfahren zu dessen Herstellung | |
EP0198408B1 (de) | Werkzeug zur Herstellung eines elektrischen Kontaktstiftes für gedruckte Schaltungsplatten | |
DE10029025A1 (de) | IC-Sockel | |
DE60315469T2 (de) | Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung | |
EP1309998B1 (de) | Verfahren zur elektrischen verbindung eines halbleiterbauelements mit einer elektrischen baugruppe | |
DE4442295A1 (de) | Halbleitervorrichtung in Druckverbindungsausführung und Verfahren zu deren Herstellung | |
DE2330161A1 (de) | Verbesserte schaltkreise und verfahren zu deren herstellung | |
DE69400980T2 (de) | Elektrische Anschlussvorrichtung und zugehöriges Herstellungsverfahren | |
DE2529789C3 (de) | Verfahren zur Herstellung eines Sockels aus Metall für ein Halbleiterbauelementgehäuse | |
DE3801352C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |