JPS588306A - プログラム分散・並列実行式プログラマブル・ロジツク・コントロ−ラシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、プログラム分散・並列実行式のプログラマ
プル・ロジックΦコントローラシステムに関する。

プログラマブル・ロジック・コントローラ（以下ＰＬＯ
という）を使用してシーケン支制−を行なう場合、応答
速度等ＰＬＯの能力から、取扱える入力点数および出力
点数は、一定量以下にＩＩＩＩｌされることは周知の通
りである。

他方、一般のシーケンス制御システムの中には、通常Ｐ
ＬＯが備える量の入出力点数よりも多くの入出力点数を
必要とするものも、ときには存在する。このような大規
模なシステムに対しては、まず第１にはＰＬＯ自体の能
力の高い大型ＰＬＯを用意することが考えられる。とこ
ろが、大型ＰＬＣは一般に市場性がなく、故に量産効果
が発揮されず、システムコストが上がってしまう。

更にこのように一台のＰＬＯによって大量の入出力点数
を取り扱おうとすると、そのＰＬＯが故障した場合には
全ての制御が同時に不能となってしまい、危険を分散さ
せる上にも好ましくないと言う問題がある。

第２の方策としては、中型乃至は小型のＰＬＯを複数台
並列に動作させ、全体として大規模なシステムを制御す
ることが考えられ、実施されている。

ところが、複数台のＰＬＯを並列動作させる従来のもの
にあっては、各ＰＬＣを関連づける。べく、あるコント
ローラの特定入出力の状態を、他のコントローラに伝え
る場合には、上記あるコントローラはそのプログラムに
より、上記特定入出力の状態を自己の外部出力端子に印
加し、他方上記他のコントローラは、上記外部出力端子
とワイヤ結締されている自己の外部出力端子より該当信
号を取り込む構成を採用している。すなわち、本来外部
機器の制御用に設けられる外部入力および出り端子を、
入出力データの授受用に流用しているのである。

従うて、互いの「関連付Ｊのために相当数の外部入出力
端子を使ってしまい、実際に使用できる外部入出力端子
が少くなり、コントローラの台数を増加する割には、シ
ステム規模の拡張性が向上しない。また、複雑な「関連
付」を行・なうと、上記入出力量の配線が複雑となり、
配線チェック等が非常に面倒な作業となる他、「関連付
」の変更も容易ではない。

そこで、本出願人は、先に上述した特定入出力の状態を
他のコントローラに伝える手段として、専用のデータλ
′出力バスライン（以下これをリンクバスと言う）を用
い、かつ各ＰＬＣには、前記リンクバスに対する接続手
段な−えた新規なＰＬＯを提案している。このＰＬＯに
よれば、他のＰＬＯに対して入出力データを転送するに
際して、外部入出力端子を使用することが不要となり、
システムの拡張性が一段と向上する。

本発明の基本的な目的とするところは、上述したリンク
バスを備えるＰＬＯに於けるプログラム実行速度を増加
させ、かつ所謂レーシングの同層を解決することにある
。すなわち、この種のリンクバスを備えたＰＬＯにおけ
る最大の利点は、自機の入出カメモリの内容ばかりでな
く、他機の入出カメモリの内容をも参照して、ニーザブ
Ｏグラ５− ムを実行させることができると言う点にある。具体的に
は、自機と他機との闇において、互いの入出力データを
参照してインターロック回路を構成することができると
うことである。

しかしながら、このように自機とｆＩｉ機との間におい
て、インターロック回路を構成した場合においては、ユ
ーザプログラムの中に他機の入出カメモリの内容を参照
すべき命令が存在するたびに、リンクバスを介して他機
の入出カメモリをアクセスする必要が生ずる。従って、
ユーザプログラムの中に、他機の入出カメモリの内容を
参照すべき命令の数が増加すると、自機の入出カメモリ
の内容だけを参照してプログラムを実行する場合に比べ
て、他機の入出カメモリをアクセスするための遅延時−
等のために、大幅な処理時−の増大を招くという間両が
ある。

そこで、本出願人は先に、各ＰＬＣめ入出カメモリの容
量を増大させ、自機の入出力回路に対応する容量に加え
て、他機の入出力回路に対応する容量までをも備え、ユ
ーザプログラムの実行に先６− だって、他機の入出カメモリの内容を自機の入出カメモ
リの他機用の記憶エリアに取り込み、これによりユーザ
プログラムの実行に際して、他機の入出力データを参照
すべき命令が呼び出されるたびに、その都度他機の入出
カメモリをアクセスすることを不要とし、プログラム処
理速度を高速化したＰＬＯを提供している。

このＰＬＯによれば、ユーザプログラムの中に、他機の
入出カメモリを参照すべき命令が存在するたびに、その
都度他機の入出カメモリをアクセスする必要はなくなる
が、その反面、−命令実行サイクル内においては、各機
器の入出カメモリの内容はそれぞれ独立に変化するため
、例えば自機の出力リレーの補助接点を、他機の出力リ
レーの通電路に直列介挿し、かつ他機の出力リレーの８
接点を、前記自機の出力リレーの通電路に直列介挿して
、前記真出力リレーが必ず交互にオンまたはオフするよ
うなインターロック回路を構成したよ゛うな場合におい
ては、自機の出力リレーが動作しその８接点がオフして
も、その状態は一命令実行サイクルが終了しないと、他
機の入出カメモリに伝わらないため、本来交互にオンオ
フすべき各出力リレーは、同時にオンまたはオフしてし
まうという所謂レーシングの問題が生ずる。すなわち、
自機の入出カメモリ内に、自機の入出力回路に対応する
自機工・リアに加えて、他機の入出力回路に対応する他
−エリアを備え、各ユーザプログラムの実行サイクルに
先だって、他機の入出カメモリの内容を全て自機の入出
カメモリ内の他機エリアに取り込むことによって、ユー
ザプログラムの実行中に、他・機の入出カメモリを参照
すべき命令が読出されるたびに、その都度他機の入出カ
メモリをアクセスすることを不要とした御隙で、他機の
入出カメモリをアクセスする遅延時間に起因するプログ
ラム実行速度の遅れは解消できるが、その反面、命令実
行中に他機の入出カメモリを参照すべき命令が読出され
るたびにその都度他機の入出カメモリをアクセスすれば
問題とならなかった欠点、つまり他機の入出カメモリ内
の変化が少くとも一命令実行すイクル遅れて、自機の入
出カメモリの他機エリアに伝わり、これが原因でレーシ
ングが発生するという四重が生ずる。

この発明は、上記のｗｇｉを解決するためになされたも
めで、その目的とするところはこの種の複数台のＰＬＯ
により構成されるＰＬＯシステムにおいて、各ＰＬＯ間
において入出力データを転送するために、外部入出力端
子を使用することを不要とし、これによりシステムの拡
張性を向上させ、また自機のユーザプログラム実行中に
他機の入出カメモリを参照すべき命令が読出されるたび
に、その都度他機の入出カメモリをアクセスすることを
不要として、ユーザプログラム実行時間を短縮゛化し、
更に複数台のＰＬＯ閤において、インターロック回路を
構成すべきプログラムを使用した場合においても、レー
シングの発生を防止することにある。

すなわち、この発明に係わるプログラム分散・並列実行
式プログラマブル・ロジック・コントローラシステムは
リンクバスを介して、互いに入出カメモリの釣書を交換
可能に接続された複数機の９− ＰＬＯで構成されるＰＬＯシステムであって：各ＰＬＣ
には、ユーザプログラムが格納されるユーザプログラム
メモリと； 外部入力信号が与えられる入力回路と：外部出力信号を
送出する出力回路と： 自機の入出力回路に対応する自機エリアに加えて、他機
の入出力回路に対応する他機エリアとを備えた入出カメ
モリとニ ユーザプログラムの実行に先だって、他機と同□期して
、自機の入力回路からの入力データを、自機の入出カメ
モリの自−用入力エリアに書込むとともに、この入力デ
ータを他機へと転送し、かつ他機から転送されてくる各
他機の入力回路からの入力データを、自機の入出カメモ
リの他機用エリアに書込む入力更新手段と： 他機と同期して、自機の入出カメモリの入出力データを
参照して、自機のユーザプログラムを実行し、その実行
結果で自機の入出カメモリの内容を書替えるとともに、
このとき書替えられた自機入出カメモリの他機用出力回
路の出力データを、１０− 各対応する他機へとそれ量れ転送し、かつ各他機から転
送されてくる自機用出力回路の出力データとを、自機の
入出カメモリの自機用出力エリアに書込む命令実行手段
と； 他機と同期して、自機の入出カメモリの自−月出力エリ
アの出力データを、自機の出力回路へと転送する出力更
新手段と： を設けたことを特徴とするものである。

以下に、この発明の好適な一実施例を添付図面に従って
詳細に説明する。

・第１図は、本発明システムの電気的な構成を示すブロ
ック図である。同図に示す如く、本発明システムは、複
数台のＰＬＯをリンクバス１およびリンクバスインター
ごエイス２を介して接続し、このリンクバス１を介して
、入出力データを互いに交換できるようにしたものであ
る。

各ＰＬＣは、ユーザプログラムが格納されるユーザプロ
グラムメモリ３と、外部入力信号が与えられる入力回路
４と外部出力信号を送出する出力口１ｆ５と、上記入出
力回路４．５の容量より充分大きな容量を有する入出カ
メモリ６と、上記ユーザプログラムメモリ３の命令を順
次高速に実行し、上記入出カメモリ６のデータに基づい
て論理演算を行なうとともに、その演算結果を上記入出
カメモリ６に書込む命令実行手段と、上記入力回路４の
入力データを上記入出カメモリ６の所定エリアに書込む
とともに、上記入出カメモリ６の所定エリアの出力デー
タを上記出力回路５に伝達する入出力更新手段とから構
成されている。そして、上記命令実行手段および入出力
更新手段は、マイクロプロセッサ及びＲＯＭを中心とし
て構成されたＣＰＵ７によって構成されている。スイッ
チインターフェイス８を介して、ＣＰＵ７に接続された
機番設定スイッチ９は、後述する如く各ＰＬＣを何号機
として使用するかを設定するためのものである。ワーキ
ングメモリ１０内には、第２図に示す如く、自号機レジ
スタおよび他機状態レジスタが設けられており、前記機
番設定スイッチ９から入力される機番設定信号は、それ
ぞれ各自号機レジ？夕内に記憶される。なお、この自号
機レジスタおよび他機状態レジスタに各データが記憶さ
れる過程については後述する。

入出カメモリ（ＩＭ）６内には、第４図に示す如く、自
機の入出力回路に対応する各エリアに加えて、他機の入
出力回路に対応する各エリアがそれぞれ設けられている
。すなわち、第４図に示す如く、＃１号機の入出カメモ
リ内には、自機の入力回路４に対応する入カニリア＃１
１と自機の出□　力回路５に対応する出カニリア＃１１
．１２に加えて、＃２号機の入力回路４に対応する入カ
ニリア＃２１と＃２＠機の出力回路５に対応する出カニ
リア＃２１．＃２２とが設けられている。同様にして、
＃２＠機の入出カメモリ内には、＃２＠機゛の入力回路
４に対応する入カニリア＃２１と＃２号機の出力回路５
に対応する出カニリア＃２１゜＃２２に加えて、＃１号
機の入力回路に対応する入カニリア＃１１と＃１号機の
出力回路に対応する出カニリア＃１１．＃１２とが設け
られている。

そして、＃１号機の入出カメモリ内における＃１１部、
＃１１部及び＃１２部の各内容は、次のよ１３− うに変化−する。

＃１１部；＃１号−の入力口路に対応するエリアであっ
て、＃１号機における入力取込処理時にリフレッシュさ
れる。

＃１１部：＃１号機の出力回路に対応するエリアであっ
て、＃１号機におけるユーザプログラムの実行によって
書替えられ、かつ＃１号機における出力処理時に出力回
路へとリフレッシュされる。

＃１２部；＃１号機の出力回路に対応するエリアであっ
て、＃２号機におけるユーザプログラムの実行によって
書替えられ、かつ＃１号機における出力処理時に出力回
路へとリフレッシュされる。

また、＃２号機の入出カメモリ内における＃２１部、＃
２１部及び＃２２部の各内容は、次のように変化する。

＃２１部：＃２号機の入力回路に対応するエリアであっ
て、＃２号機における入力取込処理時にリフレッシュさ
れる。

＃２１部：＃２１！機の出力回路に対応するエリアであ
って、＃１号機におけるユーザプログラム゛−１４− の実行によって書替えられ、かつ＃２号機における出カ
ー理時に出力回路へとリフレッシュされる。

＃２２部：＃２号機の出力回路に対応するエリアであっ
て、＃２号機におけるユーザプログラムの実行によって
書替えられ、かつ＃２号機における出力処理時に出力回
路へとリフレッシュされる。

次に、第６図は本発明システムの動作を規定するために
、各ＰＬＣのＣＰＵ内に格納されたシステムプログラム
の一部を示すものである。このシステムプログラムを、
第５図のタイミングチャートと対応させながら順次系統
的に説明する。

＃１．＃２号機において、それぞれ電源を投入すると、
第６図のフローチャートにおいて、ステップ（ＩＡ）、
（１Ｂ＞が実行され、それぞれのＰＬＯにおいてはイニ
シャル処理が行なわれる。

このイニシャル処理は、まず最初に第３図に示す如く（
それぞれのＰＬＯの機番設定スオツチから入力されるそ
のＰＬＯの番号を、自号機レジスタに取り込む工程から
始まる。次いで、自己Φ自号機レジスタに取り込まれた
データは、＃１号機の他機状態レジスタへと転送される
。すなわち、＃１号機の他機状態レジスタの最初のエリ
アには、＃１に対応して数値１が格納され、□次のエリ
アには＃２＠機から転送された数値２が転送される。

ついで、これらの他機状態レジスタに記憶された内容は
、＃２号機の他機状態レジスタへと転送される。この、
結果、イニシャル処理が終了すると、各自号機レジスタ
には当咳ＰＬＣの番号が記憶され、また他機状態レジス
タの内容は＃１号機と＃２号機との間において同一内容
となる。

次いで、以上のイニシャル処理が終了すると、統いてス
テップ（２Ａ）、（２Ｂ）が実行され、＃１号−におい
ては、その時点で入力回路２に供給されている信号デー
タが、入出カメモリの入カニリア＃１１に取り込まれ、
他方＃２号機においては、その時点で入力回路に供Ｍさ
れている信号データは、入出カメモリの入カニリアに＃
２１へＹＥＳとなり、続いてステップ（４Ａ）、＜４８
）が実行されて、＃１＠機の入出カメモリの入カニリア
＃１１の内容は、＃２号機の入出カメモリの入カニリア
＃１１へと転送される。この転送が完了すると、ステッ
プ（５Ａ）、（５Ｂ）の実行結果は共にＹＥＳとなり、
続いてステップ（６Ａ）。

（６Ｂ）が実行されて、＃２号機の入出カメモリの入カ
ニリア＃２１の内容は、＃１＠機の入出カメモリの入カ
ニリア＃２Ｉへと転送される。これにより、両入出カメ
モリの入カニリアの内容は同一となる。

そして、この転送が完了すると、同様にしてステップ（
７Ａ）、（７Ｂ）の実行結果は共にＹＥＳとなり、映い
てステップ（８Ａ）、（８Ｂ）が実行されて、第５図に
示す如く＃１号機と＃２号機とは同時にユーザプログラ
ムの実行を開始する。

次いで、＃１号機および＃２号機の双方に於けるユーザ
プログラムの実行が完了すると、ステップ（９Ａ）、（
９Ｂ）の実行結果は共にＹＥＳとなり、上記のユーザプ
ログラムの実行により書換えられた入出力データの転送
が行なわれる。すな１７− わち、＃１号機の入出カメモリの出カニリア＃１１の内
容は、＃２号機の入出カメモリの出カニリア＃１１へと
転送され、また＃１１！機の出カニリア＃２１の内容は
、＃２号機の出カニリア＃２１へと転送される。また、
＃２＠機の出カニリア＃１２の内容は、＃１号機の出カ
ニリア＃１２へと転送され、更に＃２号機の出カニリア
＃２２の内容は、＃１号機の出カニリフ＃２２へと転送
される。以上の動作は、＃１号機においてはステップ（
１１Ａ）〜（１３Ａ＞により行なわれ、また＃２号機に
おいては、ステップ（１１Ｂ）〜（１３Ｂ）により行な
われる。

すなわち、この交換処理によって＃１号機のユーザプロ
グラム実行により書替えられた＃２号械の出力回路用デ
ータエリア＃２１の内容は、＃２号機へと伝達され、か
つ＃２号機のユーザプログラム実行により書替えられた
＃１号機の出力回路用データエリア＃１２の内容は、＃
１号機へと伝達されるのである。

更（、これとｒ！ＲＩＩに＃１号機の出力回路に対応１
８− し、かつ＃１号機のユーザプログラム実行により書替□
えられたデータエリア＃１１の内容も＃２号機へと転送
され、同時に＃２号機の出力回路に対応し、かつ＃２号
機のユーザプログラム★行により書替えられたデータエ
リア＃２２の内容も＃１号機へと転送されるから、次の
実行エリアにおいては、＃１．＃２号機においては、常
に最新の出力データに基づいて、各ユーザプログラムの
実行をすることができる。

次いで、以上の出力データの交換が終了すると、ステッ
プ（１４Ａ＞、（１４Ｂ）の実行結果は共にＹＥＳとな
り、＃１％機おいては、自機の出力データが記憶されて
いる出カニリア＃１１．　＃１２の内容が出力回路へと
転送され、他方＃２号機においては、同様に自機の出力
データが記録されている出カニリア＃２１．＃２２の内
容が出力回路へと転送されるのである。

かくして、この実施例に示されるＰＬＯシステムにおい
ては、各号機においてユーザプログラムを実行するに先
だって、それぞれ他機の入力データを自機へと取り込み
、互いに同一の入力データに基づいてユーザプログラム
を実行し、更にユーザプログラムの実行が完了した後に
おいては、その実行結果で変更した各他機用の出力デー
タを互いに交換してから、それぞれ出力回路へと転送す
るようにしているため、＃１号機と＃２号機との閤にお
いて、インターロック回路を構成する如きユーザプログ
ラムを作成した場合においても、レーシングが発生する
ことを確実に防止することができる。

なお、以上の実施例においては、本発明システムとして
、２台のＰＬＯにより構成した場合を示したが、本発明
システムに使用されるＰＬＯの台数は２台に限定されな
いことは勿論であり、任意の複数の台数により構成する
ことができる。更に、自機と他機との間において、それ
ぞれ入出力デー□りを交換する手段としては前記実施例
に限定されることはなく、ＤＭＡ方式あるいはハンドシ
ェイク方式等にのような様々な伝送方式を採用し得るこ
とは勿論である。

以上の実施例の説明でも明らかなように、この発明に係
わるＰＬＯシステムは、リンクバスを介して、互いに入
出カメモリの内容を交換可能に接続された複数機のＰＬ
Ｏで構成されるＰＬＯシステムであって： 各ＰＬＣには、ユーザプログラムが格納されるユーザプ
ログラムメモリと： 外部入力信号が与えられる入力回路と：外部出力信号を
送出する出ｈ＠路と： 自機の入出力回路に対応する自機エリアに加えて、他機
の入出力回路に対応する他機エリアとを備えた入出カメ
モリと； ユーザプログラムの実行に先だって、他−と同期して、
自機の入力回路からの入力データを、自機の入出カメモ
リの自機用人カニリアに書込むとともに、この入力デー
タを他機へと転送し、かつ他機から転送されてくる各他
機の入力回路からの入力データを、自機の入出カメモリ
の他機用エリアに書込む入力更新手段と： 他機と同期して、自機の入出カメモリの入出力２１− データを参照して、自機のニーツノ１．．ｌ／　、−１
゜行し、その実行結果で１−の入出カメモリの内容を書
替えるとともに、このとき書替えられた自機入出カメモ
リの他機用出力回路の出力データを、各対応する他機へ
とそれぞれ転送し、かつ各他機から転送されてくる自機
用出力回路の出力データとを、自機の入出カメモリの自
機用比カニリアに書込む命令実行手段と： 他機と同期して、自機の入出カメモリの自機用比カニリ
アの出力データを、自機の出力回路へと転送する出力更
新手段と： を設けたことを特徴とするものであるから、従来のこの
種ＰＬＯシステムのように、自機と他機との間において
入出力データを更新するために、外部入出力端子を使用
することが不要となりとともに、自機のユーザプログラ
ム実行中に、他機のユーザメモリを参照すべき命令が読
出されたとしてもその都度他機の入出カメモリを参照す
ることが不要となり、この種ユーザプログラムの実行時
間を短縮させることができ、更に複数号機に渡って２２
− インターロック回路を構成する如きユーザプログラムを
作成した場合においても、レーシングが発生することを
確実に防止することができ、この種ＰＬＣシステムの信
領性、機能性を著しく向上させることができる。

【図面の簡単な説明】 第１図は、この発明に係わるＰＬＯシステムの電気的な
構成を示すブロック図、第２図は、ワーキングメモリ内
に設けられる自号機レジスタおよび他機状態レジスタの
構成を示す図、第３図は、イニシャル処理の過程におい
て、自号機レジスタ明システムの動作を構成するために
各ＰＬＣのＣＰＬＪ内に記憶されるシステムプログラム
の構成を示すフローチャートである。 １・・・・・・リンクバス ２・・・・・・リンクバスインターフェイス３・・・・
・・ユーザプログラムメモリ４・・・・・・入力回路 ５・・・・・・出力回路 ６・・・・・・入出カメモリ ７・・・・・・ＣＰＵ ８・・・・・・スイッチインターフェイス９・・・・・
・機番設定スイッチ １０・・・・・・ワーキングメモリ 特許出願人 立石電機株式会社

Claims (1)

【特許請求の範囲】
1. （１）　リンクバスを介して、互いに入出カメモリの内
   容を交換可能に接続された複数機のＰＬＯで構成される
   ＰＬＯシステムであって：各ＰＬＣには、ユーザプログ
   ラムが格納されるユーザプログラムメモリと： 外部入力信号が与えられる入力回路と：外部出力信号を
   送出する出力１路と： 自機の入出力回路に対応する自機エリアに加えて、他機
   の入出力回路に対応する他機エリアとを備えた入出カメ
   モリとニ ユーザプログラムの実行に先だって、他機と同期して、
   自機の入力口路からの入力データを、自機の入出カメモ
   リの自機出入カニリアに書込むとともに、この入力デー
   タを他機へと転送し、かつ他機から転送されてくる各他
   機の入力回路からの入力データを、自機の入出カメモリ
   の他機用エリアに書込む入力更新手段と： 他機と同期して、自機の入出カメモリの入出力データを
   参照して、自機のユーザプログラムを実行し、その実行
   結果で自機の入出カメモリの内容を書替えるとともに、
   このとき書替えられた自機入出カメモリの他機用出力回
   路の出力データを、各対応する他機へとそれぞれ転送し
   、かつ各他機から転送されてくる自機用出力回路の出力
   データとを、自−の入出カメモリの自機用比カニリアに
   書込む命令実行手段と： 他機と同期して、自機の入出カメモリの自機用比がエリ
   アの出力データを、自機の出力回路へと転送する出力更
   新手段と： を設けたことを特徴とするプログラム分散・並列実行式
   プログラマブル・ロジック・コントローラシステム。