JPS588307A - プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム - Google Patents

プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム

Info

Publication number
JPS588307A
JPS588307A JP56106011A JP10601181A JPS588307A JP S588307 A JPS588307 A JP S588307A JP 56106011 A JP56106011 A JP 56106011A JP 10601181 A JP10601181 A JP 10601181A JP S588307 A JPS588307 A JP S588307A
Authority
JP
Japan
Prior art keywords
machine
input
output
memory
plc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56106011A
Other languages
English (en)
Other versions
JPH0139123B2 (ja
Inventor
Akihiro Yamada
明弘 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP56106011A priority Critical patent/JPS588307A/ja
Publication of JPS588307A publication Critical patent/JPS588307A/ja
Publication of JPH0139123B2 publication Critical patent/JPH0139123B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1159Image table, memory
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13085Plc controls several machines in sequence

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Advance Control (AREA)
  • Multi Processors (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、プログラム分散・直列実行式のプログラマ
ブル・ロジック・コントローラシステムに関する。
プログラマブル・ロジック・コントローラ(以下PLO
という)を使用してシーケンス制御を行なう場合、応答
速度等PLOの能力から、取扱える入力点数および出力
点数は、一定量以下に制限されることは周知の通りであ
る。
他方、一般のシーケンス@御システムの中には、通常P
LOが備える最の入出力点数よりも多くの入出力電数を
必要とするものも、ときには存在する。このような大層
楔なシステムに対しては、まず第1にはPLC自体の能
力の高い大型PLOを用意することが考えられる。とこ
ろが、大型PLOは一般に市場性がなく、故に量産効果
が発揮されず、システムコストが上がってしまう。
更にこのように一台のPLOによって大量の入出力点数
を取り扱おうとすると、そのPLOが故障した場合には
全ての制御が同時に不能となってしまい、危険を分散さ
せる上にも好ましくないと言う問題がある。
第2の方策としては、中型乃!!替小型のPLOを複数
台並列に動作させ、全体として大規模なシステムを制御
することが考えられ、実施されている。
ところが、複数台のPLOを並列動作させる従来のもの
にあっては、各PLCを関連づけるべく、あるコントロ
ーラの特定入出力の状態を、他のコントローラに伝える
場合には、上記あるコントローラはそのプログラムによ
り、上記特定入出力の状態を自己の外部出力端子に印加
し、他方上記伯のコントローラは、上記外部出力端子と
ワイヤ結線されている自己の外部出力端子より咳当信号
を取り込む構成を援用している。すなわち、本来外部機
器の制御用に設けられる外部入力および出力5一 端子を、入出力データの授受用に流用しているのである
従って、互いの「関連付」のために相当数の外部入出力
端子を使ってしまい、実際に使用できる外部入出力端子
が少くなり、コントローラの台数を増加する割には、シ
ステム規模の拡張性が向上しない、また、複雑なraw
付」を行なうと、上記入出力−の配線が複雑となり、配
線チェック等が非常に面倒な作業となる他、「関連付」
の変更も容易ではない。
そこで、本出願人は、先に上述した特定入出力の状態を
他のコントローラに伝える手段として、専用のデータ入
出力バスライン(以下これをリンクバスと言う)を用い
、かつ各PLCには、前記リンクバスに対する接続手段
を備えた新清なPLOを提案している。このPL、Cに
よれば、他のPLOに対して入出力データを転送するに
際して、外部入出力端子を使用することが不要となり、
システムの拡張性が一段と向上する。
本発明の基本的な目的とするところは、上述し−〇− たリンクバスを備えるPLOに於けるプログラム実行速
度を増加させ、かつ所謂レーシングの同一を解決するこ
とにある。すなわち、この種のリンクバスな備えたPL
Oにおける最大の利点□は、自機の入出カメモリの内容
ばかりでなり、他機の入出カメモリの内容をも*照して
、ユーザプログラムを実行させることができると言う点
にある。具体的には、自機と他機との間において、互い
の入出力データを参照してインターロック回路を構成す
ることができるとうことである。
しかしながら、このように自機と他機との(資)におい
て、インターロック回路を構成した場合においては、ユ
ーザプログラムの中に他機の入出カメモリの内容を参照
すべき命令が存在・するたびに、リンクバスを介して他
機の入出カメモリをアクセスする必要が生ずる。従うて
、ユーザプログラムの中に、他機の入出カメモリの内容
を参照すべき命令の数が増加すると、自機の入出カメモ
リの内容だけを参照してプログラムを実行する場合に比
べて、他−の入出カメモリをアクセスするための遅延時
開等のために、大幅な処理時間の増大を招くという同一
がある。
そこで、水出□願人は先に、各PLCの入出カメモリの
容量を増大させ、自機の入出力回路に対応する容量に加
えて、他機の入出力回路に対応する容量までをも備え、
ユーザプログラムの実行に先だうて、I!IIIIの入
出カメモリの内容を自機の入出カメモリの他機用の記憶
エリアに取り込み、これによりユーザプログラムの実行
に際して、他機の入出力データを参照すべき命令が呼び
出されるたびに、その都度他機の入出カメモリをアクセ
スすることを不要とし、プログラム処理速痘を^連化し
たPLOを提供している。
このPLOによれば、ユーザプログラムの中に、他機の
入出カメモリを参照すべき命令が存在するたびに、その
都度他機の入出カメモリをアクセスする必要はなくなる
が、その反面、−命令実行サイクル内においては、′各
機器の入出カメモリの内容はそれぞれ独立に変化するた
め、例えば自機の出力リレーの補助接点を、他機の出力
リレーの通電路に直列介挿し、かつ他機の出力リレーの
8接点を、前記自機の出力リレーの通−路、に直列介挿
して、前記真出力リレーが必ず交互にオンまたはオフす
るようなインターロック回路を構成したような場合にお
いては、自機の出力リレーが動作しその日接点がオフし
ても、その状態は一命令実行サイクルが終了しないと、
他機の入出カメモリに伝わらないため、本来交互にオン
オフすべき各出力リレーは、同時にオンまたはオフして
しまうとノ いう所謂レーシングの同一が生ずる。すなわち、自機の
入出カメモリ内に、自機の入出力回路に対応する自機エ
リアに加えて、他機の入出力回路に対応する他機エリア
を備え、各ユーザプログラムの実行サイクルに先だって
、他機の入出カメモリの内容を全て自機の入出カメモリ
内の他機エリアに取り込むことによって、ユーザプログ
ラムの実行中に、他機の入出カメモリを参照すべき命令
が読出されるたびに、その都度他機の入出カメ、そりを
アクセスすることを不要としたw隙で、他機の入出カメ
モリをアクセスする遅延時間に起因する9− プログラム実行速度の連れは解消できるが、その反面、
命令実行中に他機の入出カメモリを参照すべき命令が読
出されるたびに゛その都度他機の入出カメモリをアクセ
スすれば同一とならなかった欠点、つまり他機の入出カ
メモリ内の変化が少くとも一命令実行すイクル遅れて、
自機の入出カメモリのamエリアに伝わり、これが原因
でレーシングが発生するという四層が生ずる。
この発明は、上記のtmmを解決するためになされたも
ので、その目的とするところは、複数のPLOを用いて
多くの入出力点数を制御する場合に、各機内で入出力デ
ータの伝送のために、各機器の外部入出力端子を使用す
ることを不要とし、また各PLCがユーザプログラムを
実行している薗に、その都度他−の入出カメモリをアク
セスする必要を不要とし、更に自機と他機との閑におい
て、前述したようなインターロック回路を構成しても、
レーシングが発生しないようにすることにある。
すなわち、このは発明に係わるプログラム分散・直′列
実行式プログラマブル・ロジック・コント10− ローラシステムは、リンクバスを介して、互いに入出カ
メモリの内容を交換可能に接続された複歌様のPLOで
構IRされたるPLCシステムであって: 各PLCには、当該PLCの機番順位を設定するための
機番設定手段と; ユーザプログラムが格納されるユーザプログラムメモリ
と: 外部入力信号が与えられる入力回路と;外部出力信号を
送出する出力回路と; 自機の入出力回路に対応する自機エリアに加えて、他機
の入出力回路に対応する他機エリアを備えた入出カメモ
リと: 前記機番設定手段によって、当IPLCの機番順位が最
上位に設定された場合には、ユーザプログラムの実行に
先だって、fI!機と同期して、自機の入出カメモリの
他機エリアに、各他機から転送されてくる当該他機用の
入出力データを書込み、かつ当該PLCの機番順位が最
上位以外に設定された場合には、ユーザプログラムの実
行に先だりて、他機と同期して、自機の入出カメモリの
自機エリアの入出力データを、最上位に設定されたPL
Oへと転送する入力転送手段と: 機番順位において、1つ上位のPLOから転送されてく
る当該PLCの入出カメモリの全入出力データを、1機
の入出カメモリに書込むとともに、この入出力データを
参照して、自機のユーザプログラムを実行し、その実行
結果で自機の入出カメモリの内容を書替え、更にその書
替えられた入出カメモリの内容を機番順位において1つ
下位のPLOへ転送するプログラム賞行手段と:前記機
番設定手段によって、当該PLCの機番順位が最下位に
設定された場合には、入出カリフレッシュに先だって、
当該PLCのユーザプログラムの実行により書替えられ
た各1!!機用の出カニリアの内容を、それぞれ対応す
る他機のPLOに転送し、かつ前記機番設定手段によっ
て、当該機番順位が最下位以外に設定された場合には、
入出カリフレッシュに先だうて、最下位のPLOから転
送されてくる自機用の出力データを、自機の入出カメモ
リの自機用比カニリアに書込む出力転送手段と; 前記一番設定手段によって、当11iPLCの機番順位
が最下位に設定された場合には、当1[PLCのユーザ
プログラムの実行により書替えられた自機の入出カメモ
リの自機用比カニリアの内容を、自機の出力回路に転送
するとともに、自機の入力回路からの入力データを自機
の入力メモリの自機用人カニリアに書込み、かつ前記機
番設定手段によって、当111PLCの機番順位が最下
位以外に設定された場合には、前記出力転送手段により
書替えられた1llIの入出カメモリの自機用比カニリ
アの内容を、自機の出力回路に転送するとともに、1機
の入力回路からの入力データを自機の入出カメモリの入
カニリアに書込む入出カリフレッシュ手段と: を設けたことを特徴とするものである。
以下に、この発明の好適な一実施例を添付図面に従って
詳細に説明する。
第1図は、この発明に係わるプログラム分散・13− 直列実行式プログラマプル・ロジック・コントローラシ
ステムの電気的な構成を示すブロック図である。同図に
示す如く、このPLOシステムは複数台のPLOを、互
いにリンクバス1.リンクバスインターフェイス10を
介して接続して構成されている。各PLCは、ユーザプ
ログラムが格納されるユーザプログラムメモリ2と、外
部入力信号が伝えられる入力回IF3と、外部出力信号
を送出する出力回路4と、上記入出力回路3.4の容量
よりも充分大きな容量を有する入出カメモリ5と、上記
ユーザプログラムメモリ2の命令を順次高速に実行し、
上記入出カメモリ5のデータに基づいて論理演算を行な
うとともに;その演算結果を上記入出カメモリ5に書込
む命令実行手段と、上記入力口路3の入力データを上記
入出カメモリ5の所定エリアに書込むとともに、上記入
出カメモリ5の所定エリアの出力データを上記出力回路
4に伝達する入出力更新手段とから構成されている。ま
た、上述した命令実行手段および入出力更新手段は、マ
イクロプロセッサおよびROMを主14− 体とするcpueによって構成されている。
スイッチインターフェイス7を介してCPU6に接続さ
′れた機番設定スイッチ8は、後述する如 −く各PL
Oをホストあるいはゲストとして動作させる際に、その
いずれに設定するかあるいは一番順位を設定するために
使用される。ワーキングメモリ9内には、第2図に示す
如く自号機レジスタと他機状態レジスタとが設けられて
いる。これらのレジスタは、後述す6如く各PLCをゲ
ストあるいはホストとして設定する場合に、その設定さ
れた状態を記憶するもので、自号機レジスタには各PL
Cの機番が記憶され、また他機状態レジスタには本シス
テムを構成する全てのPLOの機番順位が記憶される。
入出カメモリ5内には、第3図に示す如く自機の入力回
路3および出力回路4に対応する入出カニリアの他に、
他機の入出力回路にそれぞれ対応する入出カニリアが設
けられている。なお、第2図および第3図に示すものは
、本システムを3台のPLOによって構成した場合であ
り、各入出カメモリ内に示される#1.#2.#3はそ
れぞれ、#1号機、#2号機、#3号機の入出力回路に
それぞれ対応する入出カニリアである。
次に、第4図は本PLOシスーテムの動作を制御するた
めに、各PLCのCPU内のROMに記憶された、シス
テムプログラムの一部を示すものである。また、第5図
は第4図に示すシステムプログラムの実行にともななっ
て、ワーキングメモリ内の各レジスタの内容が変化する
様子および各入出カメモリ内のデータの変化状態を示す
状態遷移図である。
これら第4図および第5図に従って、本PLCシステム
の動作を系統的に説明する。なお、以下の説明において
は、3台のPLOによって本システムが構成されている
ものとする。
本発明に係わるPLOの動作は、イニシャルサイクル、
INサイクル、実行サイクル、OUTサイクルおよびI
10リフレッシュサイクルからなる5つのサイクルによ
って大きく構成され、る。
ホスト機およびゲスト機において、それぞれイニシャル
処理ステップ(IA)、(1B)が実行□されると、第
5図の(1)に示す如く、イニシャルサイクルが実行さ
れる。このイニシャルサイクルは、まず各PLCにおい
て、機番設定スイッチ8の内容を、インターフェイス7
を介してCPU6に取り込み、次いで各自号機レジスタ
内にその内容を記憶させる。次いで、各号機の自号機レ
ジスタに記憶された内容は、ホスト機(#1)の他機状
態レジスタ内に順次取り込まれ、機番順位に従って配列
される。次いで、ホスト機の他機状態レジスタの内容は
、#1.13号機の他機状態レジスタへと順次転送され
る。この結果イニシャルサイクルが終了すると、各号機
の他機状態レジスタの内容は全て同一となる。
次いで、ホスト機において、ステップ(2A)。
(3A)、(4A)が実行され、□またゲスト機におい
て、ステップ(2B)、(3B)、(4B>が実行され
ると、本システムのINサイクルが行なわれる。このI
Nサイクルにおいては、第5図(2)に示す如く、#2
,13号機の各自機用の17− 入出カニリアの内容だけが、#1@機の咳当するエリア
へと転送される。すなわち、#2号機の#2人出カニリ
アおよび#3号機の#3人出カニリアが、#1号機のそ
れぞれ咳当するエリアへと転送されるのである。
次に、ホスト機において、ステップ(5A)。
(6A)、(7A>、(8A)および(9A)が実行さ
れ、かつゲスト機においてステップ(7B)、(8B)
、(9B)、(10B)、(11B)。
(12B)、(13B)および(14B)が実行される
と、本システムの実行サイクルが行なわれる。この実行
サイクルにおいては、前記INサイクルにおいて、取り
込まれた各入出力データの内容に基づいて、まず#1@
機においてユーザプログラムが順次実行される。そし、
て、#1号機の実行が完了すると、その時点の入出カメ
モリの内容は#2号機へと転送され、次いで#2号機に
おいてはこの#1号機から転送された入出力データの内
容に基づいてユーザプログラムの実行が行なわれる。#
2号機において、同様にしてユーザプロ18− ダラムの実行が完了すると、その実行結果である入出カ
メモリの内容は次いで、#3号機へと転送される。そし
て、#3号機においては、#2号から転送された入出力
データの内容に基づいて、同様にしてユーザプログラム
の突内が行なわれ、その実行が完了すると、#3号機の
入出カメtりの内容は#1号機へと再び転送されること
となる。
次に、ホスト機においてステップ(15A>。
(16A)および(17A)が実行され、かつゲスト機
において、ステップ(15B)、(16B)、(17B
)、(18B>および(19B)が実行されると、第5
図(4)に示す如くアウトサイクルが行なわれる。この
アウトサイクルにおいては、最終機である#3号機の入
出力データの内容が、#1および#2J!機へと順次転
送される。なお、この例においては、#3号機から各#
1.#2号機への入出力データの転送に際して、それぞ
れの号機に必要な入出力データエリアだけを転送するよ
うにしている。すなわち、#3号機から#1号機への転
送に際しては、前述の実行サイクルの終了時に行なわれ
ているので、これらの人出ガデータの転送は行なわない
、これに対して#3J!機から#2号機へいする入出力
データの転送に際しては、#2号機の分だけのエリアの
転送が行なわれる。
次に、ホスト機において、ステップ(2OA)が実行さ
れ、かつホスト機において、ステップ(20B>が実行
されると、第5図(5)に示す如く■10リフレッシュ
サイクルが行なわれる。
このI10リフレッシュサイクルの開始においては、各
号機の出力メモリの自号機分のエリアの内容は、常に最
新の状態となっている。この結果、I10リフレッシュ
サイクルにおいて、自号機分のエリアの入出カニリアの
内容を出力回路4へと転送してやれば、前述したレーシ
ングの開明は生ずることがない。すなわち、このPLO
システムにあっては、各号機において、ユーザプログラ
ムの実行が終了す・るたびに、その入出カメモリのない
ようを次号機へと順次転送し、多次の号機、に□おいて
はその転送された入出力データに巖づいてユーザプログ
ラムを実行するようにしているため、PLOシステム全
体としては、恰も1台のPLOによって全てのユーザプ
ログラムの実行が行われているのと同じこととなり、従
来の複数機を備え′たPLCシステムにおいて同層とな
った、ユーザプログラムの実行に際してその基となるI
10データが不一致となるというmsを解決し、これに
より複数号機間に於けるインターロック回路を構□成し
ても、レーシングが生ずるとい、うことがないわけであ
る。
以上の実施例の説明でも明らかなように、この発明に係
わるプログラム分散・直列実行式プログラマブル・ロジ
ック・コントローラシステムは、リンクバスを介して、
互いに入出カメモリの内容を交換可能に接続された複数
機のPLOで構成されたるPLOシステムであって: 各PLCには、当該PLGの機番順位を設定するための
機番設定手段と; ユーザプログラムが格納されるユーザプログラムメモリ
と: 21− 外部入力信号が与えられる入力回路と;外部出力信号を
送出する出力BIIと:自損の入出力回路に対応する自
機エリアに加えて、他機の入出力回路に対応する**エ
リ1アを備えた入出カメモリと: 前記機番設定手段によって、当該PLCの機番順位が最
上位に設定された場合には、ユーザプログラムの実行に
先だって、他機と同期して、自機の入出カメモリの他機
エリアに、各他機から転送されてくる当該他機用の入出
力データを書込み、かつ当該P−LCの機番順位が最上
位以外に設定された場合には、ユーザプログラムの実行
に先だうて、他機と同期して、自機の入出カメモリの自
機エリアの入出力データを、最上位に設定されたPLO
へと転□送する入力転送手段と: 機番順位において、1つ上位のPLOから転送されてく
る当該PLCの入出カメモリの全入出力データを、自機
の人出カメモリに書込むとともに、この入出力データを
参照□して、自機のユーザプログラムを実行し、その実
行結果で自機の人出カメ22− モリの内容を書替え、更にその書替えられた入出カメモ
リの内容を機番順位において1つ下位のPLOへ転送す
るプログラム実行手段と:前記411設定手段によって
、当該PLGの機番順位が最下位に設定された場合には
、入出カリフレッシュに先だうて、当該PLCのユーザ
プログラムの実行により書替えられた各他機用の出カニ
リアの内容を、それぞれ対応する他機のPLOに転送し
、かつ前記機番設定手段によって、5咳機番順位が最下
位以外に設定された場合には、入出カリフレッシュに先
だって、最下位のPLOから転送されてくる自機用の出
力データを、自機の入出カメモリの自機用出カニリアに
書込む出力転送手段と; 前記一番設定手段によって、当該PLCの機番順位が最
下位に設定された場合には、当該PLCのユーザプログ
ラムの実行により書替えられた自機の入出カメモリの自
機用出カニリアの内容を、自機の出力回路に転送すると
ともに、自機の入力回路からの入力データを自機の入力
メモリの自機用人カニリアに書込み、かつ前記機番設定
手段によって、当該PLCの機番順位が最下位以外に設
定された場合には、前記出力転送手段により書替えられ
た自機の入出カメモリの自機用出カニリアの内容を、自
機の出力回路に転送するとともに、自機の入力回路から
の入力データを自機の入出カメモリの入カニリアに書込
む入出カリフレッシュ手段と: を設けたことを特徴とするものであるから、従来の複数
台のPLOによって構成されたシステムに比べて、各号
機−において、入出力データ転送するに際して、外部入
出力端子を占有することが不要となるとともに、他機の
入出力データを参照するに際して、その都度他機の入出
カメモリをアクセスすることも不要となって、プログラ
ム実行時間をrIII縮化することができ、更に自機と
他機との間において、インターロック回路を構成したよ
うな場合においても、レーシングの発生がない等の優れ
た特徴を有するものである。
【図面の簡単な説明】
第1図は、本発明システムの電気的な構成を示すブロッ
ク図、第2図は、第1図のワーキングメモリ内に示され
る自号機レジスタおよび他機状態レジスタの内容を示す
図、第3図は、入出カメモリ内の構成を示すブロック図
、第4図は、本システムの動作を着定するシステムプロ
グラムの内容を示すフローチャート、第5図は、第4図
に示すフローチャートの実行にともないり−キングメモ
リ内の自号機レジスタ、他機状態レジスタおよび入出カ
メモリ内の各号機用エリアの内容が変化する状態を示す
状態遷移図である。 1・・・・・・リンクバス 2・・・・・・ユーザプログラムメモリ3・・・・・・
入力回路 4・・・・・・出力回路 5・・・・・・入出カメモリ 6・・・・・・CPU 7・・・・・・・スイッチインターフェイス8・・・・
・・機番設定用スイッチ 9・・・・・・ワーキングメモリ 25− 10・・・・・・リンクバスインターフェイス特許出願
人 立石電機株式会社 26− 第2図 110メtす

Claims (1)

    【特許請求の範囲】
  1. (1) リンクバスな介して、互%+’E入出カメモリ
    の内容を交換可能に接続された複数機のPLOで構成さ
    れたるPLCシステムであって:各PLCには、当IP
    LCの機番順位を設定するための機番設定f段とニ ュー・ゼ:rグラムが411岨′@きれるユーザプログ
    ラムメモリと: 外部入力信号が与えられる入力回路と;外部出力信号を
    送出する出力回路と: 1機の入出力回路に対応する自機エリアに加えて、他機
    の入出力回路に対応する他機エリアを備えた入出カメモ
    リと: 前記機番設定手段によって、当*PLCの機番順位が最
    上位に設定された場合には、ユーザプログラムの実行に
    先だって、他機と同期して、自機の入出カメモリの他機
    エリアに、各@機から転送されてくる当**機用の入出
    力データを書込み、かつ当談PLCの機番順位が最上位
    以外に設定された場合には、ユーザプログラムの実行に
    先だって、他−と同期して、自機の入出カメモリの自機
    エリアの入出力データを、最上位に設定されたPLOへ
    と転送する入力転送手9と: 機番順位において、1つ上位の:コLCから転送されて
    くる当咳PLCの入出カメモリの全入出力データを、自
    機の入出カメモリに書込むとともに、この入出力データ
    を参照して、自機のユーザプログラムを実行し、その実
    行結果で自機の入出カメモリの内容を書替え、更にその
    書替えられた入出力メモ′りの内容を機番m位において
    1つ下位のPLOへ転送するプログラム実行手段と:前
    記機番設定手段によって、当111[PLCの機番順位
    が最下位に設定された場合には、入出カリフレッシュに
    先だって、当1[PLcのユーザプログラムの実行によ
    り書替えられた各他機用の出力工リアの内容を、それぞ
    れ対応する他機のPLOに転送し、かつ前記機番設定手
    段によって、当wAII番順位が最下位以外に設定され
    た場合には、入出カリフレッシュに先だって、最下位の
    PLOから転送されてくる自機用の出力データを、自機
    の入出カメモリの自機用出カニリアに書込む出力転送手
    段と: 前記機番設定手段によって、当該PLCの機番順位が最
    下位に設定された場合には、当該PLCのユーザプログ
    ラムの実行により書替えられた自機の入出カメモリの自
    機用出カニリアの内容を、自機の出力口路に転送すると
    ともに、自機の入力回路からの入力データを自機の入力
    メモリの自機用人カニリアに書込み、かつ前記一番設定
    手段によって、当該PLCの機番順位が最下位以外に設
    定された場合には、前記出力転送手段により一替えられ
    た自機の入出カメモリの自機用出カニリアの内容を、自
    機の出力回路に転送するとともに、自機の入力回路から
    の入力データを自機の入出カメモリの入カニリアに書込
    む入出カリフレッシュ手段と; を設けたことを特徴とするプログラム分散・直列実行式
    プログラマブル・ロジック・コントローラシステム。
JP56106011A 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム Granted JPS588307A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56106011A JPS588307A (ja) 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56106011A JPS588307A (ja) 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム

Publications (2)

Publication Number Publication Date
JPS588307A true JPS588307A (ja) 1983-01-18
JPH0139123B2 JPH0139123B2 (ja) 1989-08-18

Family

ID=14422720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56106011A Granted JPS588307A (ja) 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム

Country Status (1)

Country Link
JP (1) JPS588307A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000000903A1 (fr) * 1998-06-30 2000-01-06 Mitsubishi Denki Kabushiki Kaisha Processeur central multiple

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000000903A1 (fr) * 1998-06-30 2000-01-06 Mitsubishi Denki Kabushiki Kaisha Processeur central multiple

Also Published As

Publication number Publication date
JPH0139123B2 (ja) 1989-08-18

Similar Documents

Publication Publication Date Title
JP2829091B2 (ja) データ処理システム
US4751672A (en) Sequence control system employing a plurality of programmable logic controllers
US3812475A (en) Data synchronizer
JPS588307A (ja) プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム
US20030126404A1 (en) Data processing system, array-type processor, data processor, and information storage medium
US20060010260A1 (en) Direct memory access (DMA) controller and bus structure in a master/slave system
EP0381600A2 (en) Robotic workcell control system with a binary accelerator providing enhanced binary calculations
JPS6232483B2 (ja)
CN105159859B (zh) 基于接口扩展的数据处理系统及方法
JPH0139122B2 (ja)
JPS6048504A (ja) シ−ケンスコントロ−ラの接続方式
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JPS59116866A (ja) 計算機システムの記憶装置
JPS58129669A (ja) 2チツプマイクロコンピユ−タ
JPH03214275A (ja) 半導体集積回路
JPS6190204A (ja) プログラマブルコントロ−ラのリンク方式
SU1312589A1 (ru) Устройство дл межмашинного обмена
JPS60122452A (ja) 制御装置
CN108897706A (zh) 一种加速器接口
JPS62297954A (ja) メモリ制御方式
JP2002297209A (ja) シーケンス制御装置におけるシーケンスプログラム格納方法
JPS6022383B2 (ja) 入出力制御装置
JPH02133851A (ja) 通信制御装置
JPH01266651A (ja) 半導体メモリ装置
JPS593776B2 (ja) マルチマイクロプロセツサ・システムにおける交信方法