CN105159859B - 基于接口扩展的数据处理系统及方法 - Google Patents

基于接口扩展的数据处理系统及方法 Download PDF

Info

Publication number
CN105159859B
CN105159859B CN201510579306.1A CN201510579306A CN105159859B CN 105159859 B CN105159859 B CN 105159859B CN 201510579306 A CN201510579306 A CN 201510579306A CN 105159859 B CN105159859 B CN 105159859B
Authority
CN
China
Prior art keywords
input
interface
data
output interface
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510579306.1A
Other languages
English (en)
Other versions
CN105159859A (zh
Inventor
涓ュ郴
严峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Lingdong Xincheng Information Technology Co.,Ltd.
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201510579306.1A priority Critical patent/CN105159859B/zh
Publication of CN105159859A publication Critical patent/CN105159859A/zh
Application granted granted Critical
Publication of CN105159859B publication Critical patent/CN105159859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种基于接口扩展的数据处理系统及方法。该系统包括：包含第一输入输出接口和中断接口的第一处理单元用于基于写数据指令向第一输入输出接口输出地址和第一数据；以及用于基于来自中断接口的中断指令，从第一输入输出接口读取相应第二输入输出接口的第二数据；包括多个第二输入输出接口的接口扩展单元用于基于接收自第一输入输出接口的地址所确定的第二输入输出接口，输出第一数据，基于至少一个第二输入输出接口所接收的跳变信号，向中断接口输出中断指令，并输出第二数据；第二处理单元用于接收来自第二输入输出接口的第一数据，基于外部指令向所连接的第二输入输出接口输出跳变信号和第二数据。本发明解决了接口无法扩展的问题。

Description

基于接口扩展的数据处理系统及方法
技术领域
本发明涉及一种接口扩展技术，特别是涉及一种基于接口扩展的数据处理系统及方法。
背景技术
目前，以太网交换机中都需要处理器来控制和管理整个系统的运行。但是随着芯片工艺技术的提高，CPU芯片性能越来越高，其尺寸也越来越小。从而极大的方便了研发人员的设计。
随之而来的，由于CPU芯片尺寸的限制，与其他集成电路、或硬件芯片的接口数量也随之受到了限制。伴随交换机的功能越来越强大，交换机中的CPU芯片对第二输入输出接口(即通用输入输出接口)的需求数量也与日俱增。这使得CPU芯片对外的第二输入输出接口在实际设计中遇到GPIO不够用的情况。因此，需要对现有的CPU芯片的接口进行扩展。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于接口扩展的数据处理系统及方法，用于解决现有技术中第二输入输出接口无法扩展的问题。
为实现上述目的及其他相关目的，本发明提供一种基于接口扩展的数据处理系统，包括：包含第一输入输出接口和中断接口的第一处理单元，用于基于写数据指令向所述第一输入输出接口输出地址和第一数据；以及用于基于来自所述中断接口的中断指令，从所述第一输入输出接口读取来自输出所述中断指令的第二输入输出接口所提供的第二数据；与所述第一输入输出接口和中断接口相连的接口扩展单元，包括多个所述第二输入输出接口，用于基于接收自所述第一输入输出接口的地址所确定的第二输入输出接口，并输出所述第一数据；以及用于基于至少一个所述第二输入输出接口所接收的跳变信号，向所述中断接口输出所述中断指令，和向所述第一输入输出接口输出相应第二输入输出接口所输出的第二数据；与所述第二输入输出接口相连的第二处理单元，用于接收来自所述第二输入输出接口的第一数据，以及基于外部指令向所连接的第二输入输出接口输出所述跳变信号和第二数据。
优选地，所述接口扩展单元包括：对应每个所述第二输入输出接口的多个状态寄存模块；每个所述状态寄存模块连接在所述第二输入输出接口和第一输入输出接口之间、且具有唯一地址，用于匹配来自所述第一输入输出接口的地址与自身地址，并在匹配成功时将来自所述第一输入输出接口的第一数据予以输出。
优选地，所述状态寄存模块还用于将来自所述第二输入输出接口的跳变信号跳变后的电平值所对应的第二数据予以保存：所述接口扩展单元还包括：对应每个所述第二输入输出接口的多个中断寄存模块；每个所述中断寄存模块连接在所述第二输入输出接口和中断接口之间，用于基于所接收的跳变信号置为中断有效状态，并向所述中断接口输出中断指令；所述第一处理单元还用于查询发送所述中断指令的中断寄存模块，并基于所找到的中断寄存模块，从共同连接于第二输入输出接口的状态寄存模块中读取所述第二数据，以及将所找到的中断寄存模块置为中断无效状态。
优选地，所述接口扩展单元为CPLD芯片。
基于上述目的，本发明还提供一种交换机，包括：如上任一所述的基于接口扩展的数据处理系统。
基于上述目的，本发明还提供一种基于接口扩展的写数据方法，包括：基于写数据指令输出地址和第一数据；按照所述地址确定所要输出的第二输入输出接口，并通过所确定的第二输入输出接口输出所述第一数据。
优选地，所述按照地址确定所要输出的第二输入输出接口，并通过所确定的第二输入输出接口输出所述第一数据的方式包括：匹配所述地址与各状态寄存模块的地址，并通过与相匹配的状态寄存模块相连的第二输入输出接口，将所述第一数据予以输出。
基于上述目的，本发明还提供一种基于接口扩展的读数据方法，包括：基于来自至少一个第二输入输出接口所接收的跳变信号，生成中断指令；基于所述中断指令读取来自相应第二输入输出接口的第二数据。
优选地，所述生成中断指令的方式包括：将与接收到跳变信号的第二输入输出接口相连的中断寄存模块置为中断有效状态，并由所述中断寄存模块输出中断指令；
对应的，所述基于中断指令读取来自相应第二输入输出接口的第二数据的方式包括：在接收到跳变信号的第二输入输出接口所连接的状态寄存模块中，保存所述第二数据；以及，查询发送所述中断指令的中断寄存模块，并基于所找到的中断寄存模块，从共同连接于第二输入输出接口的状态寄存模块中读取所述第二数据，以及将所找到的中断寄存模块置为中断无效状态。
基于上述目的，本发明还提供一种基于接口扩展的数据处理方法，其特征在于，包括：
如上任一所述的基于接口扩展的写数据方法；
以及，如上任一所述的基于接口扩展的读数据方法。
如上所述，本发明的基于接口扩展的数据处理系统及方法，具有以下有益效果：有效扩展了包含CPU的芯片的第二输入输出接口，同时由于采用CPLD芯片，避免了大量的逻辑电路的布局，减少了硬件成本；另外，在第二处理单元向第一处理单元输出第二数据时，利用中断寄存单元通知第一处理单元，便于第一处理单元中断当前程序，以读取来自第二处理单元的第二数据。
附图说明
图1显示为本发明的基于接口扩展的数据处理系统的结构示意图。
图2显示为本发明的基于接口扩展的写数据方法的流程图。
图3显示为本发明的基于接口扩展的读数据方法的流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图1所示，本发明提供一种基于接口扩展的数据处理系统。所述处理系统安装在交换机中，为交换机中的包含CPU的芯片提供更多的第二输入输出接口，以令交换机能够支撑更多外接硬件单元的数据交互。
所述处理系统包括：第一处理单元11、接口扩展单元12和第二处理单元13。
所述第一处理单元11为包含CPU的芯片及外围电路所构成的硬件单元。所述第一处理单元11包含第一输入输出接口和中断接口。所述第一输入输出接口用于读/写数据，中断接口专为读取各第二处理单元13的第二数据而设。其中，所述第一输入输出接口可以是高速串口，也可以是低速串口。所述第一输入输出接口举例为I2C接口、或SPI接口等。所述中断接口包含一引脚，高电平为中断有效的中断指令。
所述接口扩展单元12通过所述第一输入输出接口和中断接口连接所述第一处理单元11，同时，所述接口扩展单元12具有多个第二输入输出接口，每个第二输入输出接口连接一个第二处理单元13。其中，所述接口扩展单元12举例为CPLD芯片(复杂可编程逻辑阵列芯片)。所述第二输入输出接口指与第一输入输出接口不相同的接口，其包括但不限于：GPIO接口(通用输入输出接口)、不同于第一输入输出接口的串行接口等。
当所述第一处理单元11向一第二处理单元13写第一数据时，所述第一处理单元11用于基于写数据指令向所述第一输入输出接口输出地址和第一数据。
所述接口扩展单元12用于基于接收自所述第一输入输出接口的地址确定所要输出的第二输入输出接口，并通过所确定的第二输入输出接口输出所述第一数据。
所述第二处理单元13用于接收来自所连接的第二输入输出接口的第一数据。
具体地，所述第一处理单元11按照程序运行过程中所生成的写数据指令，向所述第一输入输出接口依次输出地址、写状态和待写入数据位(或其他串行数据)。其中，所述待写入数据位(或其他串行数据)为所述第一数据。所述接口扩展单元12根据预设的各第二输入输出接口的地址进行寻址，并得到地址一致的第二输入输出接口。所述接口扩展单元12根据写状态将所述第一数据从寻址得到的第二输入输出接口输出。与该第二输入输出接口相连的第二处理单元13接收该第一数据。若所述第二输入输出接口为GPIO接口，所述第二处理单元13以该第一数据为状态指令，执行相应状态的工作。
优选地，所述接口扩展单元12包括：多个状态寄存模块。其中，每个状态寄存模块的一端连接一个第二输入输出接口，每个所述状态寄存模块具有唯一地址。每个状态寄存模块包括状态寄存器及其外围电路。各所述状态寄存模块的另一端可直接连接所述第一输入输出接口。当所述第一处理单元11输出地址和第一数据时，各状态寄存模块匹配所接收的地址是否与自身地址相一致，若是，则存储所述第一数据，若否，则不予存储所述第一数据。地址一致的状态寄存模块根据写状态向所连接的第二输入输出接口输出所述第一数据、或所述第一数据所对应的电平信号。如此，将所述第一数据写入相应的第二处理单元13。
又一种方式中，各状态寄存模块的地址由寻址模块统一管理。所述接口扩展单元12中还包括所述寻址模块，各状态寄存模块均通过所述寻址模块连接第一输入输出接口。当所述第一处理单元11输出地址和第一数据时，所述寻址模块通过寻址找到地址相一致的状态寄存模块，并将写状态和所述第一数据发送给所找到的状态寄存模块，并由相应的状态寄存模块根据写状态将所述第一数据通过所连接的第二输入输出接口写入第二处理单元13。
当所述第一处理单元11读取第二处理单元13所发送的第二数据时，首先，所述第二处理单元13用于基于外部指令向所述第二输入输出接口输出跳变信号。所述接口扩展单元12用于基于至少一个第二输入输出接口所接收的跳变信号，向所述中断接口输出所述中断指令。对应的，所述第一处理单元11用于基于所述中断指令通过相应的第二输入输出接口读取所述第二数据。其中，所述第二数据可以为所述跳变信号跳变后的电平所对应的数据位，也可以是在跳变信号后输出的新的数据。
具体地，每当有第二输入输出接口接收到跳变信号时，所述接口扩展单元12即通过中断接口向第一处理单元11输出中断指令。所述第一处理单元11在接收到所述中断指令后，查询所有第二输入输出接口以确定接收跳变信号的接口，并读取第二数据。
优选地，所述接口扩展单元12还包括：多个中断寄存模块。一个中断寄存模块连接在一个第二输入输出接口和中断接口之间。所述中断寄存模块包括中断寄存器及其外围电路。其中，所述中断寄存模块的初始值为中断无效状态(如置为0)，当有跳变信号(如电平信号的上跳沿、或电平信号的下跳沿)时，所述中断寄存模块置为中断有效状态(如置为1)，并输出中断指令(如高电平)。各中断寄存模块通过逻辑或电路连接到所述中断接口。如此，当有至少一个第二输入输出接口出现跳变信号时，所述中断接口就会接收到中断指令。
与此同时，所述状态寄存模块还用于将所接收的第二数据予以保存。例如，所述状态寄存模块接收到从低电压至高电压的跳变信号，并将高电压所对应的数据位1予以保存。
所述第一处理单元11在接收到中断指令时，反查各中断寄存模块的值，当查到中断寄存模块置为中断有效状态时，即确定连接同一第二输入输出接口的状态寄存模块中存有所要读取的第二数据，并在读取后将所查到的中断寄存模块恢复至中断无效状态。
如图2、3所示，本发明还提供一种基于接口扩展的数据处理方法。所述处理方法主要由处理系统来执行。所述处理系统安装在交换机中，为交换机中的包含CPU的芯片提供更多的第二输入输出接口，以令交换机能够支撑更多外接硬件单元的数据交互。
所述处理系统包括：第一处理单元、接口扩展单元和第二处理单元。
所述第一处理单元为包含CPU的芯片及其外围电路所构成的硬件单元。所述第一处理单元包含第一输入输出接口和中断接口。所述第一输入输出接口用于读/写数据，中断接口专为读取各第二处理单元数据而设。其中，所述第一输入输出接口可以是高速串口，也可以是低速串口。所述第一输入输出接口举例为I2C接口、或SPI接口等。所述中断接口包含一引脚，高电平为中断有效的中断指令。
所述接口扩展单元通过所述第一输入输出接口和中断接口连接所述第一处理单元，同时，所述接口扩展单元具有多个第二输入输出接口，每个第二输入输出接口连接一个第二处理单元。其中，所述接口扩展单元举例为CPLD芯片(复杂可编程逻辑阵列芯片)。所述第二输入输出接口指与第一输入输出接口不相同的接口，其包括但不限于：GPIO接口(通用输入输出接口)、不同于第一输入输出接口的串行接口等。
为了确保包含CPU的芯片与第二输入输出接口所连接的外部硬件单元的数据读写。所述处理方法包括读数据方法和写数据方法。
当所述第一处理单元向一第二处理单元写数据时，所述系统执行写数据方法，如图2所示。即在步骤S11中，所述系统基于写数据指令输出地址和第一数据。具体地，所述第一处理单元基于写数据指令向所述第一输入输出接口输出地址和第一数据。
在步骤S12中，所述系统按照所述地址确定所要输出的第二输入输出接口，并输出所述第一数据。
具体地，所述接口扩展单元基于所接收的地址确定所要输出的第二输入输出接口，并输出所述第一数据。所述第二处理单元用于接收来自所连接的第二输入输出接口的第一数据。
在此，所述第一处理单元按照程序运行过程中所生成的写数据指令，向其所述第一输入输出接口依次输出地址、写状态和待写入数据位(或其他串行数据)。其中，所述待写入数据位(或其他串行数据)为所述第一数据。所述接口扩展单元根据预设的各第二输入输出接口的地址进行寻址，并得到地址一致的第二输入输出接口。所述接口扩展单元根据写状态将所述第一数据从所匹配的第二输入输出接口予以输出。与该第二输入输出接口相连的第二处理单元接收该第一数据。若所述第二输入输出接口为GPIO接口，所述第二处理单元以该第一数据为状态指令，执行相应状态的工作。
优选地，所述接口扩展单元包括：多个状态寄存模块。其中，每个状态寄存模块的一端连接一个第二输入输出接口，每个所述状态寄存模块具有唯一地址。每个状态寄存模块包括状态寄存器及其外围电路。各所述状态寄存模块的另一端可直接连接所述第一输入输出接口。所述步骤S12还包括：当所述第一处理单元输出地址和第一数据时，所述系统匹配所述地址与各状态寄存器地址，并通过与相匹配的状态寄存器相连的第二输入输出接口，将所述第一数据予以输出。
具体地，各状态寄存模块匹配所接收的地址是否与自身地址相一致，若是，则存储所述第一数据，若否，则不予存储所述第一数据。地址一致的状态寄存模块根据写状态向所连接的第二输入输出接口输出第一数据、或所述第一数据所对应的电平信号。如此，将所述第一数据写入相应的第二处理单元。
又一种方式中，所述接口扩展单元中还包括所述寻址模块，各状态寄存模块的地址由寻址模块统一管理。各状态寄存模块均通过所述寻址模块连接第一输入输出接口。当所述第一处理单元输出地址和第一数据时，所述寻址模块通过寻址找到地址相一致的状态寄存模块，并将写状态和所述第一数据发送给所找到的状态寄存模块，并由相应的状态寄存模块根据写状态将所述第一数据通过所连接的第二输入输出接口写入第二处理单元。
当所述第一处理单元读取第二处理单元所发送的数据位时，所述系统执行读数据方法。如图3所示。在步骤S21中，所述系统基于来自至少一个第二输入输出接口所接收的跳变信号，生成中断指令。
具体地，所述第二处理单元基于外部指令向所述第二输入输出接口输出跳变信号。
接着，在步骤S22中，所述系统基于所述中断指令读取来自相应第二输入输出接口的第二数据。
具体地，所述接口扩展单元基于至少一个第二输入输出接口所接收的跳变信号，向所述中断接口输出所述中断指令。对应的，所述第一处理单元用于基于所述中断指令通过相应的第二输入输出接口读取所述第二数据。其中，所述第二数据可以为所述跳变信号跳变后的电平所对应的数据位，也可以是在跳变信号后输出的新的数据。
在此，每当有第二输入输出接口接收到跳变信号时，所述接口扩展单元即通过中断接口向第一处理单元输出中断指令。所述第一处理单元在接收到所述中断指令后，查询所有第二输入输出接口以确定接收跳变信号的接口，并读取第二数据。
优选地，所述接口扩展单元还包括：多个中断寄存模块。一个中断寄存模块连接在一个第二输入输出接口和中断接口之间。所述中断寄存模块包括中断寄存器及其外围电路。其中，所述中断寄存模块的初始值为中断无效状态(如置为0)。所述步骤S21中，所述系统将与接收到跳变信号的第二输入输出接口相连的中断寄存模块置为中断有效状态，并由所述中断寄存模块输出中断指令。
具体地，当有跳变信号(如电平信号的上跳沿、或电平信号的下跳沿)时，所述中断寄存模块从中断无效状态置为中断有效状态(如置为1)，并输出中断指令(如高电平)。各中断寄存模块通过逻辑或电路连接到所述中断接口。如此，当有至少一个第二输入输出接口出现跳变信号时，所述中断接口就会接收到中断指令。
与此同时，在步骤S22中，所述系统在接收到跳变信号的第二输入输出接口所连接的状态寄存模块中，保存所述第二数据；以及，查询发送所述中断指令的中断寄存模块，并基于所找到的中断寄存模块，从共同连接于第二输入输出接口的状态寄存模块中读取所述第二数据，以及将所找到的中断寄存模块置为中断无效状态。
具体地，所述状态寄存模块将来自所连接的第二输入输出接口的第二数据予以保存。例如，所述状态寄存模块接收到从低电压至高电压的跳变信号，并将高电压所对应的数据位1予以保存。
所述第一处理单元在接收到中断指令时，反查各中断寄存模块的值，当查到中断寄存模块置为中断有效状态时，即确定相应的连接同一第二输入输出接口的状态寄存模块中存有所要读取的第二数据，并在读取后，将所查到的中断寄存模块恢复至中断无效状态。
综上所述，本发明，有效扩展了包含CPU的芯片的第二输入输出接口，同时由于采用CPLD芯片，避免了大量的逻辑电路的布局，减少了硬件成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种基于接口扩展的数据处理系统，其特征在于，包括：
包含第一输入输出接口和中断接口的第一处理单元，用于基于写数据指令向所述第一输入输出接口输出地址和第一数据；以及用于基于来自所述中断接口的中断指令，从所述第一输入输出接口读取来自输出所述中断指令的第二输入输出接口所提供的第二数据；
与所述第一输入输出接口和中断接口相连的接口扩展单元，包括多个所述第二输入输出接口，用于基于接收自所述第一输入输出接口的地址所确定的第二输入输出接口，并输出所述第一数据；以及用于基于至少一个所述第二输入输出接口所接收的跳变信号，向所述中断接口输出所述中断指令，和向所述第一输入输出接口输出相应第二输入输出接口所输出的第二数据；
与所述第二输入输出接口相连的第二处理单元，用于接收来自所述第二输入输出接口的第一数据，以及基于外部指令向所连接的第二输入输出接口输出所述跳变信号和第二数据；
所述接口扩展单元还包括：对应每个所述第二输入输出接口的多个中断寄存模块；
每个所述中断寄存模块连接在所述第二输入输出接口和中断接口之间，用于基于所接收的跳变信号置为中断有效状态，并向所述中断接口输出中断指令；
所述第一处理单元还用于查询发送所述中断指令的中断寄存模块，并基于所找到的中断寄存模块，从共同连接于第二输入输出接口的状态寄存模块中读取所述第二数据，以及将所找到的中断寄存模块置为中断无效状态。
2.根据权利要求1 所述的基于接口扩展的数据处理系统，其特征在于，所述接口扩展单元包括：对应每个所述第二输入输出接口的多个状态寄存模块；
每个所述状态寄存模块连接在所述第二输入输出接口和第一输入输出接口之间、且具有唯一地址，用于匹配来自所述第一输入输出接口的地址与自身地址，并在匹配成功时将来自所述第一输入输出接口的第一数据予以输出。
3.根据权利要求2 所述的基于接口扩展的数据处理系统，其特征在于，所述状态寄存模块还用于将来自所述第二输入输出接口的跳变信号跳变后的电平值所对应的第二数据予以保存。
4.根据权利要求1 所述的基于接口扩展的数据处理系统，其特征在于，所述接口扩展单元为CPLD 芯片。
5.一种交换机，其特征在于，包括：
如权利要求1-4 中任一所述的基于接口扩展的数据处理系统。
6.一种基于接口扩展的写数据方法，采用权利要求1-4 中任一所述的基于接口扩展的数据处理系统，其特征在于，包括：
基于写数据指令输出地址和第一数据；
按照所述地址确定所要输出的第二输入输出接口，并通过所确定的第二输入输出接口输出所述第一数据。
7.根据权利要求6 所述的基于接口扩展的写数据方法，其特征在于，所述按照地址确定所要输出的第二输入输出接口，并通过所确定的第二输入输出接口输出所述第一数据的方式包括：
匹配所述地址与各状态寄存模块的地址，并通过与相匹配的状态寄存模块相连的第二输入输出接口，将所述第一数据予以输出。
8.一种基于接口扩展的读数据方法，采用权利要求1-4 中任一所述的基于接口扩展的数据处理系统，其特征在于，包括：
基于来自至少一个第二输入输出接口所接收的跳变信号，生成中断指令；
基于所述中断指令读取来自相应第二输入输出接口的第二数据。
9.根据权利要求8 所述的基于接口扩展的读数据方法，其特征在于，所述生成中断指令的方式包括：
将与接收到跳变信号的第二输入输出接口相连的中断寄存模块置为中断有效状态，并由所述中断寄存模块输出中断指令；
对应的，所述基于中断指令读取来自相应第二输入输出接口的第二数据的方式包括：
在接收到跳变信号的第二输入输出接口所连接的状态寄存模块中，保存所述第二数据；
以及，查询发送所述中断指令的中断寄存模块，并基于所找到的中断寄存模块，从共同连接于第二输入输出接口的状态寄存模块中读取所述第二数据，以及将所找到的中断寄存模块置为中断无效状态。
10.一种基于接口扩展的数据处理方法，其特征在于，包括：
如权利要求6-7 中任一所述的基于接口扩展的写数据方法；
以及，如权利要求8-9 中任一所述的基于接口扩展的读数据方法。
CN201510579306.1A 2015-09-11 2015-09-11 基于接口扩展的数据处理系统及方法 Active CN105159859B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510579306.1A CN105159859B (zh) 2015-09-11 2015-09-11 基于接口扩展的数据处理系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510579306.1A CN105159859B (zh) 2015-09-11 2015-09-11 基于接口扩展的数据处理系统及方法

Publications (2)

Publication Number Publication Date
CN105159859A CN105159859A (zh) 2015-12-16
CN105159859B true CN105159859B (zh) 2017-12-19

Family

ID=54800720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510579306.1A Active CN105159859B (zh) 2015-09-11 2015-09-11 基于接口扩展的数据处理系统及方法

Country Status (1)

Country Link
CN (1) CN105159859B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620725A (zh) * 2018-06-20 2019-12-27 北京东土科技股份有限公司 一种交换设备的带外接口扩展方法及交换设备
CN111698137A (zh) * 2020-05-08 2020-09-22 慧灵科技（深圳）有限公司 一种数据传输装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122272A (zh) * 2011-02-28 2011-07-13 青岛海信移动通信技术股份有限公司 一种控制扩展串口的方法及装置
CN103248526A (zh) * 2012-02-08 2013-08-14 迈普通信技术股份有限公司 实现带外监控管理的通信设备、方法及主从切换方法
CN103914424A (zh) * 2014-04-14 2014-07-09 中国人民解放军国防科学技术大学 基于gpio接口的lpc外设扩展方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7313646B2 (en) * 2004-06-03 2007-12-25 Stmicroelectronics S.A. Interfacing of functional modules in an on-chip system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122272A (zh) * 2011-02-28 2011-07-13 青岛海信移动通信技术股份有限公司 一种控制扩展串口的方法及装置
CN103248526A (zh) * 2012-02-08 2013-08-14 迈普通信技术股份有限公司 实现带外监控管理的通信设备、方法及主从切换方法
CN103914424A (zh) * 2014-04-14 2014-07-09 中国人民解放军国防科学技术大学 基于gpio接口的lpc外设扩展方法及装置

Also Published As

Publication number Publication date
CN105159859A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
CN112543925B (zh) 用于使用专用低延迟链路的多个硬件加速器的统一地址空间
CN103559053B (zh) 一种板卡系统及通信接口卡fpga在线升级方法
CN201374060Y (zh) 一种iic总线扩展系统结构
US9934175B2 (en) Direct memory access for programmable logic device configuration
CN102347896A (zh) 一种基于以太网加载fpga和dsp的平台及其实现方法
US20220222199A1 (en) Secondary device detection using a synchronous interface
CN103154920A (zh) 统一i/o适配器
EP3223162A1 (en) Configurable on-chip interconnection system and method and apparatus for implementing same, and storage medium
CN114048164A (zh) 芯片互联方法、系统、设备及可读存储介质
CN106776458B (zh) 基于fpga和hpi的dsp间的通信装置及通信方法
CN105159859B (zh) 基于接口扩展的数据处理系统及方法
CN107645457A (zh) 一种PCIe交换机系统和方法
CN108153686A (zh) 多接口cpu模块
CN106598886B (zh) I/o总线共享存储器系统
US20150046626A1 (en) Low power secondary interface adjunct to a pci express interface between integrated circuits
CN101303677A (zh) 一种直接存储器访问控制方法、系统及控制器
CN100419724C (zh) 中断处理方法及中断处理装置
CN107506323A (zh) 一种热插拔处理方法及装置
WO2006055149A1 (en) Systems and methods for monitoring and controlling binary state devices using a memory device
CN102760105B (zh) 实现本地主从模块间的通信的系统及方法
CN102708079A (zh) 应用于微控制器的控制数据传输的方法及系统
CN111078605A (zh) 一种多通信接口中断的综合处理系统
CN201662798U (zh) 一种端口映射设备转换装置及控制系统
CN105260335B (zh) 扩展光接口的数据处理系统及方法
CN102929591B (zh) 并行操作逻辑运算及其控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201125

Address after: Room 10242, No. 260, Jiangshu Road, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou Jiji Intellectual Property Operation Co., Ltd

Address before: 201616 Shanghai city Songjiang District Sixian Road No. 3666

Patentee before: Phicomm (Shanghai) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201210

Address after: 233000 3rd floor, Dong'an Market, Fengyang West Road, Longzihu District, Bengbu City, Anhui Province

Patentee after: Bengbu 309 Technology Consulting Co.,Ltd.

Address before: Room 10242, No. 260, Jiangshu Road, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee before: Hangzhou Jiji Intellectual Property Operation Co., Ltd

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210201

Address after: 313001 room 1019, Xintiandi office building, Yishan street, Wuxing District, Huzhou, Zhejiang, China

Patentee after: Huzhou YingLie Intellectual Property Operation Co.,Ltd.

Address before: 233000 3rd floor, Dong'an Market, Fengyang West Road, Longzihu District, Bengbu City, Anhui Province

Patentee before: Bengbu 309 Technology Consulting Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220310

Address after: 102600 Room 101, first floor, building 1, No. 20, Guangmao street, economic development zone, Daxing District, Beijing

Patentee after: Beijing Lingdong Xincheng Information Technology Co.,Ltd.

Address before: 313001 room 1019, Xintiandi office building, Yishan street, Wuxing District, Huzhou, Zhejiang, China

Patentee before: Huzhou YingLie Intellectual Property Operation Co.,Ltd.