JPS5860873A - 記録制御方式 - Google Patents
記録制御方式Info
- Publication number
- JPS5860873A JPS5860873A JP56160464A JP16046481A JPS5860873A JP S5860873 A JPS5860873 A JP S5860873A JP 56160464 A JP56160464 A JP 56160464A JP 16046481 A JP16046481 A JP 16046481A JP S5860873 A JPS5860873 A JP S5860873A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- blocks
- group
- groups
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/23—Reproducing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Facsimile Scanning Arrangements (AREA)
- Fax Reproducing Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明ｒｊ７アクシミリの記録装置等に適用される記録
制御方式に関する。
制御方式に関する。
近年の７アクシミリ装置でけ、印字手段として感熱ヘッ
ドが賞月されており、このヘッド灯例えば第１図のよう
な構成となっている。この第１図のものけ説明の便宜上
１ラインを４０ドフトで構成するものとした場合であり
、１列に配置された４０個の発勢素十Ｒ１〜ＲａＯがｍ
１〜ｍｌ （ｌ共通選択端子とする各４個ずつの１０
個のブロックに分割され、且つ、この１０個のブロック
がｎａ１〜ｎａ４及びｎｂ１〜ｎｔ）４ ｆそれぞれの
配録入力端子とする２つの群（Ｇ１）（Ｇ２）に分割さ
れている。
ドが賞月されており、このヘッド灯例えば第１図のよう
な構成となっている。この第１図のものけ説明の便宜上
１ラインを４０ドフトで構成するものとした場合であり
、１列に配置された４０個の発勢素十Ｒ１〜ＲａＯがｍ
１〜ｍｌ （ｌ共通選択端子とする各４個ずつの１０
個のブロックに分割され、且つ、この１０個のブロック
がｎａ１〜ｎａ４及びｎｂ１〜ｎｔ）４ ｆそれぞれの
配録入力端子とする２つの群（Ｇ１）（Ｇ２）に分割さ
れている。
斯るヘッド管便用して記録を行なうには、第１群（Ｇ１
）のブロックに対応する配録信号を入力端子ｎａｔ〜ｎ
ａ４に、第２群（Ｇ２）のブロックに対応する配録信号
を入力端子ｎｔｌｌ〜ｎ’０４に犬々４ビフトずつパフ
レＡ／に印加して行くと共に、ｉｌ択端子ｌ１１１〜ｍ
１０にけ最初Ｋｍ１とｍ６、次Ｋｍ２とｍ７．その次Ｋ
ｍ３とｍ８と云うように各群から１ブロツクずつ選択し
た２つのブロックに同時Ｋｌ！択信号を印加して行けば
良い訳である。即ち、この場合り４ビフト／１ブロツク
の配録動作を２ブロフクずつ５回行なうことによって１
ライン分の記録が終了するから、＠１図のヘッドを群分
割せず１ブロツクずつ１０回紀記録作を行なう場合に比
べて記録時間が７で済むこと忙なる。
）のブロックに対応する配録信号を入力端子ｎａｔ〜ｎ
ａ４に、第２群（Ｇ２）のブロックに対応する配録信号
を入力端子ｎｔｌｌ〜ｎ’０４に犬々４ビフトずつパフ
レＡ／に印加して行くと共に、ｉｌ択端子ｌ１１１〜ｍ
１０にけ最初Ｋｍ１とｍ６、次Ｋｍ２とｍ７．その次Ｋ
ｍ３とｍ８と云うように各群から１ブロツクずつ選択し
た２つのブロックに同時Ｋｌ！択信号を印加して行けば
良い訳である。即ち、この場合り４ビフト／１ブロツク
の配録動作を２ブロフクずつ５回行なうことによって１
ライン分の記録が終了するから、＠１図のヘッドを群分
割せず１ブロツクずつ１０回紀記録作を行なう場合に比
べて記録時間が７で済むこと忙なる。
しかし、第１図のヘッドと＠父する方向に紙送シ中の記
録紙に、上述の方法にＬつ、て記録を行なうと、ヘッド
の各！ロックによる起録跡は第２図四のようになり、二
つの群間での配録間隔（ｄｏ）が各群内での配録間隔（
ｄｌ）に比べて非常に大きくなる。このため、横方向の
ラインが上紀聞隔（ｄＯ）の部分で切断されたようにな
り、連続した１本の線と見なすことができなくなる。
録紙に、上述の方法にＬつ、て記録を行なうと、ヘッド
の各！ロックによる起録跡は第２図四のようになり、二
つの群間での配録間隔（ｄｏ）が各群内での配録間隔（
ｄｌ）に比べて非常に大きくなる。このため、横方向の
ラインが上紀聞隔（ｄＯ）の部分で切断されたようにな
り、連続した１本の線と見なすことができなくなる。
そこで、これに代る方法として、特開昭５５−１５８７
７４号公報に示されるように第１図の選択端子ｍ１〜ｍ
ｔ、ｏに最初けｍｌとｍｌｏｌ次にｍ２とｍ？、その次
にｍｓとｍｓと云うように、各群でのブロック選択順序
が互いに逆方向になるように選択信Ｊｉｊ−を印加して
行く方法が提案されている。
７４号公報に示されるように第１図の選択端子ｍ１〜ｍ
ｔ、ｏに最初けｍｌとｍｌｏｌ次にｍ２とｍ？、その次
にｍｓとｍｓと云うように、各群でのブロック選択順序
が互いに逆方向になるように選択信Ｊｉｊ−を印加して
行く方法が提案されている。
この方法に依れば、各ブロックによる記録跡灯第２図（
１））のようになり、従って、２群間に実質的な配録間
隔が生じないことになる。しかし、その反面、各群での
ブロック選択順序が逆方向となりているから、それに合
せて、入力端子←−寺のｎａ１〜ｎａ４には第１群（Ｇ
１）の左端のブロックに対応する記録信号から印加して
行くのに対して、ｎ’ｔ）１〜ｎ１）４ＧＣげ第２群（
Ｇ２）の右端のブロックに対応する記録信号から印加し
て行く必要がある。これけラインメモリからの記録信号
の読出しの際のアドレス指定を各群に対して互いに逆方
向にしなければならないことであ夛、従って、上記メモ
リの制御回路が複雑になると云う欠、ａがある。
１））のようになり、従って、２群間に実質的な配録間
隔が生じないことになる。しかし、その反面、各群での
ブロック選択順序が逆方向となりているから、それに合
せて、入力端子←−寺のｎａ１〜ｎａ４には第１群（Ｇ
１）の左端のブロックに対応する記録信号から印加して
行くのに対して、ｎ’ｔ）１〜ｎ１）４ＧＣげ第２群（
Ｇ２）の右端のブロックに対応する記録信号から印加し
て行く必要がある。これけラインメモリからの記録信号
の読出しの際のアドレス指定を各群に対して互いに逆方
向にしなければならないことであ夛、従って、上記メモ
リの制御回路が複雑になると云う欠、ａがある。
このことに特に、ファクシミリ用の賽際の態勢ヘッドの
ように、１フインを構成する素子数が多い場合に、これ
を多数の群に分割して記録時間の短縮を肉るようにする
際に特に開門となる。
ように、１フインを構成する素子数が多い場合に、これ
を多数の群に分割して記録時間の短縮を肉るようにする
際に特に開門となる。
そこで、本発明は斯る点を考慮してなされたｔのであり
、以下、その詳細を第５図〜第９図１−参照して説明す
る。
、以下、その詳細を第５図〜第９図１−参照して説明す
る。
第３図ｄ本発明に使用する態勢ヘッドの一例を示すもの
で、説明の便宜上１ラインが８０ドツトで構成される場
合を例に採っている。同図のヘッドは、ｗ１１図のもの
と同様に、８０個の発熱素子Ｒ１〜Ｒ８０が各４個ずつ
の計２０個のブロックに分割され、且つ、その２０個の
ブロックが各５個ずつの４つの群（Ｇ１）〜（Ｇ４）に
分割されている。
で、説明の便宜上１ラインが８０ドツトで構成される場
合を例に採っている。同図のヘッドは、ｗ１１図のもの
と同様に、８０個の発熱素子Ｒ１〜Ｒ８０が各４個ずつ
の計２０個のブロックに分割され、且つ、その２０個の
ブロックが各５個ずつの４つの群（Ｇ１）〜（Ｇ４）に
分割されている。
、一方、第４図はＬ記ヘフドの制御回路を示している。
同図に於いて、（１１（２１げ入力端子（Ｔ１）に導入
された各１ライン分（即ち、８０ビフト）の配録信号が
第１ヌイフチｒ３１を介して交互に書込まれる２個のフ
ィンメモリである。どのメモリへの書、込みの際には、
配録開始信号（第５図（イ））によって１ライン毎にリ
セットされるアドレスカウンタ（４１（５１がクロラフ
信号でｔｉｉｓ駆動され、これにより前記記録信号が上
記メモ１３ Ｋその１番地から順次１ビツトずつ書込ま
れるようになっている。
された各１ライン分（即ち、８０ビフト）の配録信号が
第１ヌイフチｒ３１を介して交互に書込まれる２個のフ
ィンメモリである。どのメモリへの書、込みの際には、
配録開始信号（第５図（イ））によって１ライン毎にリ
セットされるアドレスカウンタ（４１（５１がクロラフ
信号でｔｉｉｓ駆動され、これにより前記記録信号が上
記メモ１３ Ｋその１番地から順次１ビツトずつ書込ま
れるようになっている。
ｉた、（６］はｌｔｒ紀メモ＋７ （１）（２１のうち
読出し側に切撲ったメモリを後述する所定の順序でアド
レス指定するためのアドレスカウンタ制御回路であり。
読出し側に切撲ったメモリを後述する所定の順序でアド
レス指定するためのアドレスカウンタ制御回路であり。
この制御回路（６）ｒ！前巳アドレスカウンタ（４１（
５１のうち第２スイツチ（７）によって接続された側の
カウンタを制御する工うになっている。
５１のうち第２スイツチ（７）によって接続された側の
カウンタを制御する工うになっている。
次に、（８）け前記メモ＋３ （１）（２１の一方から
読出されバ＾ｉ録信号が第５ヌイツチ（９）ｔ−介して
導入されるシフトレジスタであシ、このレジスタには先
の第５図の各群（Ｇ１）〜（Ｇ４）から１ブロツクずつ
選択され几４個の１０ツク内の各発熱素子に同時に印加
される４Ｘ４＝１６ビフトずっ記録信号が格納されるよ
うＫなっている。
読出されバ＾ｉ録信号が第５ヌイツチ（９）ｔ−介して
導入されるシフトレジスタであシ、このレジスタには先
の第５図の各群（Ｇ１）〜（Ｇ４）から１ブロツクずつ
選択され几４個の１０ツク内の各発熱素子に同時に印加
される４Ｘ４＝１６ビフトずっ記録信号が格納されるよ
うＫなっている。
更に、αυけＩＵ紀シフトレジλり（８）が上述の如く
格納される毎に、このレジスタのパフＶμ出力８１〜Ｓ
１ｂを一定時間ラッチするラッチ回路であり、その各ラ
ッチ出力が記録ドライバ回絡圓を通ッテ第３図中０ｎａ
１〜ｎａ４、ｎｔ）１〜ｎｔ）４、ｎｏｌ 〜ｎＱ４、
及びｎｄ１〜ｎｄ４の合計１６個のｅ録入力端子に、こ
のＨＫそれぞれ印加されるようＫなっている。
格納される毎に、このレジスタのパフＶμ出力８１〜Ｓ
１ｂを一定時間ラッチするラッチ回路であり、その各ラ
ッチ出力が記録ドライバ回絡圓を通ッテ第３図中０ｎａ
１〜ｎａ４、ｎｔ）１〜ｎｔ）４、ｎｏｌ 〜ｎＱ４、
及びｎｄ１〜ｎｄ４の合計１６個のｅ録入力端子に、こ
のＨＫそれぞれ印加されるようＫなっている。
また、（ロ）に前記ラッチ回路αＧが動作するタイミン
グ（第５図−））で順次切倹って行く選択信号を作成す
る回路であり、この選択偏号作成回路＠の各出力ｄ１〜
ｄ５が選択ドフィーパ回絡Ｑ３を通って第、５図の共ｌ
！ＡＩ！択端子ｍ ＜ 〜ｍ ２０１ｃ ？＆述Ｔｂ
ＤＯく印加されるようになっている。
グ（第５図−））で順次切倹って行く選択信号を作成す
る回路であり、この選択偏号作成回路＠の各出力ｄ１〜
ｄ５が選択ドフィーパ回絡Ｑ３を通って第、５図の共ｌ
！ＡＩ！択端子ｍ ＜ 〜ｍ ２０１ｃ ？＆述Ｔｂ
ＤＯく印加されるようになっている。
さて、斯る第４図の回路で框、ラインメモリ（１）（２
）からシフトレジスタ（８）への記録信号の転送制御に
特徴があり、その＠漬方法を次に第５図及び第６図を参
照して説明する。
）からシフトレジスタ（８）への記録信号の転送制御に
特徴があり、その＠漬方法を次に第５図及び第６図を参
照して説明する。
先ず、フィンメモリ（２）〔又に（１りの読出し開始後
のｓｇ１回目のアドレス指定の際Ｋに、アドレスカウン
タ制御回路（６）ニ、最初に上記メモりの番地指定が１
番地から始するように、アドレスカウンタ（５）〔又は
（４）〕に指示を与える。これにより、このカウンタが
クロ９り信号により１番地から４番地までを指定すると
、次に上記制御回路（６）ニ先のアドレスカウンタを２
１番地にスキップさせる。
のｓｇ１回目のアドレス指定の際Ｋに、アドレスカウン
タ制御回路（６）ニ、最初に上記メモりの番地指定が１
番地から始するように、アドレスカウンタ（５）〔又は
（４）〕に指示を与える。これにより、このカウンタが
クロ９り信号により１番地から４番地までを指定すると
、次に上記制御回路（６）ニ先のアドレスカウンタを２
１番地にスキップさせる。
これによって、今度σ、このカウンタが２１番地から２
４番地までを指定する。同様にして、次は４１番地から
４４番地までが、更にその次は６１番地から６４ＩＩ地
１でか指定される。（第６図参照）９このアドレスカウ
ンタ制御回路（６）からアドレスカウンタ（し）〔又は
（４１）、に送られる１、２１゜４１．６１番地の指示
信号が第５図（ロ）に示されている。なお、第５図（ハ
）←）σフィンメモリ（１１（２１の動この第１回目の
アドレス指定によってフィンメモ＋７ （２１（又げ（
１）」のａｅ各番地から読出された４Ｘ４＝１６ビツト
の記録信号が第４図のシ７トレジヌＪｔｇ＋Ｇ’ｒ導入
される。従って１以上の説明から判るように、この場合
に第３図の配録入力端子ｎａ１〜ｎｔａＫ印加される配
録信号σ共通選択端子のｍｌ、ｍ６、ｍｌ、１、ｍ１４
ｉｃ夫々９続された各群（Ｇ１）〜（Ｇ４）の左端の各
ブロックに対応するものとなっている。そして、この時
に選択信号作成回路（ロ）から選択信号（１１（第５図
（へ））が導出され、この信号がｆ：１Ｂ各共通選択端
子に印加される。即ち、この場合にσＭ３図の各群（Ｇ
ｔ）＋（Ｇ４）の左端の各ブロックが選択され、この選
択された４個のブロック内の各発熱素子が同時に記録を
行なうことになる。
４番地までを指定する。同様にして、次は４１番地から
４４番地までが、更にその次は６１番地から６４ＩＩ地
１でか指定される。（第６図参照）９このアドレスカウ
ンタ制御回路（６）からアドレスカウンタ（し）〔又は
（４１）、に送られる１、２１゜４１．６１番地の指示
信号が第５図（ロ）に示されている。なお、第５図（ハ
）←）σフィンメモリ（１１（２１の動この第１回目の
アドレス指定によってフィンメモ＋７ （２１（又げ（
１）」のａｅ各番地から読出された４Ｘ４＝１６ビツト
の記録信号が第４図のシ７トレジヌＪｔｇ＋Ｇ’ｒ導入
される。従って１以上の説明から判るように、この場合
に第３図の配録入力端子ｎａ１〜ｎｔａＫ印加される配
録信号σ共通選択端子のｍｌ、ｍ６、ｍｌ、１、ｍ１４
ｉｃ夫々９続された各群（Ｇ１）〜（Ｇ４）の左端の各
ブロックに対応するものとなっている。そして、この時
に選択信号作成回路（ロ）から選択信号（１１（第５図
（へ））が導出され、この信号がｆ：１Ｂ各共通選択端
子に印加される。即ち、この場合にσＭ３図の各群（Ｇ
ｔ）＋（Ｇ４）の左端の各ブロックが選択され、この選
択された４個のブロック内の各発熱素子が同時に記録を
行なうことになる。
次に、第２回目のアドレス指定の際には、アドレスカウ
ンタ制御回路（６）は、最初は第６図に示すように、番
地指定が１７番地から始ｌるようにアドレスカウンタ（
５ン〔又汀（４）〕に指示を与える。ここれによシ、こ
のカウンタに今度け１７番地から２０番地までを指定し
、次に上記＠Ｊ伽回路（６）によって３７番地にスキッ
プされると、５７番地から４０番地までを指定する。同
様にして、その次汀５７番地から６０番地までが、最後
ＶＣ７７番地から８０番地までが指定される。この場合
のアドレスカウンタ１ｔ制御回路（６）からの指示信号
が先の場合と同様に第５図役）に示されている。
ンタ制御回路（６）は、最初は第６図に示すように、番
地指定が１７番地から始ｌるようにアドレスカウンタ（
５ン〔又汀（４）〕に指示を与える。ここれによシ、こ
のカウンタに今度け１７番地から２０番地までを指定し
、次に上記＠Ｊ伽回路（６）によって３７番地にスキッ
プされると、５７番地から４０番地までを指定する。同
様にして、その次汀５７番地から６０番地までが、最後
ＶＣ７７番地から８０番地までが指定される。この場合
のアドレスカウンタ１ｔ制御回路（６）からの指示信号
が先の場合と同様に第５図役）に示されている。
この第２回目のアドレス指定によりフィンメモＩＪ （
２１（又は（１）Ｊから読出された配録信号も前述と同
様にシフトレジスタ（８）に導入される。従って、第６
図と１！３図の対比から判るように、この場合に記録入
力端子ｎａ１〜ｎｔ４に印加される記録信号は第３図の
各群（Ｇ１）〜（Ｇ４）の右端の各ブロックにη応する
ものとなっている。そして、この時にｄ上記各ブロック
の共通選択端子であるｍｓｌｍｌｏｌｍｌｓ、ｍ２Ｇ
に選択信号作成回路的から選択信号ｄ２（第５図（ト）
）が印加される。即ち、この場合にげ上記各群の右端の
外ブロックが選択され、この４個のブロックによって同
時に記録が行なわれることになる。
２１（又は（１）Ｊから読出された配録信号も前述と同
様にシフトレジスタ（８）に導入される。従って、第６
図と１！３図の対比から判るように、この場合に記録入
力端子ｎａ１〜ｎｔ４に印加される記録信号は第３図の
各群（Ｇ１）〜（Ｇ４）の右端の各ブロックにη応する
ものとなっている。そして、この時にｄ上記各ブロック
の共通選択端子であるｍｓｌｍｌｏｌｍｌｓ、ｍ２Ｇ
に選択信号作成回路的から選択信号ｄ２（第５図（ト）
）が印加される。即ち、この場合にげ上記各群の右端の
外ブロックが選択され、この４個のブロックによって同
時に記録が行なわれることになる。
また、第３圓目のアドレス指定の際汀、同様に第６図に
示す順序でラインメモ１３ （２１（又σ（１）Ｊの番
地が指定されて行くので、この場合げ第５図の各群の左
から２番目の各ブロックが選択され、この各プυフクに
よって記録が行なわれる。同様に第４回目及び＠５＠目
のアドレス指定も１８６図の順序で行なわれ、第４回目
にσ各群の右端から２番目の各ブロックによって記録が
行なわれ、第５回目にげ各群の中央のブロックによって
記録が行なわれることになる。
示す順序でラインメモ１３ （２１（又σ（１）Ｊの番
地が指定されて行くので、この場合げ第５図の各群の左
から２番目の各ブロックが選択され、この各プυフクに
よって記録が行なわれる。同様に第４回目及び＠５＠目
のアドレス指定も１８６図の順序で行なわれ、第４回目
にσ各群の右端から２番目の各ブロックによって記録が
行なわれ、第５回目にげ各群の中央のブロックによって
記録が行なわれることになる。
したがって、第５図の各群（Ｇ１）〜（Ｇ４）内のブロ
ックを左端から３１％Ｂ２、Ｂ５、Ｂ４．ＢＳと云うこ
とにすれば、上記各群に於いて、各ブロックσＢ１→Ｂ
５→Ｂ２→Ｂ４→Ｂ３の順序でそれぞれ１プロフクずつ
選択され、その選択された各４個のブロックによる記録
が順次行なわれて行くことＫなる。Ｍｌ ＄、、第４図
の制御回路でａ、上述のようにブロック選択順序を選定
したことを特徴としている。
ックを左端から３１％Ｂ２、Ｂ５、Ｂ４．ＢＳと云うこ
とにすれば、上記各群に於いて、各ブロックσＢ１→Ｂ
５→Ｂ２→Ｂ４→Ｂ３の順序でそれぞれ１プロフクずつ
選択され、その選択された各４個のブロックによる記録
が順次行なわれて行くことＫなる。Ｍｌ ＄、、第４図
の制御回路でａ、上述のようにブロック選択順序を選定
したことを特徴としている。
このようＫして１フィン分の記録が行なわれると、その
記録跡ｒｒ第７図のようになる。図中の０１〜Ｇ４けヘ
ッド（第５図）の各群を、また、Ｂ１−Ｂ５Ｉｒ１その
各群内のブロックを夫々表わし。
記録跡ｒｒ第７図のようになる。図中の０１〜Ｇ４けヘ
ッド（第５図）の各群を、また、Ｂ１−Ｂ５Ｉｒ１その
各群内のブロックを夫々表わし。
■、■・・・・・・けブロック選択順序を示す。この図
から判るように、連番する各群間の記録間隔（ｄＯ）は
、各群内での記録間隔（ｄｌ）（ｄｚ ）と同程度の大
きさく即ち、（ｉｏ＝（１２＝２ｄｌ ）となる。即ち
、連接する各群間の記録間隔（ｄＯ）が第２図れ）のよ
うに極端に大きくならない訳である。因みに、７゜７フ
イン／ＷＸの速度で紙送りされる記録紙に、第３図のヘ
ッドを使用して上述の方法により記録しＸ２ｋ１５２μ
ｍとな９、前述した第２Ｎ−の記録比べて充分小さく、
肉眼には目立たない程度のものとなる・ なお、第７図の場合の各群間の記録間隔ｃＬｏＨ１第２
図れ）又に（１））の場合の同一群内での記録間隔ｄ１
（即ち、前述のモデルでｉｊ （１１ｍ ２６μｍ）の
２倍となるが、一般に記録間隔が肉眼に目立つようＫな
るの框、７０μｍ程度からであるから、全く問題はない
。
から判るように、連番する各群間の記録間隔（ｄＯ）は
、各群内での記録間隔（ｄｌ）（ｄｚ ）と同程度の大
きさく即ち、（ｉｏ＝（１２＝２ｄｌ ）となる。即ち
、連接する各群間の記録間隔（ｄＯ）が第２図れ）のよ
うに極端に大きくならない訳である。因みに、７゜７フ
イン／ＷＸの速度で紙送りされる記録紙に、第３図のヘ
ッドを使用して上述の方法により記録しＸ２ｋ１５２μ
ｍとな９、前述した第２Ｎ−の記録比べて充分小さく、
肉眼には目立たない程度のものとなる・ なお、第７図の場合の各群間の記録間隔ｃＬｏＨ１第２
図れ）又に（１））の場合の同一群内での記録間隔ｄ１
（即ち、前述のモデルでｉｊ （１１ｍ ２６μｍ）の
２倍となるが、一般に記録間隔が肉眼に目立つようＫな
るの框、７０μｍ程度からであるから、全く問題はない
。
したがって、斯る。ｒ：Ｌから考えると１ｗＩＩＩ述の
ブロック選択順序け、先のＢ１→Ｂ５→Ｂ２→Ｂ４→Ｂ
３の順序の他に、例えば第８図に示すような順序も考え
られる。即ち、この第８図の順序でブロック選択を行っ
た場合の記録跡を示す第９図がら判るように、要するに
本発明に於いてσ、向一群内での記録間隔ｄ１、ｄｚ及
び連接する各群内での記録間隔ｄＯが肉眼に目立たない
程度の大きさくＭｒ］ち、上配両間隔が先の７０μｍ程
度以下）になるように、１ｉｌｌ！録ヘツドの群数とブ
ロック数を考慮して、ブロック選択順序全離散的な順序
に＠定すればよい訳である。
ブロック選択順序け、先のＢ１→Ｂ５→Ｂ２→Ｂ４→Ｂ
３の順序の他に、例えば第８図に示すような順序も考え
られる。即ち、この第８図の順序でブロック選択を行っ
た場合の記録跡を示す第９図がら判るように、要するに
本発明に於いてσ、向一群内での記録間隔ｄ１、ｄｚ及
び連接する各群内での記録間隔ｄＯが肉眼に目立たない
程度の大きさくＭｒ］ち、上配両間隔が先の７０μｍ程
度以下）になるように、１ｉｌｌ！録ヘツドの群数とブ
ロック数を考慮して、ブロック選択順序全離散的な順序
に＠定すればよい訳である。
以上説明した如く、本発明の配録制御方式け、複数の群
に分割されると共に各群内で更に複数のブロックに分割
された多数の記録素子を記録紙の走行方向と直交する方
向に槽列して配置し、前記各群から１プロ？りずつ選択
した複数ブロックを同時に駆動し、この順次選択された
複数ブロック毎に記録して行くものに於いて、前記各群
から１ブロツクずつ選択しで行くブロック選択順序を各
群に対して共通で且つ各群内のブロックが離散的に選択
されるような順序に設定したので、各群内及び各群間の
何れに於いても、記録紙走行方向の記録間隔を肉眼に目
立たない程度に小さくすることができる。しか％、ｈ記
ブロック選択順序は各群に対して共仙に決められている
ので、メモリから配録信号１ｋｉＩｉ！出してＩｆｉｌ
Ｉ紀各群の記録素子に印加する際に、上記メモリの読出
しアドレスの指定を各群毎に切書える必要がなく、従っ
て、上記メそりの読出しのためのアドレス制御回路等？
比較的簡単な構成で実現できると云う利点がある。
に分割されると共に各群内で更に複数のブロックに分割
された多数の記録素子を記録紙の走行方向と直交する方
向に槽列して配置し、前記各群から１プロ？りずつ選択
した複数ブロックを同時に駆動し、この順次選択された
複数ブロック毎に記録して行くものに於いて、前記各群
から１ブロツクずつ選択しで行くブロック選択順序を各
群に対して共通で且つ各群内のブロックが離散的に選択
されるような順序に設定したので、各群内及び各群間の
何れに於いても、記録紙走行方向の記録間隔を肉眼に目
立たない程度に小さくすることができる。しか％、ｈ記
ブロック選択順序は各群に対して共仙に決められている
ので、メモリから配録信号１ｋｉＩｉ！出してＩｆｉｌ
Ｉ紀各群の記録素子に印加する際に、上記メモリの読出
しアドレスの指定を各群毎に切書える必要がなく、従っ
て、上記メそりの読出しのためのアドレス制御回路等？
比較的簡単な構成で実現できると云う利点がある。
第１図に従来の記録万式の説明のために示す惑懇ヘフド
の構成図、第２図は従来の記録万式による記録跡を模式
的に示す図、第３図σ本発明に使用するＧＡＬＬ’Ｓへ
１ドの構成を示す図、第４図灯第５図のヘッドの制御回
路を示す図、第５図ａその動作タイムチャート、第６図
に第４図の回路の動作を説明するための図、第７肉σ本
発明の一実施例による記録跡を示す図、第８回灯本発明
の他の賽施例を説明するための図、第９図げ第８図の各
場合の記録跡を示す図である。 ＾ ＾ ＾ ＾ ＾ ＾ ＾ ＾
＾ ＾こ ９ こ 八 邑 乙 巴 ♂ ３ ニ
第６図 第７図 第９図
の構成図、第２図は従来の記録万式による記録跡を模式
的に示す図、第３図σ本発明に使用するＧＡＬＬ’Ｓへ
１ドの構成を示す図、第４図灯第５図のヘッドの制御回
路を示す図、第５図ａその動作タイムチャート、第６図
に第４図の回路の動作を説明するための図、第７肉σ本
発明の一実施例による記録跡を示す図、第８回灯本発明
の他の賽施例を説明するための図、第９図げ第８図の各
場合の記録跡を示す図である。 ＾ ＾ ＾ ＾ ＾ ＾ ＾ ＾
＾ ＾こ ９ こ 八 邑 乙 巴 ♂ ３ ニ
第６図 第７図 第９図
Claims (1)
- （１） 複数の群に分割されると共に各群内でＩ！に
複数のブロックに分割され九多数の記録素子を記録紙の
走行方向と直交する方向に揃伺して配置し、前記各群か
ら１ブロツクずつ選択した複数ブロックを同時に駆動し
、この順次選択された複数ブロック毎に記録して行く方
式に於いて、前記各群から１ブロツクずつ選択して行く
プロ・νり選択順序を各群に対して共通で且つ各群内の
ブロックが離散的に選択されるような順序に設定したこ
とを特徴とする記録制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56160464A JPS5860873A (ja) | 1981-10-07 | 1981-10-07 | 記録制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56160464A JPS5860873A (ja) | 1981-10-07 | 1981-10-07 | 記録制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5860873A true JPS5860873A (ja) | 1983-04-11 |
| JPS634995B2 JPS634995B2 (ja) | 1988-02-01 |
Family
ID=15715502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56160464A Granted JPS5860873A (ja) | 1981-10-07 | 1981-10-07 | 記録制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860873A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144474A (ja) * | 1985-12-19 | 1987-06-27 | Matsushita Electric Ind Co Ltd | 画像記録装置 |
| JPS62221276A (ja) * | 1986-03-24 | 1987-09-29 | Seiko Instr & Electronics Ltd | 感熱記録装置 |
| JPS63227355A (ja) * | 1987-03-17 | 1988-09-21 | Nippon Kodatsuku Kk | 熱転写プリンタ・ヘツド用発熱体駆動回路 |
| JPH0214161A (ja) * | 1988-07-01 | 1990-01-18 | Nagano Japan Radio Co | プリンタの中間調記録方法およびサーマルヘッド |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5459822A (en) * | 1977-10-21 | 1979-05-14 | Toshiba Corp | Recording device |
| JPS55158774A (en) * | 1979-05-29 | 1980-12-10 | Toshiba Corp | Record control system |
-
1981
- 1981-10-07 JP JP56160464A patent/JPS5860873A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5459822A (en) * | 1977-10-21 | 1979-05-14 | Toshiba Corp | Recording device |
| JPS55158774A (en) * | 1979-05-29 | 1980-12-10 | Toshiba Corp | Record control system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144474A (ja) * | 1985-12-19 | 1987-06-27 | Matsushita Electric Ind Co Ltd | 画像記録装置 |
| JPS62221276A (ja) * | 1986-03-24 | 1987-09-29 | Seiko Instr & Electronics Ltd | 感熱記録装置 |
| JPS63227355A (ja) * | 1987-03-17 | 1988-09-21 | Nippon Kodatsuku Kk | 熱転写プリンタ・ヘツド用発熱体駆動回路 |
| JPH0214161A (ja) * | 1988-07-01 | 1990-01-18 | Nagano Japan Radio Co | プリンタの中間調記録方法およびサーマルヘッド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634995B2 (ja) | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0425582B2 (ja) | ||
| JPS5960487A (ja) | カラ−デイスプレイ装置 | |
| US4543644A (en) | Control circuit for matrix-driven recording | |
| JPS5860873A (ja) | 記録制御方式 | |
| EP0684545B1 (en) | Printer controller | |
| JPS5936316B2 (ja) | 印字または表示装置 | |
| SU1575230A1 (ru) | Устройство дл формировани изображени | |
| JPS6019258A (ja) | 記憶装置 | |
| JPS6364474A (ja) | 画像メモリ制御装置 | |
| SU1163358A1 (ru) | Буферное запоминающее устройство | |
| JPS63141451A (ja) | 記録装置 | |
| JPS58176685A (ja) | 表示装置 | |
| JP2740197B2 (ja) | ビットマップ描画装置 | |
| JPS6058493B2 (ja) | 情報処理装置 | |
| JPS636644A (ja) | フレ−ムバツフアメモリ | |
| JP2878276B2 (ja) | メモリ制御装置 | |
| JPH0668243A (ja) | 画像入力装置 | |
| JPH04199238A (ja) | メモリアクセス方式 | |
| JPH01166268A (ja) | データ構造変換装置 | |
| JPH0195063A (ja) | 出力データ回転方式 | |
| JPH07144445A (ja) | データ転送制御装置 | |
| JPH09171377A (ja) | ビデオ表示用メモリ | |
| JPS63231548A (ja) | デ−タの書き込み方式 | |
| JPS62191945A (ja) | 記憶装置 | |
| JPS6365489A (ja) | カラ−表示装置のフレ−ムバツフア書込み方式 |