JPS58500820A - 集積回路作動方法および集積回路作動電力制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 集積回路に対する電力供給制御 技術分野 本発明は、集積回路への電力の供給、ことに電池から集積回路への補助電力の供 給に関する。

発明の背景 半導体メモリーへの応用では、非持久データ記憶の必要、すなわち供給電圧が消 滅しても記憶情報を保持する必要がある。非持久記憶のできる現用の方法では、 外部電池を持つ消去可能変更可能のＲＯＭ、バブルメモリー及びＣＭＯＳメモリ ーを使う。従来のこの糧の装置にはそれぞれ各別の障害がある。消去できるＲＯ Ｍは、高電圧を必要とし、書込みが遅く、若干の場合にはブロック消去を行う。

さらに消去できるメモリーは１０ないし３０　ｍｉｎにわたり紫外線光に露出す る必要がある。電子的に変更できるメモリーは、書込みサイクルの数だ制限を受 け従って寿命が限定される。バブルメモリーは、読出し書込みサイクルが比較的 遅く、現在の所極めて高価である。ＣＭＯＳメモリーの補助に外部電池を使うと 、付加的取付は空間、付加回路及び余計な費用が必要となる。

非持久記憶装置についての前記の問題によって、１次電力及び電池電力を半導体 回路とくにメモリー回路に送るのに制科回路が必要知なる。

発明の要約 本発明の選定した実施例ては、複数の源の１つから集積回路に電力を送る方法が ある。第１の工程では、第１及び第２の補助電源の各電圧を比較し高い方の電圧 を持つ電源を選定する。高い方の電圧を持つ補助電源は、集積回路への給電源に 接続しである。主電源と高い方の電圧を持つ補助電源との各電圧を比較する。

主電源は、この主電源の電圧が高い方の電圧を持つ補助電源の電圧をプリセント しきい値たけ越えたとぎに集積回路への給電源に接続する。なお本発明によれば 集積回路への制御信号入力は、主電源の電圧が所定の電圧の値より低くなると抑 止される。

図面の簡単な説明 本発明及びその利点をさらに十分に理解するように、以下添付図面について説明 する。

第１図は本発明の電力制御回路のブロック図である。

第２図は供給電圧Ｖ。Ｃの関数としての第１図に示した回路の動作を示す線図で ある。

第６図は第１図に示したｖｃｃｏｘ回路の配線図である。

第４図は第６図に示した回路により生ずる種種の波形の線図である。

第５図は第１図に示したＢＡＴ　ＴＳＷ工ＴＯＨ回路の配線図である。

第６図は第１図に示した制御論理回路の一部の配線図である。

第７図は第１図に示した制御論理回路の付加的回路の配線図である。

第８図はアナログスイッチと第１図に示した電圧基準回路の一部との配線図であ る。

第９図は第１図に示した電圧基準回路用の別の回路の配線図である。

第１０図は第１図に示した電圧基準回路用のなお別の回路の配緋図である。

発明の詳細な説明 本発明回路は第１図にブロック図で示しである。回路２０は集積回路（図示して ない）に電力を送る作用をする。電力は６つの源のうちの任意の１つから送るこ とができる。第１の源は、回路盤を経て集積回路のピンに加える普通の主電源で ある。この電源は、主電源Ｖ。０と呼ばれ端子２２に受ける。第２の電源は、端 子２４に接続した第１の電池である。第６の電源は端子２６に接続した第２の電 池である。選定した実施例では、この回路はＣＭＯ８集積回路メモリーの一体部 分として作る。

演算集積回路、電池及び本発明回路を納めるパッケージは、ＰＣ麹８８１１００ ７０６号明細書に記載し℃ある。本発明の好適とする実施例では回路２０は、普 通の動作のためにＣＭＯＳメモリーに電力を送り電力低下モードでメモリーにデ ータを保持する。

集積回路：（供給する電源は回路Ｖ。０と称する。この電源は端子２８に供給す る。主電圧Ｖ。０が十分なレベルにあるときは、主電圧Ｖ。０はダイオード３０ を経て端子２８に直接伝送する。主電圧Ｖ。０がノリセット電圧より低いときは 、２つの電池の一方は電源への端子２８に接続され集積回路の動作を電力低下モ ードに保つ。すなわち回路２０から給電を受ける集積回路は、主電源が消滅して も絶えず電力を受ける。

端子２２は、ＶＣＣＯＫで表わした回路３２への入力として作用する回線３１に 接続しである。回路３２は６つの出力信号を生ずる。第１の信号は、主電源の状 態を示すｖｃｃｏｘである。第２は電力オンリセットを表わすＦＯＲであり、そ して第６は電力低下リセットを表わすＰＤＲである。これ等の３つの信号はそれ ゛ぞれ回線３４．３６．３８を経て伝送する。

第１の電池は端子２４を経て回線４４に接続しである。回線４４は、バットスイ ッチ（ＢＡＴＴＳＷ工ＴＣＨ）で表わした回路４６に第１の入力を送る。第２の 電池は端子２６を経て回線４８に接続しである。回線４８は第２の入力として回 路４６に接続しである。回路４６は端子２８に選択的に、第１又は第２の電池を 接続し或はこれ等の電池のどちらにも接続しない。

回線４４．４８は又、複数のアナログスイッチを備えた回路５０に接続しである 。

アナログアースは矢印により例示され、ディジタルアースは３不の水平棒アース 標Ｒにより例示しである。

回線３０は抵抗器５２〜１０の直列群に接続しである。抵抗器ＴＯは接地しであ る。各抵抗器５４〜６８は、これ等にそれぞれ並列に接続した可溶リンク１２〜 ８６を持つ。接続点８８は両抵抗器６０．６２の接合部に接続しである。各リン ク７２〜８６は選択的に開かれ、回ｇ３０、接続点８８及びアースの間に精密分 圧回路網を形成する。各リンク７２〜８６は、これにレーデ−パルスを加えるこ とにより開くのがよい。

各可溶リンクは、回線３０に４．６２５　Ｖを加えることにより接続点８８に２ ．５ｖを生ずるようにして開く。

回線３４．３６の信号ＶＣＯＯＫ、　ＦＯＲは制御論理回路９２に入力する。回 路９２は、回線９４を経て回路５０に伝送する複数のアナログスイッチクロック 信号を生ずる。１本の回−が複数の信号を搬送す２ものである。回線３４の信号 ｖｃｃｏｘは同様に回路５０に伝送する。回路９２は又、回想９６８経て電圧基 準回路９８に伝送する比較器クロック信号を生ずる。回線３６のＦＯＲ信号は回 路９８に伝送する。電圧基準回路９８はアナログスイッチ回路５０から回Ｈ１０ ０を経て入力電圧を受ける。回路９８は、回線１０２を経て制御論理回ｗｒ９２ に伝送する比較器出力信号を生ずる。

制御論理回路９２は回Ｗ！ｊ１０４に出力信号ｉを生い）が書込み指令を受けら れることを指示する。回線１０４は第１の入力としてＮＯＲケゞ−トに接続して あもＮＯＲデート１０６はその第２の入力を書込み可能入力端子１０８に接続し である。ケゞ−ト１０６の出力は回線１１０を経て集積回路メモリー（図示して ない）に伝送する。

回路９２はさらに、集積回路メモリーがチップ選択線１１２に伝送する。ケゞ− ト１１４はその第２の入力を回線１１６を経てチップ選択端子１１８に接続しで ある。デート１１４の出力は回線１２０を経て集積回路メモリー（図示してない ）に伝送する。回線１１２の０８ＯＫ信号はさらにＮＯＲケ゛−）１２２０入力 に送る。

ケゞ−ト１２２は回線１２４で集積回路メモリーに出力を送る。ｒ−）１２２の 第２の入力は回線１２６を経て集積回路の別の入力端子に接続しである。この集 積回路の残りの端子もデート１２２のような各デートを経て接続しである。

第２図には回路２０の動作を示す線図を例示しである。曲ａ１３２は集積回路メ モリーに送る適宜の電力である主電圧ＶＣＣを表わす。この電圧は時間の関数と して示しである。電池の電圧は線１３４により示しである０ 主電源が線１３４により示した電圧より低（〜電圧にあるときは、回路２０は両 電池の電圧レベルを監視するっこの条件ではこの演算回路は電力低下モードにあ る。これ等の電池の一方はオンライン接続され演算集積回路だ補助電力を供給す る。オンライン電池の電圧が補助電池の電圧より約肌６ｖ低い電圧まで降下する と、回路２０は一方の電池から他方に切換わる。このようにして、オンライン電 池のエネルギーが消耗し、電池か除かれ、又は故障するときに自動転移が起る。

曲線１３２の主供給電圧が線１３４以下から線１３４以下に移るときは、端子２ ２を経て前方罠送られる主電力はダイオード３０に順、バイアスを加え集積回路 を主電源に接続する。しかし主電圧がプリセット演算しはチップ選択指令を受け ることができないようにセットする。すなわちこの状態ではデータはメモリーか ら読出し又はメモリーに書込むことができない。

主給電電圧が上昇し続け４．６ｖの動作レベルに達するに伴い、回路２０は両電 池のサンプリングを行いこれ等の電池の検査結果が良好であれば、信号ＷＯＫ、 　ＣＢＯＫをセットする。これ等の２つの信号をセットすることにより、集積回 路メモリー（図示してない）が読出し及び書込みの両方ができる普通の方式で機 能することかできる。しかしどちらかの電池の検査結果が不良でリーの書込みを 妨げる。このことはこのメモリーを使う装置に電池の故障の警報として作用する 。回路２０は又主電圧をふたたび検査し、この電圧が４．６ｖ以下に降下した場 合にこの手順を繰返す。

想１３４により示した主給電電圧が４．６■以上刀≧ら４．６ｖ以下に移るとぎ は、信号ＷＯＫ、　Ｃ！ＳＯＫがリセットされメモリーの読出し及び薔込みを抑 止する。

主給電電圧が＋ｍ　１３４より低い１厘に移るに伴い、集槓回命メモリーは、ダ イオード３０かもはや１唄バイアスを受けないとぎに、１次給電源から接続を切 られる。

このメモリーは次で最高の電圧を持つ電池に接続される。この状態では回路２０ は２個の電池の各電圧レベルを監視し、オンライン′祇池の電圧が補助′電池の 電圧より約０．６　Ｖたけ降下するとぎはオンライン電池から補助電池に切侠え る。

第１図に示した回路２０の各ブロックを以下に詳細に述べる。

第３図にはＶＣＣ！ＯＫとして示した回路３２を例示しである。回路３２は、１ 次′亀源電池及び補助′籠池間の転移を制御するように近似レベル検出器として 機能する。

回線３０は６．０ｖレベル検出器１４００Å力に接続しである。レベル検出器１ ４０の出力はシュミットトリガ回路１４２０入力に接続しである。回路１４２の 出力は信号ｖｃ　ｃｏｘである。

回路１４２の出力は、信号ｖｃｃｏｘを生ずるインノぐ一タ１４４０入力罠接続 しである。インバータ１４４の出力は、約２μｓｅｃの時間遅娼を生ずるシュミ ットトリガ回路１４６の人力に接続しである。

回路１４６の出力はインバータ１４８０入力に接続しである。インバータ１４８ の出力はｇｌの入力としてＮＯＲケゞ−ト１５０に接続して−ある。ゲート１５ ０の第２の入力は信号ＶＣ（！ＯＫである。ケ゛−トｉｓｏはＰＤＲ（電力低下 リセット）信号を生ずる。

ＮＯＲケゞ−ト１５２は、その第１の入力を回路１４６の出力に接続し、第２の 入力を信号ｖＣＣＯＫを受けるように接続しである。ケ゛−）１５２はＦＯＲ（ 電力オンリセット）信号を生ずる。

第４図は、８６図に示した回路３２に生ずる信号及形を示す。主電源の電圧は曲 滋１５２としてｆｌｊ示し又ある。曲線１５２の６．Ｏｖの基準レベルはレベル 検出回路１４０のレベルである。１次電力は竪８１５４゜１５６により例示した 点で６．０■のレベルを通過する。

信号ＶＯＣＯＫは、主底力が６．Ｏｖのレベル８経て正に転移するとぎに低い状 ＠から高い状態に転移する。信号ＶＣＣ！ＯＫは、主電力が６．０ｖレベルを経 て負に転移するときに下方転移する。信号ＦＯＲは信号ＶＣＣ！ＯＫの正転移で パルスを持つ。信号ＰＤＲは信号ｖｃｃｏｘの負転移にすぐ引続いてパルスヲ持 ツ。

ＢＡＴＴＳＷ工ＴＯＨ回路４６は第５図に詳しく例示しである。回路４６は、回 路２０か電力低下モードにあるとぎｙｃ一方つ這池刀・ら他方の電池た切侠える 作用をする。

回路■。０は、トランジスタ１６２に接続した端子２８に接続しである。トラン ジスタ１６２はそのケゞ−ト端子にｖｃｃｏｘ信号を受ける。トランジスタ１６ ２はさらに接続点１６４に接続しである。寄生接合キャバノ）ンス１６６は端子 ２８及びアースの間に接続しである。

キャパシタンス１６６は、端子２８の電圧に著しい損耗を生じないで谷電池の転 移ができるように十分な電荷を貯威する。

第１の電池は、端子２４そ及び回線４４を通り入力保護回路網１６８を触てバイ ポーラトランジスタ１７０に接続しである。ｍ２の電池は、端子２６、回線４８ 及び入力保護回路網１７２を牲でバイポーラトランジスタ１７４に接続しである 。トランジスタ１７０は、そのエミッタ端子を回路網１６８に接続し、そのベー ス端子を集積回路の基板に接続し、そのコレクタ端子を接続点１７６に接続しで ある。トランジスタ１７４は、そのエミッタ端子を回路１７２に接続し、そのベ ース端子を回路基板知接続し、そのコレクタ端子を接続点１７８に接続しである 。バイポーラトランジスタ１７０．１１４は、ｐ−チャネルトランジスタの製造 から生ずる寄生ＰＮＰ接合である。この寄生ＰＮＰ構造は回路４６でバイポーラ トランジスタとして利用する。

ＭＯＳ　トランジスタ１８４はそのドレイン端子及びコレクタ端子をバイポーラ トランジスタ１７０のエミッタ端子及びコレクタ端子と並列Ｉｃ接続しである。

トランジスタ１８４のゲート端子は接続点１８６に接続しである。ＭＯＳ　）ラ ンジスタ１８８はそのソース端子及びドレイン端子をバイポーラトランジスタ１ ７４のコレクタ端子及びエミッタ端子と並列に接続しである。

トランジスタ１８８のデート端子は接続点１９０に接続しである。第１の電池は 、トランジスタ１７ｏ。

１８４を持つ構造を経て回路基板て接続しである。第２の電池は、トランジスタ １７２．１８８８持つ構造を経て回路基板に接続しである。

トランジスタ１９２は、そのソース端子及びドレイン端子を両接続点１６４，１ ７６間に接続し、又ベース端子を接続点１７８に接続しである。トランジスタ１ ９４は、そのソース端子及びドレイン端子を接続点１６４．１７８間に接続し、 又ベース端子を接続点１７６に接続しである。

トランジスタ１９６は、ソース端子及びドレイン端子を接続点１７６．２００間 に接続し、又ベース端子を接続点１７８に接続しである。トランジスタ２０２は 、そのドレイン端子及びソース端子を接続点１７８゜２００間に接続し、又ベー ス端子を接続点１７６に接続しである。各トランジスタ１９２，１９４，１９６ ゜２０２は交さ結合インバータとして接続され、トランジスタ１９２，１９６は 第１のインバータであり、又トランジスタ１９４，２０２は第２のインバータで あトランジスタ２０４　；！、そのソース端子を接続点１７８に接続し、ドレイ ン端子を接続点１８６に接続し、又ベース端子を接続点２００に接続しである。

トランジスタ２０６は、そのソース端子を接続点１７６に接続し、ドレイン端子 を接続点１９０に接続し、又ベース端子を接続点２００に接続しである。

トランジスタ２０８は、そのソース端子を接続点１８６に接続し、ドレイン端子 を接続点２１０に接続し、又ベース端子を接続点２００に接続しである。

トランジスタ２１２は、そのドレイン端子を接欣点１９０に接続し、ソース端子 を接続点２１０に接続し、又ベース端子を接続点２００に接続しである。

トランジスタ２１４は、そのドレイン端子を接続点１７８に接続し、デート端子 を接続点２１０に接続し、又ソース端子を接続点１８６に接続しである。トラン ジスタ２１６は、そのドレイン端子を接続点１７６に接続し、ケ８−ト端子を接 続点２１０に接続し、又ソース端子を接続点１９０に接続しである。

トランジスタ２１８は、そのソース端子を回路Ｖ。。

に接続し、ドレイン端子を接続点２００に接続し、又ベース端子を信号ＰＤＲを 受けるように接続しである。

トランジスタ２２０は、そのドレイン端子を接続点２００に接続し、ソース端子 を接地し、又ベース端子を接続点２２２に接続しである。

トランジスタ２２４は、そのソース端子を回路Ｖ。０に接続し、ケゞ−ト端子を 信号ｖｃｃｏｘを受けるように接続し、又ドレイン端子をトランジスタ２２６の ソース端子に接続しである。トランジスタ２２６０ケゞ−ト端子は、接続点２１ ０に接続しである。トランジスタ２２６のドレイン端子は接続点２００に接続し である。

高インピーダンストランジスタ２２８は、そのドレイン端子を接続点２００に接 続し、ソース端子を接地し、又ベース端子を接続点２１０に接続しである。

トランジスタ２３０は、そのドレイン端子を接続点２１０に接続し、ケゞ−ト端 子を接続点２００に接続し、又ソース端子を接地しである。トランジスタ２３２ ば、そのソース端子を回路ＶＣＣに接続し、ゲート端子を接続点２００に接続し 、又ドレイン端子を接続点２１０に接続しである。トランジスタ２３４は、その ソース端子を回路■。０に接続し、ドレイン端子を接続点２１０に接続し、又ゲ ート端子を接続点２３６に接続しである。

トランジスタ２４２は、そのソース端子を回路Ｖ。Ｃに接続し、ケゞ−ト端子を 接続点２１０に接続し、又ドレイン端子を接続点２４４に接続しである。

トランジスタ２４６は、そのソース端子を回路Ｖ。０に接続し、デート端子を接 続点２１０に接続し、又ドレイン端子をトランジスタ２４８のソース端子に接続 しである。トランジスタ２４８のデート端子は接続点２５０に接続しであるが、 ドレイン端子は接続点２４４に接続しである。

トランジスタ２５２は、そのドレイン端子を接続点２４４に接続し、ケゞ−ト端 子を接続点２１０に接続し、又ソース端子を接地しである。トランジスタ２５４ は、そのケ゛−ト端子を接続点２１０に接続し、ソース端子を接地し、又ドレイ ン端子をトランジスタ２５６のソース端子に接続しである。トランジスタ２５６ のケゞ−ト端子は接続点２５０に接続され、又そのドレイン端子は接続点２４４ に接続しである。

トランジスタ２６２は、そのドレイン端子を回路ＶＣＣに接続し、ゲート端子を 接続点２４４に接続し、又ドレイン端子を接続点２５０に接続し℃ある。トラン ジスタ２６６は、そのドレイン端子を接続点２５０に接続し、デート端子を接続 点２４４に接続し、又ソース端子を接地しである。

トランジスタ２６８は、そのドレイン端子を回路■ｊＣに接続し、ゲート端子を 接続点２５０に接続し、又ドレイン端子を接続点２２２に接続しである。トラン ジスタ２７０は、そのドレイン端子を接続点２２２に接続し、デート端子を接続 点２５０に接続し′、又ソース端子を接地しである。

トランジスタ２７２は、そのソース端子を回路■。０に接続し、ケ゛−ト端子を 接続点２２２に接続し、又ドレイン端子を接続点２３６に接続しである。トラン ジスタ２７４は、そのドレイン端子を接続点２３６に接続し、ケ゛−ト端子を接 続点２２２に接続し、又ソース端子を接地しである。

次に電池切換え回路４６の動作を第５図について述べる。回路４６は、回路２０ が電力低下モ７ドにあるときに２個の電池の一方を端子２８を経て集積回路メモ リー（図示してない）に接続するように動作する。

これ等の条件のもとでは信号ｖｃｃｏＫは低い状態にあり、トランジスタ１６２ を導通させ回路ＶＣＣを端子２８で接続点１６４に接続する。

電力低下モードでは、２個の電池の一方だけが接続され集積回路に電力を送る。

このオンライン電池はＣ！ＭＯ８構造の集積回路の基板に接続遮れる。この基板 はバイポーラトランジスタ１７０，１７４の各ペース端子に接続しである。電池 ２かオンラインであるとして、トランジスタ１８８を導通させる。トランジスタ １８４は非導通になる。トランジスタ１９４，２０２を備えたインバータは、ト ランジスタ１９４が導通しトランジスタ２０２が非導通になるようにセットする 。

又トランジスタ１９２，１９６を備えたインバータでは、トランジスタ１９２を 非導通にし、トランジスタ１９６を導通させる。

オフライン電池この例では電池１がオンライン電池より約０．６■だけ高い電圧 を持つときは、トランジスタ１７０は順バイアスを受ける。この場合電流はトラ ンジスタ１１０を経て接続点１１６に流れる。トランジスタ１９６が導通してい るから、電流は接続点２００に流れる。接続点２００は、高いインピーダンスヲ 持つように作ったトランジスタ２２８のドレイン端子に接続しである。トランジ スタ２２８を経て電流が流れないときは接続点２００は低い電圧レベルに保つ。

しかしトランジスタ２２８８経℃電流が流れるときは、接続点２００は一層高い 電圧レベルに引上げられる。

接続点２０００電圧が増すに伴い、トランジスタ２３０が導通すること罠より接 続点２１０を一層低い電圧状態に引下げる。接続点２１０は、トランジスタ２２ ８０ケゞ−ト端子に接続されトランジスタ２２８を非導通にする。各トランジス タ２２８，２３０は、接続点２００の電圧のわずかな上昇により急激なシフトが 起り、接続点２００を高い電圧状態に引上げ、接続点２１０を接地するような正 帰還配置に接続しである。

この条件では、各トランジスタ２０８，２１２は導通し、各トランジスタ２０４ ，２０６は非導通になる。

又各２ツチトランゾスタ１９２，１９４，１９６゜２０２はすべて、これ等の各 ラッチトランジスタの両端間の差動電圧がないから非導通になる。しかし接続点 ２１０の低電圧状態は、各トランジスタ２０８゜２１２を経てトランジスタ１８ ４，１８８のデート端子に伝わりこれ等のトランジスタを導通させる。すなわち 接続点１１６は電池１の電位に引かれ、接続点１７８は電池２の電位１で引かれ る。この例では電池１の電位は電池２の電位より約０．６ｖ高い。

前記したようにトランジスタ２３ｆｆが導通する左接続点２１０を接地する。こ の状態は、シュミットトリガ回路を構成するトランジスタ２４２，２４６，２４ ８゜２５２．２５４，２５６，２６２，２６６の群に伝わる。この回路の出力は 次でトランジスタ２６８，２７０から成るインバータ回路を経て伝わり接続点２ ２２に筒い電圧状態そ生ずる。この場合トランジスタ２２０を導通ぢせ接続点２ ００を接地する作用をする。シュミットトリガ回路を経ては時間遅延を伴う。

接続点２００を接地すると、トランジスタ２０２は接続点１７６の電圧により導 通ずる。トランジスタ１９６は、接続点１１８の電圧が接続点１７６の電圧より 低いので導通しない。トランジスタ２０２が導通すると、接続点１７８は、トラ ンジスタ２０２のこの導通により接地する。

接続点２００を接地すると、トランジスタ２３０は非導通になり、接続点２１０ は高い電圧状態に引上げられる。

接続点２００が低い状態にあり接続点２１０が高い状態にあると、トランジスタ ２０８，２１２は非導通になりトランジスタ２０４，２０６は導通する。接続点 １７８の低い状態はトランジスタ２０４を打て伝わりトランジスタ１８４を導通 させる。接続点１７６の高電圧状態はトランジスタ２０６を経て伝わりトランジ スタ１８８を非導通にする。さらに接続点１７８の低い電圧状態によりトランジ スタ１９２が導通し、又接続点１７６の高い電圧によりトランジスタ１９４が非 導通になる。すなわち第２の電池は端子２８から接続が切几、第１の電池は端子 ２８に接続される。

接続点２１０を低い電圧状態に引下げるとぎは、シュミットトリガ回路が働き、 接続点２２２に低い電圧状態が生ずる。選定した構造のもとではこのシュミット トリガは数百ナノｓｅｃの時間遅延を伴う。このようにし℃、接続点２１０が低 い電圧状態になった後接続点２２２に負の転移が生ずる。接続点２２２のこの状 態は、トランジスタ２２０を非導通にし接続点２００を隔離し接続点２００を高 インピーダンストランジスタ２２８により地電位近くに引下げる。これ等の条件 のもとでは、接続点２００は低く接続点２１０は高くなり本回路の初期条件をふ たたび設定する。

第６図には、第１図に示した制御論理回路９２の一部を構成する環形発振回路２ ８４を例示しである。回路２８４は、回路２０内の他の回路素子を駆動するのに 利用する複数のクロック信号を生ずる。回路２８４は、直列接続のＮＡＮＤゲー ト２８６、インバータ２８８、インバータ２９０、インバータ２９２．インバー タ２９４及びインバ〜り２９６を備えている。コンデンサ２９８は、ケ”−）２ ８６の出力とインバ〜り２９２の人力との間に接続しである。コンデンサ３００ はインバータ２９２の出力とＮｏＲ）ｆ−ト３ｏ２の第１の入力との間に接続し である。

ケゞ−ト３０２の出刃はインバータ３０４の入力に接続しである。インバータ３ ０４は又インバータ３０６に接続しである。コンデンサ３０８は、ＮＯＲケゞ− ト３０２の出力とインバータ３０６の入力との間に接続しである。インバータ３ ０６の出力はＮＡＮＤケ゛−ト３１４の第１の入力に接続しである。ＮＡＮＤデ ート３１４の出力は、インバータ３１８に接続したインバータ３１６に接続しで ある。コンデンサ３２０は、ＮＡＮＤケゞ−ト３１４の出力とインバ゛−夕３１ ８の出力との間に接続しである。

インバータ３１８の出方は、インバータ３２４に接続したインバータ３２２に接 続しである。インバー　タ３２６は、その入力をインバータ３２４の出方に接続 し、又インバータ３２６の出力そＮＡＮＤゲート２８６の第１の入力に接続しで ある。

環形発振回路２８４は複数のクロック信号を生ずる。

インバータ２９０の出刃にはφＡ倍信号生ずる。インバータ２９６の出力にはφ Ｂ信号を生ずる。インバ〜り３０６の出力にはφＣ信号を生ずる。インバータ３ １８の出力にはφＢ信号を生ずる。インバータ３２６の出力にはφＢ信号を生ず る。

φＢ信号及びφＢ信号はＮｏＲｒ−）３３２に入力しクロック信号φ２を生ずる 。φ２信号はインバータ３３４ｆｉ−Ｍで送られφ２信号を生ずる。φＢ信号は インバータ３３６に入力しφ６信号を生ずる。φ３信号はφＢ信号に対応する。

φＡ倍信号びφＣ信号はＮＡＮＤゲート３３８に入力し信号φ４を生ずる。デー ト３３８の出力は又インバータ３４０を経て送られφ４信号を生ずる。

信号ＦＯＲ，ＶＣＣ！ＯＫはＮＯＲｒ−ト３４２に入力し信号ＲｏｓＣを生ずる 。ゲート３４２の出力はインバータ３４４８１て送られ信号ＲＯ８Ｃを生ずる。

ＲＯ８ｃ信号はＮＯＲデート３０２に第２の入力として送る。ＲＯ８Ｃ信号ｈｔ ＮＡＮＤｒ　−）　２８６及びＮｈＮＤｐｆ　−）　３１４　Ｋｄｇ２の入力と して送る。共通の名称の信号は、特定の相互接続線は示してないが第６図では相 互に接続しである。

回路２８４は発振して、回路２０の他の場所で利用する記名のクロック信号を生 ずる。

第１０図に示したバイアス電流信号ＦＢ２は、インバータ２９０，２９６，３０ ０，３１８，３２６を備えた回路に送る。信号ＰＢ２は、これ等のインバータに より給電した各コンデンサに限定電流を送りこれ等のコンデンサに遅い立上がり 時間を生ずる。

制御論理回路９２はさらに、第７図に例示した組合わせの逐次論理回路３５０を 備えている。φＡ倍信号、インバータ３５２と各フリップ・フロップ３５４゜３ ５６．３５８，３６０のＣＫ大入力に入力する。インバータ３５２の出力は各フ リップ・フロップ３５４゜信号０８ＯＫはフリップ・フロップ３６０の。出方に 化フリップ・フロップ３５４のＱ出力は、ＮＯＲケゞ−ト３６２　、　ＮＯＲｒ −ト　３６４　、　ＮＡＮＤ　ケ゛−ト　３６６　及びＮＡＮＤ　ｒ　−）　３ ６８への入力として生ずる。フリップ・フロップ３５４のＱ出力はＮＡＮＤ　ｒ −）　３７４への入力として生ずる。

フリップ・フロップ３５６のＱ出力は、Ｎ０Ｒ１ｆ？−１３７６、ＮＡＮＤ　ｒ 　−）　３７８への第１の入力として又ＮＡＮＤ　ｒ　−）　３５８への第２の 入力として生ずる。フリップ・フロップ３５６のＱ出力は、ＮＯＲゲート３６４ への入力として又ＮＡＮＤケ゛−）３６６への別の入力として生ずる。

フリップ・フロップ３５８のＱ出力は、ＮＡＮＤ　）ｆ−ト３８０及びｘｏＲｐ ｙ’　−）　３８２への入力として生ずる。

フリップ・フロップ３６０のＱ出力はＮＡＮＤデート３８０への第２の入力とし て生ずる。後述する比較器出力信号は、ＮｏＲｒ−’）　３６２、ＮＡＮＤデー ト３７８及びインバータ３８４への入力として生ずる。

ＮｏＲｐｔ”　−）　３６２（１）出力は、ＮＯＲデート３７６への人力として 生ずる。ＮＯＲｒ″′−）　３７６の出力はフリツノ−フロップ３５４のＤ端子 に接続しである。、ＮＡＮＤケ゛−ト３７８の出力はＮＡＮＤ　ｗ”　−）　３ ７４への第２の入力として接続しである。ＮＡＮＤケ”−）３７４の出力はクリ ップ・フロップ３５６のＤ端子に接続しである。

インバータ３８４の出力は、ＮＯＲデート３６４への入力として又ＮＯＲゲー） ３９０への入力として接続し℃ある。Ｎ０Ｒ４”−ト３８２の出力は、ＮＯＲケ ゞ−ト３９０への第２の入力として生ずる。ＮＯＲゲート３９０の出力ハフリン プ゛フロップ３５８のＤ端子に接続しである。ＮＯＲデート３６４の出力は、ク リップ・フロツノ３６０のＤ端子に接続しである。

第７図に示した回路３５０は複数のスイッチ制御信号を生ずる。信号ＴＶＯＣは フリップ・フロップ３５４のＱ出力に生ずる。信号’ｒｖｃ　ｃはフリップ・フ ロップ３５４のＱ出力に生ずる。インバータ３９２はＮＡＮＤケゞ−ト３６０の 出力に接続され信号ＴＢｉを生ずる。

信号ＴＢ１ばＮＡＮＤデート３６０の出力に生ずる。インバータ３９４は、ＮＡ ＲＤゲート３６８の出力に接続妊ゲート３６８の出力に直接生ずる。

第８図にはアナログスイッチ回、路５０を電圧基準回路９８の一部と共に示しで ある。アナログスイッチ回路５０はスイッチ４００，４０２，４０４，４０６を 備えている。これ等の各スイッチは、差動入力を持ちアナログ信号を送る作用を する。スイッチ４００への入力は信号ＴＩ及びその補信号である。スイッチ４０ ２への入力は信号ＴＢ２及び七〇桶信号である。

スイッチ４０４への入力は信号ＴＶＣＣ及びその補信号である。スイッチ４０６ への入力は信＠　ＶＣＣＯＫ及びその補信号である。

１次Ｖ。０端子２２は、抵抗器５２に接続した入力保護回路網１７３に接続しで ある。

電池１の端子２４は入力保護回路１６８を経てスイッチ４００に接続しである。

電ａ２の端子２６は入力保護回路１７２を経てスイッチ４０２に接続しである。

、スイッチ４０４は、抵抗器６０．６２の接合部の接続点８８に接続しである。

スイッチ４０６の入力は谷スイッチ４００，４０２，４０４の出力に接続しであ る。

各スイッチ４００，４０２，４０４は選択的に慟がせ”（３つの入力信号の１つ をスイッチ４０６に送る。スイッチ４０６の出力は、ソース端子を接地したトラ ンジスタ４０８のドレイン端子に接続しである。信号ｖｃｃｏｘは各トランジス タ４０８，４１０のデート端子に送る。トランジスタ４１０のドレイン端子は接 続点４１２に接続され、又トランジスタ４１０のソース端子は接地しである。ト ランジスタ４１１は、そのドレイン端子を接続点４１２に接続し、ダート端子を 信号’ｉ−ＮＢ工Ａｓを受けるように接続し、又ソース端子を接地しである。

スイッチ４０６の出力はバイポーラトンンゾスタ４１４のベース端子に接続しで ある。トランジスタ４１４は、そのコレクタ端子を回路Ｖ。ｏＫ、接伏し又エミ ッタ端子を接続点４１２に接続しである。

トランジスタ４１４のエミッタ端子はさらにパイボーラトランンスタ４２０，４ ２２のベース端子に接続しである。両トランジスタ４２０，４２２はそれぞれコ レクタ端子を回ｍＶ。Ｃに接続しである。トランジスタ４２０のエミッタ端子は 抵抗器４２４に接続しである。抵抗器４２４の残りの端子は接続点４２６に接続 しである。抵抗器４２８は、その第１の端子を接続点４２６に＃：続し、第２の 端子をＨ地しである。

パイボーラトランゾスタ４３２は、そのベースｉ子をトランジスタ４２２のエミ ッタ端子に接続し、コレクタ端子を回路Ｖ。０に接続し、又エミッタ端子を接続 点４３４に接続しである。５ＡＦＥ信号は接続点４３４に生ずる。

回路２０は複数の信号逆転スイッチ４３８，４４０゜４４２．４４４を備えてい る。信号φ４は各スイッチ４３８．４４２の反転端子とスイッチ４４０，４４４ の非反転端子とへの入力である。信号φ４は、スイッチ４４０，４４４の反転入 力端子とスイッチ４３８゜４４２の非反転入力端子とへ入力である。

接続点４２６は各スイッチ４４０．４４２の入力に接続しである。トランジスタ ４２２のエミッタ端子はスイッチ４３８，４４４への入力とじて接続しである。

各スイッチ４３８，４４０の出力は接続点４４６で相互に接合しである。各スイ ッチ４４２，４４４の出力は接続点４４８で互に接合しである。

各トランジスタ４１４，４２０．４２’２＆ま各抵抗器４２４．４２８，４３０ と共に帯域ギャップ基準素子として機能する。この電圧基準素子は２．５■のし きい値電圧を検出するようにしである。これは各トランジスタ４１４，４２０， ４２２のＶＢＥ電圧の和として検出する。この電圧基準素子の出刃は、スイッチ ４３８〜４４４への入力になる差動信号である。各スイッチ４３８〜４４４０機 能は制御信号φ４に応答して、各接続点４４６，４４８に対する帯域ギャップ電 圧基準素子の出力の接続を変える。この切換えは約２００　ｋＨｚの割合で行う のがよい。

基準電圧素子回路は実質的に温度に感じない。

電圧基準回路９８はチョッパ安定比較器４５０を示す第９囚に例示しである。第 １０図について述べるＰＢＩＡＳ信号ハ各信号ハフシスタ４５６．　４５８．　 ４６０゜４６２．４６４，４６６のデート端子への入力である。

各トランジスタ４５６〜４６６はそれぞれソース端子を回路Ｖ。０に接続しであ る。

トランジスタ４５６のドレイン端子は接続点４６８に接続しである。接続点４６ ８は又各トランジスタ４７０．４７２のｒ−）端子に接続しである。トランジス タ４７０のドレイン端子は接続点４６８に接続しである。トランジスタ４７０の ソース端子はトランジスタ４７２のドレイン端子に接続しである。トランジスタ ４７２のソース端子は接地しである。

トランジスタ４５８のソース端子は、各トランジスタ４７９，４８０，４８２， ４８４のドレイン端子に接続した接続点４７８に接続しである。第８図に示した 接続点４４８は各トランジスタ４７９，４８０のデート端子に接続しである。又 第８図に示した接続点４４６は各トランジスタ４８２，４８４のデート端子に接 続しである。各トランジスタ４８０，４８２のドレイン端子は接続点４８６に共 通に接続しである。トランジスタ４８４のドレイン端子は接続点４８８に接続し である。

各コンデンサ４８９，４９０は接続点４６８．４９２の間に並列に接続しである 。２個のコンデンサ４８９゜４９０の代りに単一のコンデンサを使ってもよい。

トランジスタ４６０のドレイン端子は接続点４９８に接続しである。各コンデン サ５００，５０２は接続点４９８，５０２の間に並列に接続しである。・これ等 の２個のコンデンサの代りに単一のコンデンサを使ってもよい。トランジスタ５ ０６は、そのドレイン端子を接続点４９８に接続し、デート端子を接続点５０８ に接続し、又ソース端子を接続点４８８に接続しである。トランジスタ５１０は 、そのドレイン端子を接続点４８８に接続し、ベース端子を接続点５０８に接続 し、又ソース端子を接地しである。

各トランジスタ５１２，５１４は、それぞれドレイン端子及びソース端子を接続 点４９８，５０８間て接続しである。各トランジスタ５１２，５１４のデート端 子は信号φ２を受けるように接続しである。コンデンサ５１６は、第１の端子を 接続点５０８に接続し、トランジスタ５２２は、そのドレイン端子及びデート端 子を接続点４８６に接続し、ソース端子を接地しである。

トランジスタ４６２のドレイン端子は、ＮＡＮＤ　）ｆ−ト５２６に第１の入力 を送る接続点５２４に接続しである。トランジスタ５２８は、コンデンサとして 機能するようにソース端子及びドレイン端子を互に接続しである。信号φ６はト ランジスタ５２８のデート端子に送る。トランジスタ５２８のドレイン端子及び ソース端子は接続点５０４に接続しである。各トランジスタ５３０．５３２はド レイン端子及びソース端子を接続点５０４，５２４間に並列に接続しである。各 トランジスタ５３０，５３２０ケ９−ト端子は信号φ３を受けるように接続しで ある。

トランジスタ５３４は、そのドレイン端子を接続点５２４に接続し、ゲート端子 を接続点５０４に接続し、ソース端子を接続点４８６に接続しである。トランジ スタ５３６は、そのドレイン端子を接続点４８６に接続し、ゲート端子を接続点 ５０４に接続し、ソース端子を接地しである。

トランジスタ４６４のドレイン端子は、ＮＡＮＤ　ｒ　−ト５２６に第２の入力 を接続した接続点５４２に接続しである。トランジスタ５４４は、そのドレイン 端子を接続点５４２に接続し、ゲート端子を接続点５４６に接続し、ソース端子 をトランジスタ５４８のドレイン端子に接続しである。接続点４３４の信号５Ａ ＦＥは、）うｙ７スタ５４４，５４８の接合部に接合しである。

トランジスタ５４８のデート端子は接続点５４６に接続され、又トランジスタ５ ４８のソース端子全接地しである。

トランジスタ４６６のドレイン端子は接続点５４６に接続しである。トランジス タ５５０は、そのドレイン端子及びケゞ−ト端子をトランジスタ５５２のドレイ ン端子に接続しである。トランジスタ５５２は、そのケ゛−ト端子を接続点５４ ６に接続し、ソース端子を接地しである。

次九回路４５０の動作を第９図について述べる。帯域ギャップ比較器により接続 点４４６，４４８に生ずる差動信号は比較回路４５０に入力を送る。信号ＰＢ工 ＡＳは、第１０図に示した電流バイアストランジスタと共に鏡像対を形成する各 トランジスタに入力する。

第９図の鏡像トランジスタはトランジスタ４５６゜４５８．４６０，４６２，４ ６４．４６６である。これ等の各トランジスタの寸法は所望の流通電流を生ずる ように選定する。

回路４５０は、クロック信号φ２．φ６に応答して反復して逐次に動作する。ク ロック信号φ２が高い状態にあるときは、各トランジスタ５１２，５１４が導通 し、コンデンサ４８８，４９０は、入力回路のオフセット電圧誤差につりあう状 態に帯電する。比較回路４５０の第１段は、緊線５５８の左側の回路である。

比較回路４５０の第２段は線５５８，５６０間の回路である。

信号φ２が高い状態にあり各コンデンサ４８８゜４９０が給電され比較回路４５ ０の第１の状態のオフセット電圧を補償した後、クロック信号φ２は低い状態に なり接続点４４６，４４８における入力信号の差が増幅され端子４９８に送られ る。

信号φ２の補信号はコンデンサ５１６に供給され信号φ２の容量性結合効果を補 償する。

比較回路４５０の第２段は第１段とほぼ同じように動作する。クロック信号φ６ は、各トランジスタ５３０゜５３２を周期的に導通させ各コンデンサ５００，５ ０２を帯電させ比較回路４５０の第１段のオフセット誤差を記憶する。信号φ６ が低い状態にあるときは、第２の状態は、普通の増幅器として機能し端子５２４ に出力を生ずる。

信号φろはトランジスタ５２８に接続したコンデンサに送られ信号φ３の容量性 結合効果に反作用を及ぼす。

端子５２４における出力は、接続点５４２ておける電圧レベルと共にＮＡＮＤケ ゞ−ト５２６に入力する。

ＮＡＮＤケ゛−）　５２６に生ずる出力は、第７図に例示した回路３５０への入 力になる比較出力である。

トランジスタ５２２は、ダイオードクランプとして接続きれ極端な入力電圧に対 し保護作用をする。

線５６０の右側の回路は、第８図のトランジスタ４３２から接続点３４における ＳＡＦ　ＩＩＣ入力信号に応答するスイッチング回路である。選定した実施例で は各トランジスタ４６４．４６６は同じ寸法であり従って同じシンク電流たとえ ば４．０μＡを生ずる。各トランジスタ５４４，５４８は、はぼ同じ寸法である が各トランジスタ５５０，５５２より約２％倍だけ太きい。

接続点５４６は、各トランジスタ５５０，５５２によりトランジスタ４６６かも 受けるシンク電流を生ずる電圧状態になる。しかしこの場合接続点５４２におけ る電圧がトランジスタ５４４，５４８の高度の導通により低い状態てなる。しか しこの接続点に卦ける小さな電圧変化により接続点４３２を経て電流が供給され るときに、トランジスタ５４８に供給される電流により接続点５４２における電 圧が高い電圧状態てなる。

接続点４３４における小さな電圧変化により、接続点５４２にはるかに大きい電 圧シフトを生ずる。

次にバイアス電流発生回路５６６を第１０図尾ついて述べる。回路５６６により 生ずるバイアス電流信号は供給電圧疋は実質的に無関係である。トランジスタ５ ６８は、そのソース端子を回路Ｖ。Ｃに接続し、ケ９−ト端子をＰＢＩＡＳ信号 を生ずる接続点５６９に接続し、又ドレイン端子を接続点５７０に接続しである 。抵抗器５７２は接続点５７０とトランジスタ５７４のトレイン端子との間に接 続しである。トランジスタ５７４のデート端子は接続点５７０に接続され、ソー ス端子は接地しである。

トランジスタ５７６は、そのドレイ・ン端子をトランジスタ５７４のドレイン端 子に接続し、ケゞ−ト端子をトランジスタ５７８は、そのソース端子を回路Ｖ。

０に接続し、ペース端子及びドレイン端子を接続点５６９に接続しである。トラ ンジスタ５８０は、そのドレイン端子を接続点５６９に接続し、ペース端子をト ランジスタ５７６のドレイン端子に接続し、又ソース端子を接地しである。トラ ンジスタ５８２は、そのドレイン端子を接続点５６９に接続し、ペース端子を信 号ＦＯＲを受けるように接続し、又ソース端子を接地しである。

トランジスタ５８４は、そのソース端子を回路Ｖ。０に接続し、ケゞ−ト端子を 接続点５６９に接続し、又ドレイン端子を接続点５８６に接続しである。接続車 ５８６で信号ＮＢ工Ａｓが生ずる。

トランジスタ５８８は、そのドレイン端子及びケゞ−ト端子を接続点５８６に接 続し、又ソース端子を接地しである。トランジスタ５９０は、そのドレイン端子 受けるように接続し、又ソース端子を接地しである。

トランジスタ５９６□、工、そのソース端子を回路■。０に接続し、ケゞ−ト端 子を信号ｖｃｃｏｘを受けるように接続し、ソース端子を接続点５６９に接続し である。トランジスタ５９８に、そのソース端子を回路■。０に接続し、ケゞ− ト端子を信号ＶＣＯＯＫを受けるように接続し、又ソース端子を接続点６００に 接続しである。接続点６００には信号ＰＢ２を生する。トランジスタ６０２は、 そのソース端子を回ＦＪ１６Ｖｃｃ　Ｋ、接続し、又デート端子及びドレイン端 子を接続点６００に接続しである。

トランジスタ６０４は、そのソース端子を回路Ｖ。。に接続し、又ｒ−）端子及 びドレイン端子を接続点６００に接続しである。トランジスタ６０６は、そのド レイン端子を接続点６００に接続し、ゲート端子を接続点５８６に接続し、又ソ ース端子を接地しである。

本発明の選定した実−施例では信号ＰＢＩＡＳは、対応する等しい寸法の各トラ ンジスタに４μへの鏡像電流を生ずるようなレベルで生ずる。信号ＰＢ２は、第 ６図に示した環形発振回路２８４に供給する１μＡの電流を生ずる作用をする。

信号ＮＢＩＡＳは、同様な寸法の鏡像トランジスタに２μへの電流を生ずるのだ 使う。

要するに不発明は、１次電源又は補助電池を集積回路を動作させるように選択的 に接続する回路にある。

本回路は、電力低下モードで動作するように電圧の高い方の補助電池を選び、オ ンライン電池を連続的に監視し、このオンライン電池の電圧が低いレベルに降下 したときてオフライン電池に交代する。記憶情報の消失を防ぐように集積回路の 動作を抑止するために付加的な制御回路を設けである。特別の応用例では半導体 メモリーへの書込み可能信号を抑止し補助電源の故障を警告し付加的信号回線又 は状態語の必要をなくす。

本発明による電力制御回路はメモリーのような集積回路の一体部分としてオンチ ップに作る。

以上本発明の１実施例を添付図面（（例示し詳細、−述べたが、本発明は前記実 施例に限るものではなく本発明の範囲を逸脱しないで道程の変化変型を行うこと ができるのはもちろんである。

浄書（内容に変更ない 手　続　補　正　書　（方式） 特　許　庁　長　官　殿　昭和５８年３月１７　日ｌ　事件の表示　ＰＣＴ／Ｕ Ｓ８１１００７０５３　補正をする者 事件との関係　特許出願人 名称　マスチク、コーパレイシャン 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．　複数の電源の１つから集積回路に電力を送る方法において、主電源と第１ 及び第２の補助電源とを設け、これ等の第１及び第２の補助電源の電圧を比較し のうち高い方の電圧を持つ補助電源の電圧が前記主電源の電圧を越えたときに前 記の高い方の電圧を持つ補助電源を集積回路に電力を供給するように接続し、前 記主電源の電圧が高い方の電圧を持つ補助電源の電圧をプリセットしきい値だけ 越えたときに１記主電源を前記集積回路に電力を送るように接続することから成 る方法。　。 ２、集積回路に接続した電圧が所定の電圧より低くなったとぎに前記集積回路へ の入力信号を抑止する請求の範囲第１項記載の方法。 五　複数の電源の１つから集積回路メモリーに電力を送る方法において、主電源 と第一１及び第２の補助電池とを設け、これ等の第１及び１＄２の補助電池の電 圧を比較し高い方の電圧を持つ電池を選定し、前記の高い方の電圧を持つ電池の 電圧が前記主電源の電圧を越えたときに電圧低下モードで集積回路メモリーに電 力を供給するように前記の高い方の電圧の電池を接続し、前記主電源の電圧が前 記の高い方の電圧の電池の電圧をプリセットしきい値だけ越えたときに電力上昇 モードで前記メモリーに電力を供給するように前記主電源を接続することから成 る方法。 ４、　メモリーに接続した主電源又は電池の電圧が所定の電圧より低くなったと きに書込み可能入力信号及びチップ選定入力信号を抑止する請求の範囲第６項記 載の方法。 ５、　両電池の電圧を監視し、メモリーが主電源から給電され前記両電池の一万 の電圧が前もって選定した電圧より低いときに前記メモリーへの書込み可能入力 信号を抑止し、′この書込み可能入力信号の抑止により前記メモリーへのデータ の薔込みを防ぎ電池故障の警告の作用をするようにする請求の範囲第３項記載の 方法。 ６、　書込み可能信号を受けメモリー内部にデータ状態の書込みができるように しチップ選定信号を受けてメモリー内部のデータ状態の読出しができるようにし た集積回路メモリーに電力を送る方法において、主電源及び少くとも１つの補助 電源を設け、前記主電源の電圧が前記補助電源の電圧を越えたとぎに集積回路メ モリーに給電するように前記主電源を接続し、この主電源を前記メモリーに接続 し前記補助電源の電圧が前もって選定した電圧より低くなったときに前記メモリ ーに送る書込み可能信号を抑止することから成る方法。 Ｚ　主電源の電圧か所定の電圧より低くなったとぎにメモリーに送る書込み可能 信号及びチップ選定信号を特徴とする請求の範囲第６項記載の方法。 ８．　複数の電源の１つを集積回路に接続する電力制御回路ておいて、主電源か ら受電する第１の電力端子と、第１の補助電源から受電する第２の電力端子と、 第２の補助電源から受電する第６の電力端子と、前記の第２及び第３の電力端子 の電圧を比較し商い方の電圧を持つ電力端子を集積回路の電力端子に接続する手 段と、前記第１電力端子の電圧が前記集積回路電力端子の電圧をプリセットしき い埴だけ越えたときに前記第１電力端子を前記集積回路電力端子に接続する手段 とを包含する電力制御回路。 ９　第１電力端子の電圧を所定の電圧に対し比較し制御信号を生ずる手段と、前 記第１電力端子の電圧が前記所定電圧より低いとぎに前記制御信号に応答し集積 回路への入力指令信号を抑止する手段とを備えた請求の範囲第８項記載の電力制 御回路。 １０、書込み可能信号を受けてメモリー内部のデータ状態の書込みができるよう にしチップ可能信号を受けてメモリー内部の読出しができるよう罠した集積回路 メモリーに複数の電源の１つを接続する電力制御回路において、主電源から受電 する第１の電力端子と、第１の補助電源から受電する第２の電力端子と、第２の ち高い方の電圧を持つ端子を選定しこの高い方の電圧の端子を集積回路メモＩＪ −に接続する手段と、前記第１電力端子の電圧が前記の第２及び第ろの端子のう ちの高い方の電圧の端子の電圧をプリセットしきい値だけ愁えたとぎに前記第１ 電力端子を前記メモリーに接続する手段と、前記の第２及び第６の電力端子に接 続されこれ等の第２又は第６の電力端子の電圧が所定の電圧より低くなったとき に前記メモリーに送る書込み可能信号を抑止する手段とを包含する電力制御回路 。 １１、第１の電力端子に接続されこの第１　’に力端子の電圧が所定の電圧より 低くなったときにメモリーに送る書込み可能信号及びチレプ選択信号を抑止する 手段を備えた請求の範囲第１０項記載の電力制御回路。 １２、薔込み可能信号を受けメモリー内部のデータ状態の書込みができるように しチップ可能信号を受けメモリー内部のデータ状態の読出しができるようにした 集積回路メモリーに複数の電源の１つを接続するように動作し前記メモリーと一 体に作った回路素子を備えた電力制御回路において、主電源から受電する第１の 電力端子と、第１の補助電源から受電する第２の電力端子と、第２の補助電源か ら受電する第６の電力端子と、前記第１電力端子の電圧を前記の第２及び第６の 電力端子の電圧と比較し前記第１電力端子の電圧が前記の第１又は第２の電力端 子の電圧を越えたときに前記第１電力端子を前記メモリーに接続する手段と、前 記の第２及び第３の電力端子の電圧を比較しこれ等の端子のうち高い万の電圧を 持つ苅子を選定し前記第１電力端子の電圧が前記の高い方の電圧の端子の電圧よ り低くなったときにこの高い方の電圧の廟子を前記メモリーに接続する手段と、 基準接続点を持ち前記の第１電力端子及びアースの間に接続した分圧回路網と、 基準電圧を入力と比較する帯域イヤッゾ基準回路と、この帯域ギャップ基準回路 の入力を前記の分圧回路網、第２電力端子及び第３電力端子の接続点に周期的に 接続する手段と、前記帯域ギャップ基準回路に接続され前記第１電力端子の電圧 が所定の電圧より低くなったときに前記メモリーに送る前記の書込み可能信号及 びチップ可能信号を抑止する手段と、前記帯域ギャップ基準回路に接続され前記 第１電力端子の電圧が前記基準電圧より高く前記の第２又は第６の電力端子の電 圧が補助電源の故障を指示する前もって選定した電圧より低くなると前記書込み 可能信号を抑止しこの誉込み可能信号の抑止により前記補助電源の一方か故障し たことを指示するようにした手段とを包含する電力制御回路。 浄書（内容に変更なし）