JPS58193587A - 優先表示制御装置 - Google Patents

優先表示制御装置

Info

Publication number
JPS58193587A
JPS58193587A JP57075234A JP7523482A JPS58193587A JP S58193587 A JPS58193587 A JP S58193587A JP 57075234 A JP57075234 A JP 57075234A JP 7523482 A JP7523482 A JP 7523482A JP S58193587 A JPS58193587 A JP S58193587A
Authority
JP
Japan
Prior art keywords
display
memory
register
priority
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57075234A
Other languages
English (en)
Inventor
青島 利久
金間 誠一
米山 貢
大山 光男
辻岡 重夫
公明 安藤
梅沢 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57075234A priority Critical patent/JPS58193587A/ja
Publication of JPS58193587A publication Critical patent/JPS58193587A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、カラーの面画を表示するラスタ・スキャン型
のグラフィツタ端末において、面画の嵐な9s分および
面画の境界−の表示を制御する優先表示制御装置に関す
る。
従来のラスタ・スキャン型カラー・グラフインク端末で
のリフレッシュ・メモリの誉込み制御装置では、後から
表示される図面に対し、先に表示した境界l1ilを優
先赤水する(境界線の表示を残丁)4!l能はなくその
丸め再度境界線データをす7ンンシユ・メモリに書込む
必要がお9時間がかかる欠点がおった。また面と面など
の表示が電なる部分の制御については、後からりフレッ
シュ・メモリに書伝次データが優先するか、混合色表示
のどちらかに固定されていて、切替えができない問題が
あった。を次、混合色表示については従来、先に格納し
たす7レツシユ・メモリのパターンを一度読み出し、新
たに書き込むパターンとのOR演算を行って再度書込む
方法であシ、時間がかかる欠点があった。
本発明の目的は、ラスタ・スキャン型のグラフインク端
末において面Iflを表示するとき、面の境界線表示を
優先した表示を高速化し、境界層の優先表示可否制御を
容易にすること、および面と面の重なシ部分の混合色部
表示t−高速に行い、かつ後書き優先表示への切替えt
−容易にすることにある。
本発明の第1は面の境界線優先表示可否制御1ヲ行うた
めに、境界線の画素を、境界1発生時に別のリフレッシ
ュ・メモリのプレーンに蓄積記憶し、塗りつぶし画素発
生時に、そのプレーンの内容を参照して境界線上の塗り
つぶしを行うかどうか全制御する機構を付加することで
ある。
wI、2の発明は重な9部分の混合色表示を高速に実現
するために、すでにリフレッシュ・メモリに書き込筐n
ているパターンt−絖出すことなく、″1”を誓込むプ
レーンのみを誓込み可能にし、恢誓き優先表示では、す
べてのプレーン書込み可能にする制御機構を付けること
である。
第1図が、本発明を含む装置の構成図である。
−実施例として閉図形の塗りつぶし表示を行うときの制
御動作を、第1図を用いて脱明する。まず閉図形の境界
線データとして、線分の始終点座像値が2の線分発生器
に与えらnる。2では、線分上の画素を発生し、画素デ
ータは4のり7レツンユ・メモリお工び5の境界線メモ
リに転送される。
4のメモリは、画面の表示画素にl:1対流のピントか
らなシ、表示図形tビットイメージで保持する。さらに
画面に対応する本メモリは、複数のプレーンからなシ、
同時に各画素の表示色を記憶する。本実施例では、2プ
レーンで最大2!−4色の表示が可r4目である。4の
メモリの内容は、ラスタ・スキャンによって1鯖査Vc
Wjt、出6n1映像変換器9に入)、複数プレーンの
ピント・パターンによって、R(Red) ・G (G
reell) ・B(Blue)の異なるビデオ信号に
変換さnてCRTK伝達さnる。
5は、閉図形の境界線の画素を格納する′#たに付71
11t、7tす7Vツシユ・メモリで、4と同様、画面
の表示1i1ii1素に対応している。
4および5のどのり77ツシユ・メモリのプレーンにデ
 タを書込むかは、8のリフレッシュ・プレーン選択レ
ジスタの(ハ)容と、絣たに付加した3の蕾込み制御回
路によって決する。
次に閉図形の内部の塗りつぶしは、1の塗りつぶし発生
器によって、5から読み出される境界lデータから、境
界線上と境界線で囲まれる領域の塗りつぶし画素が出力
さnる。
1′または2で発生し友画素は、リフレッシュ・メモリ
4と5のプレーン数に対応しft3ビツトのデータ線り
によって、4および5に転送さnる。
4および5でのI[lIi素の蕾込み場所は、1または
2からアドレスが与えられ、アドレスmAt”通って4
および5に伝達さnる。
また同時に、誉込みパルスが書込み制nmwt通して、
3の誉込み制御回路に与えられる。
次に優先表示制御の動作ft!i2明する。
3の書込み制御回路の中の6は、境界線優先モードを表
わす1ピツトのレジスタである。
1で発生する迩9つぶし画素のうち、まず境界想上の頭
りつぶし画素の場合、画素の書込みパルスは制御線Wを
通って、ゲートGl、G2に入力さnるが、グー)Gl
では、5からの値Da =′″l”のため、カントさn
ルジスタ60ビットが′O”のときのみグー)02t−
パスする。6のビットが1”(境界線優先)のときは、
書込みパルスはグー)G2でもカットさn、境界線上の
塗)つぶし画素は、4に誉込まnない。
次に境界耐内部の塗りつぶしの場合、1で発生する薔込
与パルスは、5からの値が10”の(すなわち境界線上
でない)ときにゲートGlk−パスする。グー)G3は
、境界線内部の塗9つぶし画素のとき(Glの出力が1
)、境界線上の塗りつぶし画素表示のとき(G2の出力
が1)、あるいは、2で発生する、細分の画素書込みパ
ルスのいずれかが与えられたとき、出力がIKなる。
さらに03の出力は、リフレッシュ・メモリのブンー/
に対応する3個のゲート群G5に分岐される。
レジスタ84、す7レンシユ・メモルのプレーンに対応
するピッl持りてぃて、書込みたいプレーンのビットだ
けに@l”を立てておく。その信号は、ブレーンに対応
するゲートG5に接続さnている。
ゲートG5は、8からの信号、ゲートG3゜G4がとも
に11#のときのみ’1”になって書込みパルス2 ハ
スして、リフレッシュ・メモリに伝達する。
次に混合色の表示制御とグー)G4の動作ta明する。
レジスタ7Fi混合色表示モードを表わす1ピントのレ
ジスタである。
リフレッシュ・メモリのブレーンに対応する3個のOR
ゲグーG4によって、lまたは2で発生する3ビツトの
画素データは、7の値が@1”(混合色表示上−ド]の
ときには、画素データが′l”のブレーンだけが誓込み
町舵状帖になる。
こうすることによって4の内容は先に簀込筐れ交情様に
OR誉きざtt上内容になるため、混合色表示となる。
一方レジスタフの値が”o#(後iFき優先モード)の
ときは、l筐たは2で発生する画素データの内容に関係
なく、ゲートG4のすべてが′1#となるため、す7レ
ンンユ・メモリには書込みデータの11”または10”
がそのまま沓込まnるため、後IFm!優先懺優先表示
なお、リフレッシュ・メモリ4および5への誉込みと、
表示のための4の読出しとは、時間的に異なるフェーズ
で、そnぞれに独立に行っている。
本実施例によれば、境界Mj潰矢先モードレジスタ6と
、ゲートG2によって、境界線上の塗プつぶし可否全切
替えることができ、境界線の表示を優先させるために、
境界−の再転送・再誓込みの方法に比べ、2倍以上の表
示速度が向上する。ま几混合色表示の場合には、混合色
表示モード・ビット6とグー)04によって、混合色表
示にするために、リフレッシュ・メモリの内容を読み出
す必要がなくなるため、リフレッシュ・メモリへの書込
みが高速化する効果がある。
本発明によnば、境界mを記憶する境界線メモリと、境
界線優先表示モードを記憶する1ピントのレジスタと付
加した論理ゲートの制御によって、境界線優先モードに
おける、境界線データの再転送・再表示が省略できるの
で、境界線の表示速度が2倍に向上する効果がめる。ま
九、境界線表示モードを記憶する1ビツトの内容を変更
することによ〕、境界線の表示可否を反転することがで
き、モードの切替えが容易にな如操作性が向上する効果
がある。
また、本発明によれは、表示データの重な9部分の混合
色表示は、混合色表示モードを記憶する1ピントのレジ
スタと付加した一理ゲートの制御によって、リフレッシ
ュ・メモリの絖出しサイクルが省略できるので、表示速
度が向上する効果がある。、また混合色表示モードを記
憶する1ビツトの内容ffi&更するだけで彼書き優先
表示への切替えができ、操作性が向上する効果がある。
【図面の簡単な説明】
第1図は、本発明を含む装置の構成図と、その機能を実
現している論理図である。 1・・・塗りつぶし発生器、2・・・線分発生器、3・
・・畳込み制御回路、4・・・表示画素格納リフレッシ
ュ・メモリ、5・・・境界線格納メモリ、6・・・境界
m激先モード・ビット、7・・・混合色表示モード・ビ
ット、8・・・リフレッシュ・メモリ・プV−ノ選択レ
ジスタ、9・・・映像変換器、W・・・書込み制#i、
A−=−メモリ・アドレス線、D・・・メモリ書込みデ
ータ線、Da・・・境界線のデータ線、Gl、G2.G
5・・・第1頁の続き 0発 明 者 辻岡重夫 国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内 0発 明 者 安藤公明 国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内 0発 明 者 梅沢清 尾張旭市晴丘町池上1畢地株式 %式%

Claims (1)

  1. 【特許請求の範囲】 1、表示画素を記憶するリフレッシュ・メモVt肩する
    ラスタ・スキャン型のグラフィック端末において、面画
    の境界線を記憶するリフレッシュ・メモリと、境界−優
    先表示可否モードを記憶するレジスタを有し、前記レジ
    スタの内容と、境界mを記憶するリフレッシュ・メモリ
    の内容によってリフレッシュメモリへの迩9つぶし画素
    の齋込みt−制御する回NIを具備する仁とを特徴とす
    る優先表示制御装置。 2、リフレッシュ・メモリヲ肩するラスタ・スキャン型
    のグラフインク端末において、混合色素表示可否モード
    を記憶するレジスタと、前記レジスタの内容と)リフレ
    ッシュ・メモリへの書込みデータの内容によシ、す7レ
    ツ7ユ・メモリへの表示画素の薔込みを制御する回路t
    −AIIすることを特徴とする優先表示制御装置。
JP57075234A 1982-05-07 1982-05-07 優先表示制御装置 Pending JPS58193587A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57075234A JPS58193587A (ja) 1982-05-07 1982-05-07 優先表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57075234A JPS58193587A (ja) 1982-05-07 1982-05-07 優先表示制御装置

Publications (1)

Publication Number Publication Date
JPS58193587A true JPS58193587A (ja) 1983-11-11

Family

ID=13570319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57075234A Pending JPS58193587A (ja) 1982-05-07 1982-05-07 優先表示制御装置

Country Status (1)

Country Link
JP (1) JPS58193587A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194490A (ja) * 1984-03-16 1985-10-02 株式会社アスキ− デイスプレイコントロ−ラ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194490A (ja) * 1984-03-16 1985-10-02 株式会社アスキ− デイスプレイコントロ−ラ

Similar Documents

Publication Publication Date Title
JPS6360492A (ja) 表示制御装置
JPS62172388A (ja) 表示システム
JPS6061790A (ja) 表示用制御回路
JPS58193587A (ja) 優先表示制御装置
JPS60128498A (ja) カラ−表示装置
JPH0356993A (ja) 表示システムおよび液晶表示装置
JPS62173492A (ja) 画像処理装置
JPS59140487A (ja) 反転表示制御装置
JPS6184687A (ja) グラフィックディスプレイ装置
JPS61109097A (ja) デイスプレイ方式
JPS617879A (ja) Crtの高速描画装置
JPS61217097A (ja) 画像表示装置
JPS6117187A (ja) ウインドウ枠表示回路
JPS5971087A (ja) Crt表示装置
JPS5958473A (ja) 画像表示優先順位制御回路
JPH0625928U (ja) ビデオメモリ書込み回路
JPS61184589A (ja) 画像出力装置
JPS5876880A (ja) デイスプレイ装置
JPS5974590A (ja) デイスプレイ装置のメモリ制御方式
JPS62165688A (ja) 表示装置
JPH0321173A (ja) パターン発生装置
JPS62102288A (ja) ビツトマツプデイスプレイ装置
JPS63253990A (ja) カラ−表示画面の切替方式
JPH0224783A (ja) 画像表示装置
JPS59172683A (ja) デイスプレイ装置