JPS5876880A

JPS5876880A - デイスプレイ装置

Info

Publication number: JPS5876880A
Application number: JP17541481A
Authority: JP
Inventors: 水野　作行
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-10-31
Filing date: 1981-10-31
Publication date: 1983-05-10
Also published as: JPS6356550B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（１）発明の技術分野本発明は文字、図形等を表示するディスグレイ装置の改
良に関する。

（２）従来技術従来装置は、第１図に示すように計算機またはデータ入
力機器（例えばキーボード）からの表示情報をインタフ
ェイス２を介してリフレッシ島メモリ３１．３Ｂに記憶
さ蕃た後、タイミング制御回路４の絖出しタイミングに
よりその表示情報を読出してラッチ回路５Ａ、５Ｂにう
、チし、その後う、チ回路５Ａ、５Ｂのう、チデータを
文字発生回路６１．６Ｂで文字等のビデオ信号に変換し
た後、タイミング制御回路４からの同期信号７でドライ
バ８を駆動し前記ビデオ信号を表示部９に表示する構成
である。

ところで、以上のような装置′において表示部９に文字
等を重ね合せ表示する場合、計算機またはデータ入力機
器１より表示すべき２つの情報をそれぞれ対応するりフ
レッシェメモリＪＡ。

３Ｂに記憶させた後、タイミング制御回路４のＲ出しタ
イミング等に基づいて２つの表示情報を同時に読出して
表示部９に重ね合せて表示するものである。一方、重ね
合せ表示とせずに優先表示とする場合、予めリフレッシ
晶メモリＪＡ　、ｊＢの出力側に論理回路を設け、リフ
レッシ晶メモリＪＡ　、ＪＨの一方の表示情報を同論理
回路とタイミング制御回路４０制御信号とを用いて禁止
２し、非禁止状態にある情報のみ優先して表示部９に表
示していた。

（３）　　従来技術の問題点ところで、上記装置にあっては、ハード的に何れか一方
の表示機能に固定されてしまうので、同一の表示部９を
使用して上記両表示機能を使い分けて表示することがで
きない不具合があり、また同一の表示部９に両表示機能
を選択して表示する要求を満たすには単純に両表示機能
を付けたせばよいが、それでは装置の構成およびタイミ
ング制御等の複雑さは否めず、また実装上不利となる欠
点がある。

（４）　　発明の目的本発明は上記欠点を除去するためになされ九もので、同
一回路構成を使用して重ね合せ表示および優先表示等を
選択的に行なえるディスプレイ装置を提供することを目
的とする。

（５）　　発明の構成本発明は、各リフレッシ晶メモリに画素メモリ部および
許可・禁止用ピットメモリ部を設け、表示情報とともに
許可・禁止用ピット情報を各リフレッシ晶メモリに記憶
させ、各リフレッシ晶メモリから続出された許可・禁止
用ピット情報に基づいて複数の文字発生回路の出力を許
可、一方禁止、両方禁止とし、同一の表示部を使用して
重ね合せ表示、優先表示、無表示を行なうことにより、
上記目的を達成するものである。

（６）発明の実施例第２図は本発明装置の一実施例を示す構成図である。同
図において１ノは計算機またはデータ入力機器（以下、
計算機等と指称する）であって、この計算機等１１から
出方した情報はイアｆｉ７エイス１２を介してリフレッ
シ凰メモリ１３ム、１３Ｂに記憶される。この各す７し
。

シ龜メモリＩ　ＪＡ　、　Ｉ　ＪＢは−１−素ごとの表
示情報を格納する多数の画素メモリ部とこれらの画素メ
憚り部ごとに有する許可・禁止用ピットメモリ部とを有
し、タイミング制御回路１４の読出しタイミングで各リ
アレーシェメモリ１３人。

１３Ｂの対応する画素メモリ部および許可・禁止用ピッ
トメモリ部から表示情報および許可・禁止用ピット情報
を出力するようにさっている。

１５Ａ、１５Ｂはう、子回路、１６１．１６Ｂは文字発
生回路、７７Ａ、１７Ｂは許可・禁止用回路である。即
ち、これらのＬ許可・禁止用回路１１に、１７Ｂは、そ
れぞれ２つの入力端を有し、その一方の入力端にはう、
子回路７５Ａ。

１５Ｂで２．チした表示情報および許可・禁止用ピット
情報のうち後者の杵町を九は禁止用のピットが直接入力
され、他方の入力端には表示情報を文字発生回路１６に
、１６Ｂで文字等に変換した信号が入力される。従って
、許可・禁止用回路１７１．１１Ｂはう、子回路１５Ｂ
。

７５Ａからの許可用ビ、トマたは禁止用ピットに基づい
て文字発生回路１６に、１６Ｂからの変換情報を許可出
力したり、或いは禁止したりｆ）ｂ、１８に、１８Ｂは
シフトレジスタであって、タイミング制御回路１４のク
ロ、りＫよってシフトされてその記憶情報を出力する。

図中１９は０Ｒ）ｒａ−ト、２ｏはドライバ、２ノは表
示部である。

次に、第３図はタイミング制御回路１４の構成を示す図
であって、これは水平方向のドツトタイ〉ング１４１を
生成するクロック信号発生器１４２と、ドツトタイミン
グ１４１をもとにして１文字の水平方向および文字間隔
を決める信号を出力する分周カウンタ１４３と、ｌラス
タ上の文字位置を水平開Ｉ信号１４４を得る文字位置カ
ウンタ１４５と、文字を構成する垂直方向および行間隔
を決めるピット信号１４６を出力するラスタカウンタ１
４７と、画面上の行位置を決める垂直同期信号１４８を
作成する゛行位置カウンタ１４９とを備えている。

次に、以上のように構成された装置の作用を説明する。

先ず、計算機等１１より各画素の表示情報に許可・禁止
用ビット情報を付加して入力すると、これらの情報はイ
ンタフェイス１２を介して各リフレッシ晶メモリ１３に
、１３Ｂの画素メモリ部および許可・禁・上用ビ、トメ
モリ部に記憶される。第３図（＆）および同図（ｂ）は
りフレアシ為メモリＺＪＡおよび１３Ｂの記憶内容を示
している。このようにして各リフレッシ晶メモリ１３１
．１３Ｂに記憶され九情報はタイミング制御回路１４の
水平同期信号１４４および垂直同期信号１４６によって
読出してう。

チ回路１５に、１５Ｂに２．チする。これらの２、チ回
路１５に、１５Ｂは各リフレッシ晶メモリＩＪＩｋ、１
３Ｂの情報をラッチするが、そのう、チ情報のうち許可
・禁止用ビット情報を互いに反対側の許可・禁止用回路
７７Ｂ、１７Ａに供給する。一方、ラッチ情報のうも各
画素の表示情報はタイミング制御回路１４のビット信号
に基づいて文字発生回路１６１．１６Ｂに入力する。そ
して、この文字発生回路１６Ａ。

１６Ｂで表示情報を文字等の信号に変換した後、後悔の
許可・禁止用回路７７Ａ、１７Ｂに供給する。

而して、今、タイミング制御回路１４の続出しタイミン
グに基づいて各リフレッシ為メモリ１３ム、１３Ｂの対
応する画素メモリ部から第４図（ａ）　＊　（ｂ）に示
す表示情報”Ａ＃、“Ｅ″を読出したとすると、このと
きこれらの表示情報“Ａ”ｙ＠Ｅ”にそれぞれ詐可用ピ
ット情報＠Ｏｍが付されているので、う、チ回路１５に
、１５Ｂから互いに反対側の許可・禁止用回路１７Ｂ、
１７ｋにそれ′ぞれ許可の信号が入力される。従って、
各文字発生回路１６ム、１６Ｂで変換した文字等の信号
は許可・禁止用回路７７Ａ、１７Ｂおよびシフトレジス
タ１８１．１８Ｂを介して０Ｒｒ−トＪ＃で重ね合さっ
て表示部２ノで表示され、る。第５図はその表示部２１
の表示状態を示している。

次ニ、各リフレッシ晶メモリ１３に、１３Ｂに記憶され
ている表示情報″″Ｂ”、＠Ｆ＃を読出し°たとすると
、との表示情報′″Ｂ＝に許可用ピット情報＠Ｏ”、表
示情報“Ｆ”に禁止用ビット情報＠１＃が付されている
ので、ラッチ回路１５ムを介して許可・禁止用回路７７
Ｂが許可され、一方、許可・禁止用回路７７Ａはう、チ
回路１５Ｂによって禁止される。このため〈文字発生回
路１６Ｂの出力のみが表示部２１にＦ”として表示され
る。２つの表示情報の何れにも禁止用ビ、　ト情報＠ｘ
”が付されている場合には両方の許可・禁止用回路７７
Ａ、１７Ｂがビット情報で禁止される丸め表示部２ノで
は無表示状態となる。このように本装置は表示情報に付
される許可・禁止用ピット情報を互いに反対側の許可・
禁止用回路１７１に、１１Ｂに人力し、そのピ。

ト情報に基づいて文字等の情報を許可したり、禁止した
シするので、同一回路構成により容易に重ね合せ表示、
優先表示および無表示を選択的に行なうことができる。

（７）　　発明の変形例上記実施例では、２つのりフレアシ為メモリ１３ム、１
３Ｂおよび文字発生回路１６Ａ。

１６Ｂの場合について説明したが、２つ以上のリフレッ
シ晶メモリ等を備えそれらの表示情報を重ね合せ表示し
たり、優先表示したシすることができる。但し、この場
合には２種類以上の内容をもつ許可・禁止用ビット情報
を必要とする。その他、本発明はその要旨を逸脱しない
範囲で種々変形して実施できる。

（８）　　発明の効果本発明は以上のように構成したので、回路構成を変東す
ることなく同一の表示部で選択的に重ね合せ表示、優先
表示および無表示をすることができる。また、一画素の
表示情報ごとに許可・禁止用ビット情報を付しそのビッ
ト情報で表示制御するようにしたので、回路構成および
タイ電ング制御の簡素化を図れるディスグレイ装置を提
供できる。

【図面の簡単な説明】

第１図は従来装置の概略構成図、第２図は本発明に係る
ダイスグレイ装置の一実施例を示すし、シェメモリのメ
モリ内容を示す図、第５図は衆示部の表示状態を示す図
＋ある。１３に、１３Ｂ・・・リフレッシ為メモリ、１４・・・
タイミング制御回路、１５１．１５Ｂ・・・う。チ回路、１６１．１６Ｂ・・・文字発生回路、７７Ａ、
７７Ｂ・・・許可・禁止用回路、１８Ａ。１８Ｂ・・・シフトレジスタ、１９・・・０Ｒｒ−）、
２０・・・ドライノ々、２ノ・°・表示部。

Claims

【特許請求の範囲】

複数のりフレッシーメモリ゛に一画素の表示情報ごとに
許可または禁止ピット情報を付して記憶させる手段と１
、この複数のりフレ、シェメモリから続出された表示情
報を文字等の信号に変換して出力する複数の文字発生回
路と、これらの文字発生回路の出力側に設けられた許可
・禁止用回路と、前記複数のりフレッシ為メモリから絖
出された許可または禁止ピットを互いに反対側の許可・
禁止用回路に与えて前記文字発生回路の出力を許可また
は禁止する手段とを備え、前記複数の許可・禁止用回路
の出力を用いて１つの表示部で重ね合せ表示、優先表示
および無我水を行なうようにしたことを特徴とするダイ
スグレイ装置。