JPH0356993A

JPH0356993A - 表示システムおよび液晶表示装置

Info

Publication number: JPH0356993A
Application number: JP19362489A
Authority: JP
Inventors: Kiyokazu Nishioka; 清和西岡; Nobuo Tsuchiya; 土谷　信雄; Hiroyuki Mano; 宏之真野
Original assignee: Hitachi Ltd; Hitachi Video Engineering Co Ltd
Current assignee: Hitachi Image Information Systems Inc; Hitachi Ltd
Priority date: 1989-07-26
Filing date: 1989-07-26
Publication date: 1991-03-12
Anticipated expiration: 2015-03-13
Also published as: JP3018329B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、パーソナルコンピュータ等に適用する多色表
示可能な液晶表示装置の表示方式に関するものである。

［従来の技術コ近年、ラップトップ型コンピュータ市場の急速な広がり
に応じ、液晶表示装置が急速に進歩している。　現状、
これらのラップトップ型コンピュータは、力う一表示可
能なものは少なく、単色表示のものが大多数である。

しかしながら，この種のコンピュータのアプリケーショ
ンは多くがカラー表示を前提としているため、単色表示
のものは階調表示をサポー１−シている。要するに、色
情報を、単色の濃淡情報に変換し、カラー表示をエミュ
レーションしている。

このような階調表示の例としては、特開昭５８−５７１
９２号公報に記載されているものがある。

このような従来技術を利用したコンピュータの表示系回
路の従来例を第２図に示す。

第２図は、階調表示するコンピュータ表示系回路のブロ
ック図である。

図中，１は中央演算処理装置（以下ＭＰＵと略記），２
は液晶表示タイミングコントローラ（以下、ＬＣＴＣと
略記）、３〜５は表示メモリ、６は表示メモリから読み
出す情報から表示色を決定するパレット、７は色情報を
階調信号に変換する階調制御回路、８は単色表示の液晶
表示装置である。

本ブロック図は３系列の表示メモリｉ，ｎ，ｍを持って
おり，８色に対応する８階調表示が可能であり、ＭＰＵ
Ｉが、各表示メモリに表示する情報を書き込むことで，
液晶表示装置８に所望の情報を出力する。

この表示メモリよりの、液晶表示装置８への所望の情報
の出力処理はＬＣＴＣ２が行なう。

ＬＣＴＣ２は、液品表示装置８の走査順序に対応する表
示メモリのアドレスを発生すると共に，液晶表示装゛置
８に対して表示に必要な同期信号を出力する。

このアドレスにしたがって、表示メモリｒ３〜■５は、
表示データを出力する。これらのデータは、１画素に対
して３ビットの情報としてパレット６に送られる。パレ
ット６は、８ワード×３ビット構戊のメモリであり，入
力する３ビットのアドレス情報にしたがってメモリの内
容（３ビットで表現する８色の色情報）を出力する。

要するに、パレット６は、３ビットの論理情報を８色の
物理情報に変換する。

そして、さらに、階調制御回路７は．単色の液晶表示装
置８に表示する８階調の表示信号を生戊する。階調表示
は、１画面走査単位で表示と非表示を制御するフレーム
間引き方式である。

つまり、８画面走査のうち、表示と非表示の比率で８階
調を表現する。たとえば、表示と非表示の割合いを、７
：１、５：３等に設定し８段階の濃淡表示を実現する。

この方式によれば、単色２階調の液晶表示装置で８階調
表示を実現できることに加え、階調制御回路７はＬＳＩ
化等によりハードウェアの小形化が可能であり、コスト
パフォーマンスが良い点で優れている。

ただし、この方式は、微妙な濃淡差を制御するのが困難
であり８〜１６階調が限度となる。したがって、これを
超える多階調表示を実現するためには、液晶表示装置自
身で階調表示する必要がある。

具体的には、プラズマ表示装置で採用しているパルス幅
変調方式等がある。これは，１画素の点灯する時間を制
御するものである。例えば、１画素を表示する時間が５
０ｎ秒であるとすると、５０秒単位のパルス幅制御を行
えば１１階調の表示が可能となる。

このような階調付き液晶表示装置を利用した場合のコン
ピュータ表示系回路のブロック図を第３図に示す。

図中、第２図と同一機能を有する回路ブロックには同一
符号を付す。

１２は６４階調パレット、ｌ３は６４階調液晶表示装置
である。本表示系は、６４階調のうち８階調を選択して
表示する機能を有している。

表示メモリ３〜４から読み出すデータは、６４階調パレ
ット１２の入力となり、６４階調パレット１２は、８ワ
ード×６ビット構或のメモリであり、３ビットの論理情
報を６ビットの物理表示情報に変換する。

要するに、メモリの内容が、８個の論理情報を６４階調
のうち、どの階調に割当てるかを決定する。この６ビッ
トの階調表示情報は、６４階調液晶表示装置ｌ３へ送り
、表示メモリ３〜５の映像情報を画面に表示する。以上
説明したように、第２図に示すフレーム間引き方式と比
較して，６４階調液晶表示装置は、受け取る情報量が３
２倍（６４階調÷２階調）となる。

［発明が解決しようとする課題］以上のように、従来例においては、表示階調数を増加さ
せる場合、次のような点が問題となる。

まず，フレーム間引き方式は、微妙な階調差をつけるこ
とが困難であり、８〜１６階調程度が限界である。

一方，階調機能付き液晶表示装置を使用する場合は、液
晶表示装置が受け取る情報量が増大するという問題点が
ある。つまり、情報量が増えたことにより、液晶表示装
置に与えるインターフェース信号線数が増加するため，
コネクタの大形化と基板上の配線領域の増加を招き高密
度実装の点で不利となる。

一方、信号線数の増加をおさえるためには映像信号の転
送速度を向上せねばならず、ＣＭＯＳ等の低コストなデ
バイスでは対応できなくなる。また、ケーブルから出る
電磁波障害対策が困難になるという問題点がある。

この問題は，単色階調表示よりも多色表示となった場合
に、さらに顕著となる。コンピュータ表示系の世界的標
準仕様である２６万色表示の場合，画素あたり↓８ビッ
トが必要であり、この場合転送速度が２０〜３０Ｍｂｐ
ｓ程度必要となる。

一方、従来の単色表示では、画素あたり８ビット相当の
情報量で約３　Ｍｂｐｓの転送速度であるので、従来に
比べ約１０倍の転送量が必要となる。

これに対して，現状の液晶表示装置は、転送速度最大の
ものでも約１２ＭｂＰｓ程度であり、電磁波障害対策に
も苦慮している状況である。

将来的に，多色表示を実現するためには、深刻な問題で
ある。

以上説明してきた問題点は、ホスト装置と液晶表示装置
間の要転送データ量が多大であることに起因する。

そこで，本発明は、ホスト装置と液晶表示装愉間の要転
送データ量を削減できる表示システムおよび液晶表示装
置を提供することにある。

［課題を解決するための手段］本発明は，前記目的達成のために、表示情報として、論
理表示情報を出力する表示系回路を備えたホスト装置と
、論理表示情報入力を物理表示情報に変換し、表示パネ
ルに映像化する手段を備えた表示装置と、を有すること
を特徴とする表示システムを提供する。

また、この場合、ホスト装置は、表示用同期情報を発生
する同期発生手段と，表示用同期情報が帰線走査中であ
ることを示す場合に限り表示制御情報を出力する中央処
理装置と、論理表示情報を出力する手段と、論理表示情
報と表示制御情報とを切り換え時分割多重し、液晶表示
装置に出力する手段と，を備え，液晶表示装置は、ホスト装置よりの表示制御情報と前記
論理表示情報との共用の入力ポートと、時分割多重され
入力する論理表示情報と表示制御情報とを分離する手段
と、論理表示情報入力を物理表示情報に変換するテーブ
ルを記憶する書き換え可能な記憶手段を備えた変換手段
と、物理表示情報を液晶パネル等の表示パネルに映像化
する手段と，表示制御情報に応じて記憶手段が記憶する
前記テーブルにアクセスする中央処理装置と、を備える
ことが望ましい。

また、本発明は、前記目的を達或するために、表示情報
として論理表示情報を入力される液晶表示装置であって
、入力される論理表示情報を物理表示情報に変換するテ
ーブルを備えた変換手段と、物理表示情報を液晶パネル
に映像化する手段とを備えたことを特徴とする液晶表示
装置．を提供する。

また、前記液晶表示装置は、書き換え可能な記憶手段が
記憶する前記テーブルにアクセスする中央処理装置と、
を備えることが望ましく、さらには、液晶表示装置外部
と前記中央処理装置との、入力ポートまたは入出力ポー
トを備えることが望ましい。

また、前記液晶表示装置は、前記入力ボートとして、液
晶表示装置外部より前記中央処理装置への入力と、前記
論理表示情報と、の共用の入力ボートを備え、時分割多
重され入力する、論理表示情報と液晶表示装置外部より
の入力とを、分離する手段を備えても良い。

また、前記目的を達或するために、前記液晶表示装置に
、分割受信する論理表示情報を復元する手段を備えたこ
とを特徴とする液晶表示装置を提供する。

また、１以上の、パラレルデータを、シリアルデータ化
して液晶装置外部に出力する手段と、↓以上の、液晶表
示装置外部より入力するシリアルデータをパラレルデー
タ化する手段と、の２手段のうち少なくともｔ手段を備
えることが望ましい。

［作　用］本発明の一態様である、多色表示可能な表示システムに
おける作用を説明する。

この表示システムによれば、映像を表示する場合，ホス
ト装置の中央処理装置は、同期発生手段にて発生する液
晶表示装置用の表示用同期情報が帰線走査中であること
を示している時に、必要が有れば、表示制御情報を出力
し，液晶表示装置の書き換え可能な記憶手段中の論理表
示情報と物理表示情報の変換テーブルに、表示しようと
する表示色の物理表示情報と論理抱持情報の対応を変換
テーブルを書き込む、または、変更する。

液晶表示装置において，中央処理装置は、入力されたホ
スト装置よりの表示制御情報を取り出し，表示制御情報
の内容に基づいて、変換手段が有する書き換え可能な記
憶手段にテーブルを書き込む、または、テーブルを変更
する。

その後、ホスト装置は，表示系回路にて、同期発生手段
にて発生する液晶表示装置用の表示用同期情報が表示期
間中であることを示している期間中，表示系回路にて表
示情報として論理表示情報を液晶表示装置に対して出力
する。

液晶表示装置は、受け取った、論理表示情報入力を取り
出し、変換手段にて記憶手段に記憶している変換テーブ
ルで物理表示情報に変換する。そして、この物理表示情
報を液晶パネルに映像化する。

また、ホスト装置が、前記帰線期間中に記憶手段中の論
理表示情報と物理表示情報の変換テーブルの内容の送信
の要求を、表示制御情報として出力し，液晶装置の中央
処理装置が，その要求に応ずるようにしても良い。

なお、以上の，ホスト装置と液晶表示装置との、各情報
の受け渡しは，共用ポートより行うのが望ましい。

また、ホスト装置が、論理表示情報を分割して送信し、
液晶表示装置が、分割受信した論理表示情報を復元する
ようにしても良い。

また、ホスト装置が，液所表示装置に出力する表示制御
情報および論理表示情報は、本来パラレルデータである
が、シリアルデータ化して液晶装置外部に出力し，液晶
表示装置内においてシリアルデータをパラレルデータ化
するようにするのが望ましい。

以上のように，液晶表示装置は、論理表示情報と物理表
示情報との変換テーブルを記憶した記憶手段を内蔵して
いるため，論理情報を受け取ることにより、多色または
多階調表示ができる。論理情報は、物理表示情報よりも
情報量が少ないため、液晶表示装置が外部から入力する
情報量を滅少させ、信号線の増大と転送速度の向上を軽
減できろ。

（以下余白）［実施例］以下，本発明に係る表示システムの第↓の芙施例につい
て説明する。

表示システムは、ホストと液晶表示装置１８より構成さ
れる。

第１図にホスト側表示系回路の構成を示す。

従来例を示す第２図および第３図と同一機能を有する回
路ブロックには同一符号を付す。

図中、ｌは中央演算処理装置（以下ＭＰＵと略記する）
、２は液晶表示タイミングコントローラ（以下、Ｌ　Ｃ
　Ｔ　Ｃと略記）、３〜５は表示メモリ，９、１０、１
１は表示メモリから読み出したパラレルデータをシリア
ルデータに変換する並直変換回路、１４〜１６は表示メ
モリ３〜５から読み出す表示情報をシリアル化したシリ
アル信号線、１７はＬＣＴＣ２が出力する同期信号線で
ある。

１８には６４階調の表示が可能なパレット内蔵の液晶表
示装置を示す。

本表示系回路は、シリアル信号線１４〜１６の３ビット
の論理情報を液晶表示装置１８へ出力する。つまり、６
４階調のうち８階調を選択して表示する。

これは、パソコン等の表示系においては、６４階調全て
を同時に表示するためには、表示論理情報が６ビット必
要となり、表示メモリの容量が本実施例の２倍を要しコ
スト増加となるため，多くの階調のうち任意の限られた
階調を選択して表示するのが，一般的な方式となってい
るのに合わせたものである。

本実施例において、表示メモリより読み出された論理表
示情報は、並直変換回路においてシリアルデータに変換
され，液晶表示装置１８に出力される。

要するに、論理表示情報が限られている点に着目し、論
理表示情報を直接液晶表示装置１８へ出力することによ
り、転送データ量を削減すると共に、液晶表示装置↓８
に接続するケーブルの信号線数を減らすことが特徴であ
る。

次に，液晶表示装置１８の詳細の構戊を、第４図に示す
。

図中、従来例を示す第１図と同一機能を有する回路ブロ
ックおよび同一信号線には同一符号を付す。

図に示すように、同期信号線工７は以下１９〜２２の４
種類の信号よりなる。

１９はデータシフト信号（以下ＣＬ２と酩記）、２０は
液晶交流邪動用信尋（以下Ｍと鴫記）、２１はデータラ
ッチ信号（以下ＣＬＩと略記）、２２は画面走査の始ま
りを示す信号（以下ＦＬＭと略記）である。２３はタイ
ミング回路、２４はＸドライバ，２５はｙドライバ、２
６は液晶表示パネル、２７はパレットである。液晶表示
パネル２６が実際に表示を行なう部分であり，画面解像
度が６４０　Ｘ４００ドットの場合、横方向に６４０個
，縦方向に４００個の電極（合計２５６Ｋ個）がパネル
面を構成している。

これらの電極は、Ｘドライバが出力する６４０本の信号
とｙトライバが出力する４００本の信号により晩動され
る。

ｙトライバは、パネル面４００ライン中走査している１
ラインを決定する鋤きをする。つまり１ライン目から４
００ライン目まで順次選択する。

これに対し、Ｘドライバは、１ライン分に担当する６４
０ドッ１への表示情報を出力するものである。

このようなＸドライバ２４とｙドライバ２５は、同期信
号ｍｌ７が制御する。Ｍ信号２０とＣＬＩ信号２１は、
タイミング回路２３に入力され、Ｘドライバ２４とｙド
ライバ２５の電極に加わる電圧の交流化と画面走査の水
平同期を制御する。

ＣＬ２信号１９は、Ｘドライバ２４が１ライン分の表示
情報を取り込むためのタイミングを決定する。また、Ｆ
ＬＭ信号２２は、Ｙドライバが走査する１ライン目のタ
イミングを示すものであり，画面走査の垂直同期をとる
。

シリアル信号線１４〜１６の論理表示情報はパレット２
７にて，物理表示情報に変換され、Ｘドライバ２４へ送
られ．ＣＬ２信珍１９のタイミングでラッチされる。

Ｘドライバ２４は，１ドット当り６ビットの物理表示情
報を受け取り、アナログの階調情報に変換した後、ｙド
ライバ２５の走査に同期して、液晶表示パネル２６を腿
動する。

本発明のポイントであるパレット２７は、論理表示情報
であるシリアル信号線上・１〜１６をアドレス線に接続
し、データ線をｘトライバ２４に接続することにより８
ワート×６ビノトのメモリて構戊できる。

要するに、各アドレスに対応するメモリの内容（データ
）が、各８個の論理表示情報に対応する６４階調の階調
レベルを決定する。

なお、本発明は、単色の多階調表示に限らず、多色表示
にも対応できる他、液晶表示′！Ａ置に内蔵するパレッ
トの内容が、外部から読み暑き可能とすることもできる
。

以下、この場合の例を、第２の実施例として説明する。

第５図は第２の実施例を示すホスト側表示系回路のブロ
ノク図である。同図において，第ｔ図と同一機能を有す
る回路ブロックおよび同一信９　ａには同一符号を付し
，説明を省略する。

図中、５ａは表示メモリ、ｌｌａは並直メモリ，２８は
論理表示情報を示すシリアル信号線，２９はＭ　Ｐ　Ｕ
　１が制御するシリアルボート、３ｏはシｊアルデータ
線。

３↓にはシリアルポート２９を介してＭＰＵＩが読み書
き可能なパレットを内蔵する２６万色表示可能なカラー
液晶表示装置を示す。

本実施例では，論理表示情報を１６種とするため表示メ
モリを増加し（５ａ）．それにともなうシリアル信号線
２８を液晶表示装置３１へ新たに接続している。また、
液晶表示装置３１に接続する信号線数を少なくするため
，シリアルボート２９を介して、液晶表示装置３１内部
のパレソトの内容にアクセスする。

このシリアルボート２９は、市販の通信制御ＬＳＩによ
り容易に実現できる。

次に、液晶表示装置３１について第６図を用いて説明す
る。

第６図は、液晶表示装置３１の詳細を示すブロック図で
ある。

同図において、第５図と同一回路ブロックおよび同一信
号線には同一符号を付し，説明を省略する。　　図中、
３２はＲＯＭ．ＲＡＭ、シリアルポートを内蔵するＭＰ
Ｕ、３３はＭＰＵ３２のライト信号線、３３はＭＰＵ３
２のリート信写線、３５はＭＰＵ３２のデータハス、３
６はＭＰＵ３２の出力ポート線、３７は選択回路、３８
は複合アドレスバス、３９は１６ワード×６ビット構成
のパレット、４０〜４２は赤、青、緑の色戊分に対応す
る６ビット構或の物理表示バス、４３はカラー表示に対
応するＸドライバ、４４はカラー情報を表示する液晶表
示パネルである。

ＭＰＵ３２は、シリアルデータ線３０がホストとのシリ
アルポートに接続されており，ホス１−よりパレット３
９への書き込み情報、或いは、パレット３９からの読み
出し要求情報を受け取る。

読み出し要求を受けた場合は場合は、パレット３９から
情報を読み出し、シリアルデータ線３０へ出力する。

また、ＭＰＵｌがパレット３９の内容を読み書きするＪ
ｉ合は、まず，出力ボート線３６を制御して選択回路３
７が、ＭＰＵ３２のアドレスバスを選択する状態とする
。

これにより、複合アドレスバス３８はＭ　Ｐ　Ｕ　３　２のアドレス情報となるので，この状
態で、ライト動作の時はライト信号線３３を有効とし、
データバス３５へ、シリアルデータ線３０にてホストよ
り受け取った書き込み情報を出力する。

一方、リード動作の時はリード信号線３４を有効とし，
パレット３９が読み出し情報をデータバス３５を介して
読み出し、その後，シリアルデータ線３０にてホストへ
出力する。

読み書きが完了すると、ＭＰＵ３２は出力ボー１・３６
を制御して、選択回路３７が論理表示情報であるシリア
ルデータ線１４〜１６、および２８を選択する状態とす
る。

これにより、複合アドレスバス３８の４ビット論理表示
情報に対応する６ビットの物理情報が、パレット３９か
ら物理表示バス４０〜４２へ出力されるので，Ｘドライ
バ４３は、２６万色の物理表示情報を受け取ることがで
き、赤青緑の各色成分ごとに階調情報を生威して，液晶
表示パネル４４を廃動する。

ところで、液晶パネル４４は、６４０Ｘ４００ドットの
場合、（６４０ｘ３）ｘ４００画素を有しており、横方
向３画素で↓ドットを構或している。要するに、赤青緑
の順番で１９２０画素の構成となっている。

ここで、この詳細を第７図に示す。

赤成分の物理表示バス４０の情報は，６ビットの階調（
６４レベルの階調）であるため，Ｘドライバ４３が赤の
１画素について、６４レベルのアナログ情報を出力する
。青或分と緑或分についても同様である。これにより、
２６万色の表示が可能となる。

次に、前記のパレット３９について詳細を説明する。

第８図はパレット３９の詳細を示すブロック図である。

図中，第６図と同一機能を有する回路ブロックおよび同
一信号線には同一符号を付し、説明を省酩する。

図中，４５はアドレスデコーダ、４６〜４８はデコード
イｉ号線４９〜５１は１６ワード×６ビットのＲＡＭブ
ロックである。

物理表示情報が入力されると、デコーダ４５は複合アド
レスバスの情報がＯ−Ｆ番地の時，デコード線４６，１
０〜ＩＦ番地の時デコード線４７、２０〜２Ｆ番地の時
デコード［４８を有効にする。

一方、ＲＡＭブロック４９〜５１は各々、赤青緑の色戊
分に対応する物理表示情報を記憶している。したがって
、○番地の内容は論理表示情報○の赤或分の物理表示情
報，１番地は論理表示情報１の赤或分の物理表示情報に
対応している。同様に、１０番地と２０番地は、論理表
示情報Ｏの青成分と緑成分の物理表示情報に対応する。

各ＲＡＭブロック４９〜Ｓ１は工６ワード×６ビットの
構或となっている。このうち、Ｒ　Ａ　Ｍブロック４９
の詳細を以下に説明する。

第９図はＲＡＭブロック４９の詳：ｆＦＢを示すブロッ
ク図である。

図中、第８図と同一機能を有する回路ブロックおよび同
一信号線には同一符号を付し，説明を省略する。

図中，５２と５３はＮＡＮＤ回路、５４と５５は１６ワ
ード×４ビット構戊のＲＡＭ、５５は３ステートのバッ
ファである。

Ｎ　Ａ　Ｎ　Ｄ回ＩＩ！５２は，デコード線４６とライ
１一信号線３３が有効になると、ＲＡＭ５４と５５に書
き込み信号を出方する。よって、この時のデータバス３
３の情報が、複合アドレスバス３７の示す番地に書き込
まれる。

一方、デコード線４６とリード信腫線３５が有効になる
と、バッファ５５のハイインピーダンス状態を解除する
。よって，この時の複合アドレスバス３７の示す番地の
内容が，物理表示バス４ｏを介して、データバス３５へ
出方する。リード動作が終了しリード信号線３４が無効
になると、バッファ５５は再びハイインピーダンス状態
となり、物理アドレスバス４ｏの情報がデータバス３５
に影響することはない。

ここで示したＲ　Ａ　Ｍ　５　４と５５は、市販のＴＴ
Ｌ素子等を利用すれば良い。

本実施例の場合、ＲＡＭ５４はデータバス３４の下位４
ビット．ＲＡＭ５５はデータバス３４の上位２ビットに
接続している。

以上、説明したように、液晶表示装置に内蔵したパレッ
トの内容は外部から読み書き可能であり，ホストが必要
に応じてパレットの内容を書き換えることにより、２６
万色のような多色表示にも対応可能である。

特に、従来であれば物理表示情報の１８ビノトを外部か
ら入力する必要があったが、本発明により、論理表示情
報の４ビットと、シリアルデータ情報１ビットの合計５
ビットで２６万色表示が可能である。

以上説明したように、本発明は論理アドレス情報が、表
示メモリのコストに制限される点に着目したものである
。この表示メモリのコスト（容量）を一定に保つとする
と、表示系の解像度と論理表示情報量は反比例の関係に
ある。

つまり、解像度を低くすると論理表示情報量を増すこと
ができる。前連の実施例によると、６４０Ｘ４００トソ
トで論理表示情報は１６色であるが、３２０×２００ト
ン１〜にすると論理表示情報は２５６色に対応可能であ
る。

このような解像度と論理表示情報の対応色を可変とする
例を第３の実施例として，以下に説明する。

第１０図は、６４０Ｘ４００の解像度で論理表示情報が
１６色、および．３２０Ｘ２００ドソＩ一の解像度で論
理表示情報が２５６色に可変可能な表示システムのホス
ト側表示系回路のブロノク図である。

図中、第５図と同一機能を有する回路ブロックおよび同
一信号線には同一符号を付し、説明を省略する。

５６と５７は４ビットから１ビットの並直変換回路，５
８〜６１は、２ビットの論理表示情報を時分割で送る合
或論理表示情報線，６２は２５６色の論理表示情報に対
応できる液晶表示装置である。

表示メモリ３は、データ８ビットのメモリである。

３２０　Ｘ　２００の解像度で論理表示情報が２５６色
とする場合は、各表示メモリの８ビットのうち、ｎ（ｎ
＝↓、２、３，４）とｎ＋４ビット目の２ビットを↓画
素に割り当てる。すなわち，エアドレスあたり４画素分
のデータとする。そして，たとえば，各表示メモリ３の
８ビットを並直変換回路５６と５７に振り分け，シリア
ルデータ化し、２ビット×４の時分割された画素毎の論
理表示情報に変換する。

他３つの表示メモリについても同様の処理を施し，２ビ
ット×４の計８ビットの論理表示情報（２５６色）を生
或する。

また、さらに、論理表示情報が、８ビットで；よ液晶表
示装置６２に接続するイコ号線数が増えるため、２ビッ
トの論理表示情報にさらに時分割して，合或論理表示信
号線５８〜６エへ出力する。

この場合、表示解像度が低いため、論理表示情報の転送
速度を低下しても、フレーム周波数が下がるという問題
はない。したがって、時分割転送を実現することができ
る。これにより、液晶表示装置６２へ接続する信号線を
４本とすることができる。

６４０Ｘ４００の解像度で論理表示情報が１６色とする
場合は、各表示メモリの８ビッ［・のうち、↓ビットを
１画素に割り当てる。この場合、１番目から８番目の画
素を、上、３、５、７，２，４、６、８の順で表示メモ
リに格納する。すなわち、１アドレスあたり８画素分の
データとする。そして、たとえば、各表示メモリ３の８
ビットを並直変換回路５６と５７に振り分け，シリアル
データ化し、２ビット×４の時分割された２画素毎の論
理表示情報に変換する。

他３つの表示メモリについても同様の処理を施し、２ピ
ット×４とする。

また、さらに、論理表示情報が、２５６色の９場合と同
様に２ビットを、さらに時分割して、合成論理表示信号
線５８〜６１へ出力する。

結果、画素あたり、パラレル４ビット（１６色）の論理
表示情報が，ｌ＠次液晶表示装置６２に出力される。

なお，以上の例では６４０Ｘ４００の解像度で論理表示
情報が１６色、３２０Ｘ２００の解像度で論理表示情報
が２５６色の場合について、説明したが、本例は，表示
メモリの画素あたりに割り当てるビット数を変えること
により、さらに、１６０ＸＩＯＯの解像度で論理表示情
報が６，２万色の場合や、さらに、それ以上の多色表示
にも対応できる。

次に、本実施例における液晶表示装置６２について説明
する。

本実施例における液晶表示装置６２は，３２０×２００
ドットの２５６色表示と、６４０×４００ドットの１６
色表示の両方に対応する。

この表示モード切換え情報は、シリアルポート２９を介
して、液晶表示装置６２に送る。すなわち、シリアルポ
ート２９と液晶表示装置６２の間でやりとりする情報は
、パレットの読み書き情報に限らない。

第１１図に、本実施例に係る液晶表示装置６２の構或を
示す。

図中、第１０図および第６図と同一機能を有する回路ブ
ロックおよび同一信号線には同一符号を付し、説明を省
略する。

図中、６３は表示モードを切り換える出力ボート線，６
４は論理表示情報変換部、６５は論理表示情報バネ、６
６は２５６ワードＸｌ８ビソトのＲＡＭ構成のパレット
である。

ＭＰＵ３２は、シリアルデータ線３０を介し、ホストよ
り表示モード情報を受け取り，出力ポート線６３を制御
する。

論理情報変換部６４は、後述するように出力ポート線６
３の情報により、論理表示情報が１６色であるか、２５
６色であるかを判断し、パレット６６へ論理表示情報を
出力する。

すなわち、２５６色モード時には、時分割した４ビット
の論理表示情報を８ビットの論理表示情報に展開して出
力する。

パレット６６は、論理表示情報の増加にともないＲＡＭ
容量を増加したものであり、第２の実施例で示したメモ
リ素子の数量を増加することで容易に構成できる。

一方、液晶表示パネル２６は、６４０　Ｘ４００ドット
の解像度である。これに、３２０Ｘ２００ドットの情報
を表示するためには、縦横共に２倍に拡大するため４ド
ット単位で表示すれば良い。

この方式は，一般的手法であり，実現は容易である。

そこで、本実施例の要点である論理表示情報量を調整す
る論理情報変換部６４の詳細について述べる。

第１２図に論理情報変換部６４の構成を示す。

図中、第１工図と同一機能を有する回路ブロックおよび
同一信号線には同一符号を付し、説明を省略する。

図中，６７は４ビットのラッチ回路、６８は論理積回路
である。

１６色表示モードの場合、出力ポート線６３は「Ｌ」状
態となっているため、論理積回路６８の出力は『Ｌ」と
なる。したがって，論理表示情報バス６５は、第２の実
施例と同様に、合成論理表示信号線５８〜６ｌの情報が
そのまま出力される。

一方，２５６色表示モードの場合、合成論理表示信号線
５８〜６１の情報を８ビットに変換する必要がある。そ
こで、データシフト信号線１９のタイミングで、ｌ回目
に送られてくる論理表示情報４ピットをラッチし、２回
目に送られてくる論理表示情報４ビットと合わせて、８
ビットの論理表示情報として、論理表示情報バス６５へ
出力する。

このような論理情報変換部６４の働きにより、多様な表
示モードに対応することができる。

本例は、６４０Ｘ４００ドットの１６色表示モードと、
３２０Ｘ２００ドットの２５６色表示モードの２つのモ
ードに対応するものであるが、さらに、６４０Ｘ２００
ドッ１・の６４色モード等についても対応可能である。

以上説明したように、液晶表示装置が外部との間で情報
交換する手段を設けることは，単にパレットの内容を読
み書きするだけでなく，多様な表示モードに対応するよ
うに、液晶表示装置内部のタイミング調整等が可能とな
るインテリジエントな液晶表示装置を提供できる。

ところで、第２、第３の実施例では，液晶表示装置内部
にＭＰＵを設け外部との情報交換を実現した。

これに対して、コストメリッ１・を追求し、簡単な情報
のみ交換可能となるように、ハードウェアのＮＩＲ＆化
を図った例を，第４の実施例として説明する。

第工３図に、第４の実施例に係るホスト側表示系回路の
構或を示す。

図中、６９は選択回路．７０は同期信号線１７の情報を
読み込む入力ボート、７１は液晶表示装置７４への情報
転送を制御する出力ポート、７２は選択信号線、７３は
ライト信号線、７４は論理表示情報とパレッ１・の書き
込み情報を時分割で入力する液晶表示装置である。

選択回路６９は，通常，シリアル信号線１４〜１６、２
８の論理表示情報を選択し、液晶表示装置７４へ出力し
ている。

本実施例は、帰線期間の表示情報は、実際の表示に影響
しないという液晶表示装置の特徴を生かして、帰線期間
にパレットの読み書きを実行するものである。

つまり、論理表示情報と読み書き情報を時分割して、転
送するため，液晶表示装置に接続する信号線数が少なく
できる。

ＭＰＵＩが，液晶表示装置７４内部のパレットに書き込
む場合、先ず入力ボート７０を介して，帰線期間を検出
する。

検出後、ＭＰＵＩは出力ポート７１を介して、選択回路
６９がＭＰＵＩのデータパスを選択するよう選択信号線
７２を制御する。

次に、同じく出力ボート７１を介して、ライト信号線７
３にパルス情報を出力すると共に、データバスを介して
パレッ１・にアクセスする。以上の動作で、液晶表示装
置７４内部では、パレットに書き込み動作が実行される
。

書き込み終了後は、選択信号線７２を制御して、選択回
路６９が論理表示情報を選択する状態に戻す。

以上の手順で、パレットの書き込み操作が完了する。

次に、本実施例に係る液晶表示装置７４について説明す
る。

第１４図に、本実施例に係る液晶表示装置７４の構或を
示す。

図中、第１３図と同一機能を有する回路ブロックおよび
同一信号線には同一符号を付し，説明を省略する。

図中、７５は選択回路６９が出力する時分割バス、７６
は４ビットのラッチ回路、７７はライト制御部，７８は
ラッチ７６のライト信号線，７９はパレット８０のライ
ト信号線、８０は１６ワード×１８ビットのＲＡＭ構成
のパレットである。

表示期間中は、論理表示情報が時分割バス７５を介して
パレット８ｏへ送られ，物理表示情報に変換される。

一方、帰線期間でライト信号線７３にパルス情報が入る
と、ライト制御部７７は、ライト信号線７８と７９に順
次パルス情報を出力する。

１回目のパルス情報はライト信号線７８に出力し，時分
割バス７５の情報をラッチ７６に保持する。２回目のパ
ルス情報はライト信号線７９に出力し、時分割バス７５
の情報が示す論理表示情報に対応するパレットの内容を
書き換える。つまり、１回目のライト動作で保持したラ
ッチ７６の情報を書き込む。

３回目のパルス情報は再びライト信号線７８に出力し、
次に書き換えるパレット８０の物理表示情報をラッチ７
６に保持し、４回目のパルス情報で時分割バス７５の情
報が示す論理表示情報に対応する物理表示情報を書き換
える。

このように，時分割バス７５を利用することにより、ラ
ッチ７６およびライト制御部７７のような簡単なハード
ウエアでパレット８０の書き込みが可能となる。

特に、時分割バスとしたことにより、パレットの情報を
書き込むために増加する外部接続信号線数を、ライト信
号線の１本だけとすることができる。

以上説明したように、以上の実施例によれば、液晶表示
装置に論理表示情報を入力することになるので、外部接
続する信号線数が少なくなり、液晶表示装置を制御する
基板上の配線領域のを低減できる。

また、ケーブル接続用コネクタを小形化できるという点
で高密度実装上の効果がある。さらに、ケーブルの信号
線数低減により、ケーブルから発生する妨害電波低減の
効果もある。

また、外部から情報の授受が可能なる手段を液晶表示装
置内部に設けたことにより、液晶表示装置内部の動作モ
ードを切換え可能となるため、解像度および色数等多様
な表示モードに対応できるという効果がある。

［発明の効果コ以上のように、本発明によれば、ホスト装置と液晶表示
装置間の要転送データ量を削減できる表示システムおよ
び液晶表示装置を提供することができる。

Ｃ以下余白）

【図面の簡単な説明】

第１図は本発明の第一の実施例に係る表示系回路の構或
を示すブロック図、第２図は第一の従来例である表示系
回路の構成を示すブロック図、第３図は第二の従来例で
ある表示系回路の構或を示すブロック図、第４図は第１
の実施例に係る液晶表示装置の構戊を示すブロック図、
第５図は第二の実施例に係る表示系回路の構戊を示すブ
ロック図，第６図は第二の実施例に係る液晶表示装置の
構成を示すブロック図，第７図液晶表示パネルのドット
構或を示す説明図、第８図は第二実施例に係るパレット
の構成を示すブロック図、第９図は第二実施例に係るＲ
．　Ａ　Ｍブロックの構或を示すブロック図、第ｌＯ図
は本発明の第三の実施例に係る表示系回路の構或を示す
ブロック図，第１１図は第３実施例に係る液晶表示装置
の構成を示すブロック図、第１２図は第３実施例に係る
論理情報変換部の構戊を示すブロック図、第１３図は第
四の実施例に係る表示系回路の構或を示すブロック図、
第１４図は第４の実施例に係る液晶表示装置の構成を示
すブロック図である。１−ＭＰＵ、２　・−Ｌ　Ｃ　Ｔ　Ｃ、３、４、５・・
・表示メモリ、９、１０．１１・・・並直変換回路、１
８・・・液晶表示装置、２３・・・タイミング回路，２
４゜Ｘドライバ，２５・・・Ｙドライバ，２７・・・パ
レット、２９・・・シリアルポート、３２・・・ＭＰＵ
、４４・・・液晶表示パネル、４５・・・デコーダ、４
９．　５０．５１・・・ＲＡＭブロック、５４、５５・
・・ＲＡＭ、６４・・・論理情報変換部、７０・・入力
ポート、７１・・出力ボート，７７・・・ライト制御部。

Claims

【特許請求の範囲】１、表示情報として、論理表示情報を出力する表示系回
路を備えたホスト装置と、論理表示情報入力を物理表示
情報に変換し、表示パネルに映像化する手段を備えた表
示装置と、を有することを特徴とする表示システム。２、表示情報として論理表示情報を入力される液晶表示
装置であって、入力される論理表示情報を物理表示情報に変換するテー
ブルを備えた変換手段と、物理表示情報を液晶パネルに
映像化する手段とを有することを特徴とする液晶表示装
置。３、請求項２記載の液晶表示装置であって、書替可能な
記憶手段が記憶する前記テーブルにアクセスする中央処
理装置と、を有することを特徴とする液晶表示装置。４、請求項３記載の液晶表示装置であって、液晶表示装
置外部と前記中央処理装置との、入力ポートまたは入出
力ポートを有することを特徴とする液晶表示装置。５、請求項３記載の液晶表示装置であって、液晶表示装
置外部から前記中央処理装置への入力と前記論理表示情
報との共用の入力ポートと、時分割多重され入力する論
理表示情報と液晶表示装置外部よりの入力とを分離する
手段とを備えたことを特徴とする液晶表示装置。６、請求項３記載の液晶表示装置であって、分割受信す
る論理表示情報を復元する手段を備えたことを特徴とす
る液晶表示装置。７、請求項２、３、４、５または６記載の液晶表示装置
であって、１以上のパラレルデータを、シリアルデータ化して液晶
装置外部に出力する手段と、１以上の、液晶表示装置外
部より入力するシリアルデータをパラレルデータ化する
手段と、の２手段のうち少なくとも１手段を備えたこと
を特徴とする液晶表示装置。８、ホスト装置と液晶表示装置とよりなる表示システム
であって、表示用同期情報を発生する同期発生手段と、表示用同期
情報が帰線走査中であることを示す場合に限り表示制御
情報を出力する中央処理装置と、論理表示情報を出力す
る手段と、論理表示情報と表示制御情報とを切り換え時
分割多重し、液晶表示装置に出力する手段と、を備えた
ホスト装置と、ホスト装置よりの表示制御情報と前記論理表示情報との
共用の入力ポートと、時分割多重され入力する論理表示
情報と表示制御情報とを分離する手段と、論理表示情報
入力を物理表示情報に変換するテーブルを記憶する書き
換え可能な記憶手段を備えた変換手段と、物理表示情報
を液晶パネルに映像化する手段と、表示制御情報に応じ
て記憶手段が記憶する前記テーブルにアクセスする中央
処理装置と、を備えた液晶表示装置と、を有することを特徴とする表示システム。