CN100377207C - 用于驱动显示面板的控制器/驱动器 - Google Patents

用于驱动显示面板的控制器/驱动器 Download PDF

Info

Publication number
CN100377207C
CN100377207C CNB2004100833986A CN200410083398A CN100377207C CN 100377207 C CN100377207 C CN 100377207C CN B2004100833986 A CNB2004100833986 A CN B2004100833986A CN 200410083398 A CN200410083398 A CN 200410083398A CN 100377207 C CN100377207 C CN 100377207C
Authority
CN
China
Prior art keywords
data
memory
storage
driver
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100833986A
Other languages
English (en)
Other versions
CN1604178A (zh
Inventor
能势崇
盐田顺洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Road Micro Consulting Co ltd
Renesas Electronics Corp
Advanced Micro Devices Inc
Original Assignee
Bitboys Oy
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bitboys Oy, NEC Corp filed Critical Bitboys Oy
Publication of CN1604178A publication Critical patent/CN1604178A/zh
Application granted granted Critical
Publication of CN100377207C publication Critical patent/CN100377207C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)
  • Dram (AREA)

Abstract

一种控制器，由控制区(12)、第一和第二存储器区(14，15)和驱动器区组成。控制区(12)将表示n1灰度级图像的第一位图图像数据(6)分成第一和第二数据片(22、23)，其中n1为自然数。第一存储器区(14)存储从第一数据片选出的第一存储数据和表示n2灰度级图像的第二位图图像数据(21)，其中n2小于n1。第二存储器区(15)存储从第二数据片(23)选出的第二存储数据和从第一存储器区(14)接收的第一存储数据。驱动器区用于驱动显示面板(1)的数据线(1a)，以响应分别存储于第一和第二存储器区(14，15)中的第一和第二存储数据。当选择第一数据片(22)作为第一存储数据存储在第一存储器区(14)中时，选择第二数据片(23)作为第二存储数据存储在第二存储器区(15)中。当选择第二位图图像数据(21)作为第一存储数据时，选择第一存储数据作为第二存储数据存储在第二存储器区(15)中。

Description

用于驱动显示面板的控制器/驱动器
技术领域
本发明涉及用于驱动显示面板的控制器/驱动器及其操作方法，更为确切地说，涉及包括有显示存储器用以存储表示待显示图像的显示数据的控制器/驱动器。
背景技术
包括蜂窝电话和PDA(个人数据助理)在内的便携式设备，通常包括有作为用户界面的液晶显示(LCD)。这种便携式设备一般使用控制器/驱动器来驱动LCD。一般的控制器/驱动器驱动LCD，以响应从移动便携式设备中的CPU接收来的位图数据。
如日本公开未决专利申请Jp-A-Heisei 9-281950所公开的，控制器/驱动器通常包括用于存储显示数据的显示存储器。这种控制器/驱动器在显示存储器中临时存储显示数据；存储于显示存储器中的显示数据用于驱动LCD。
最近用户对于便携式设备的需求之一是在LCD上进行高度复杂的显示。便携式设备的许多用户希望在LCD上显示具有高度增强灰度级的精细图像和改善了平滑度的移动图片。因此，最近的便携式设备通常包括高分辨率LCD和适用于显示高灰度级图像和平滑移动图片的控制器/驱动器。
提供高度复杂显示存在的问题之一是，需要将增加了的显示数据量传递给控制器/驱动器。改善图像的精细度和灰度级分辨率以及移动图像的平滑度要不可避免地伴随着要传递给控制器/驱动器的图像数据量的大大增加。传递给控制器/驱动器的图像数据的增加令人不快地会增加控制器/驱动器的功耗，因为控制器/驱动器要消耗功率，用于接收图像数据的数据位。功耗的增加非常显著，特别是对于便携式设备。另外，传递给控制器/驱动器的图像数据的增加令人不快地会导致EMI(电磁干扰)的增加，因为控制器/驱动器在接收图像数据的数据位时会发射EMI。
本发明人已经发现，通过使用矢量形式而不是位图形式对图像进行部分传递的控制器/驱动器结构最能够满足用户需求。根据本发明人的认识，位图形式适宜于表示一些显示在便携式设备上的图像，并且矢量形式适宜于表示其他的图像。摄影图像由于需要有许多灰度级来获得诸如精细等级等丰富的表现，因此适宜于用位图形式来表示。诸如视频游戏图像和地图图像等主要通过对比度来表示的图像，不适宜于使用位图形式来表示，因为使用位图形式会不必要地增加数据量。另外，通过位图形式的图像数据来表示移动图片令人不快地需要增加数据传输量。本发明人考虑到，位图形式应该用于传递诸如摄影图像等需要有丰富表现的图像，而包括矢量形式在内的其他形式应该用于传递诸如视频游戏图像和地图图像等需要较少数据传递的图像。本发明人的知识未向大众公开的这一技术，在改善图像质量的同时，将有效用于减少到控制器/驱动器的数据传递。
使该技术变成商业可用的问题之一是要减小控制器/驱动器中的电路规模。一般地，控制器/驱动器中的数据线驱动仅适用于位图图像。因此，使用除位图形式之外的其他形式需要在控制器/驱动器中集成一种电路，用于将其他形式的图像数据转换成位图数据；不过，这令人不快地会增加控制器/驱动器的成本。
因此，需要提出一种适用于位图形式和其他形式同时能够减小电路规模的控制器/驱动器。
发明内容
根据本发明的一个方面，控制器/驱动器由控制区、第一和第二存储器区、以及驱动器区组成。控制区驱动第一位图图像数据，其将n1灰度级图像表示成第一和第二数据片，其中n1为自然数。第一存储器区存储从第一数据片选出的第一存储数据和表示n2灰度级图像的第二位图图像数据，其中n2小于n1。第二存储器区存储从第二数据片选出的第二存储数据和从第一存储器区接收的第一存储数据。驱动器区装有显示设备的驱动数据线，以响应分别存储于第一和第二存储器区中的第一和第二存储数据。当选择第一数据片作为第一存储数据存储在第一存储器区中时，选择第二数据片作为第二存储数据存储在第二存储器区中。当选择第二位图图像数据作为第一存储数据时，选择第一存储数据作为第二存储数据存储在第二存储器区中。
这样构建的控制器/驱动器适用于处理表示成位图形式的图像数据和表示成另一形式的图像数据这两种。使用所述第一存储器区作为工作区，通过配备图像处理器以通过处理表示成非位图形式的第三图像数据而生成第二位图图像数据，则控制器/驱动器既适用于表示成位图形式的图像数据，也适用于表示成另一形式的图像数据。在这样构建的控制器/驱动器中，第一存储器区既是用于执行第三图像数据的数据处理的工作区，也是用于存储第一数据片的存储区。另外，第二存储器区既用于存储第二位图数据，也用于存储第二数据片。因此，该结构在减小了存储空间的同时，有效地使控制器/驱动器处理表示成位图形式的图像数据和表示成另一形式的图像数据。
附图说明
图1为一框图，示出了根据本发明第一实施例的控制器/驱动器的实例结构；
图2为一框图，示出了根据第一实施例的控制器/驱动器中的数据锁存器和选择器电路，以及像素数据锁存器电路的实例结构；
图3为一框图，示出了根据第一实施例的第一和第二显示存储器的实例结构；
图4～9为框图，结构性地示出了根据第一实施例的控制器/驱动器的实例工作；
图10为一框图，示出了根据第一实施例的控制器-驱动器的优选结构；
图11为电路图，示出了根据第一实施例的控制器/驱动器中的数据线驱动电路的实例结构；
图12和图13为电路图，示出了数据线驱动电路中的解码器实例；
图14为框图，示出了根据本发明第二实施例的控制器/驱动器的实例结构；
图15为框图，示出了根据第二实施例的控制器/驱动器中的水平拷贝电路和存储器选择器电路的实例结构；
图16～20为框图，结构性地示出了根据第二实施例的控制器/驱动器的实例工作；以及
图21A和图21B为框图，示出了根据第二实施例的控制器/驱动器的另一结构，其中第一和第二存储器被集成为单片。
具体实施方式
下面将参考解释性实施例来讲述本发明。本专业熟练技术人员都知道，在本发明的指导下可以完成许多替代性实施例，并且本发明并不受用于解释目的的这些实施例的限制。
第一实施例
1.系统结构
在如图1所示的第一实施例中，显示设备10由LCD 1、CPU 2、控制器/驱动器3和门线驱动器4。
LCD 1包括H数据线(源线)1a和V门线1b，二者相互交叉。数据线1a伸展在y轴方向(垂直方向)上，而门线1b伸展在x轴方向(水平方向)上。像素位于数据线1a和门线1b的相交处；换句话说，LCD包括的像素分布在H线和V列上。连接到同一门线1b的像素可以被一起称为“像素线”。
CPU 2产生图像数据，表示要显示在LCD 1上的图像，并且为控制器/驱动器3提供所生成的图像数据。从CPU 2传递到控制器/驱动器3的图像数据的生成是以两种形式：一种是位图形式，另一种是矢量形式。
当生成图像适用于矢量数据时，例如，当使用减少的灰度级来表示图像时，CPU 2生成矢量数据5，用以表示输出到控制器/驱动器3的图像。矢量数据5由矢量作图指令(下面将简称为指令)组成，每一个指令表示图像中所包括的一种基本图形；一个图像帧由一或多个指令来表示。可以将矢量数据5描述成SVGTM(比例矢量图形)形式，或MacromediaFlashTM形式。矢量形式的使用与位图形式相比表示图像要使用较少的数据，并且从而有效地减少了从CPU 2到控制器/驱动器3的数据传递。
当由CPU 2所生成的图像适于表示成位图形式时，例如，当生成图像是由许多灰度级来表示的摄影图像时，CPU 2生成与输出到控制器/驱动器的图像有关的位图数据6。位图数据6是k位位图数据，适合于2k灰度级的图像，而前述矢量数据5是适合于2k/2灰度级图像的图像数据。
另外，CPU 2通过提供存储器控制信号7，包括用以表明哪一种形式用于CPU 2生成图像数据的数据模式信号，来完全控制着控制器/驱动器3。
控制器/驱动器3驱动LCD 1的数据线1a，以响应从CPU 2所接收的矢量数据5、位图数据6和存储器控制信号7。控制器/驱动器3的结构配置既适合于矢量数据5，也适合于位图数据6。当接收矢量数据5时，控制器/驱动器3将矢量数据5转换成位图数据，并且使用由矢量数据5所生成的位图数据来驱动LCD 1。另一方面，当接收位图数据6时，控制器/驱动器3驱动LCD 1以响应位图数据6。
另外，控制器/驱动器3生成用于控制门线驱动器4的控制信号8。
门线驱动器4驱动LCD 1的门线1b，以响应从控制器/驱动器3所接收的控制信号8。
2.控制器/驱动器的结构
控制器/驱动器3由图像处理器11、存储器控制器电路12、选择器13、第一显示存储器14、第二显示存储器15、数据锁存器和选择器电路16、像素数据锁存器电路17、数据线驱动器电路18、灰度级电压生成器电路19和定时控制器20。
图像处理器11将矢量数据5转换成位图数据，并且将位图数据写入第一显示存储器14。图像处理器11使用第一显示存储器14来作为工作区，用于生成位图数据。具体地说，图像处理器11依序解译矢量数据5中的指令，以形成中间工作数据21，表示与该指令有关的基本图形，并且依序将所形成的中间工作数据21写入第一显示存储器14。需要指出的是，中间工作数据21是以位图形式来描述的。当与新近形成的一个中间工作数据21有关的基本图形与已经存在于第一显示存储器14中的另一个基本图形相重叠时，图像处理器11将覆盖重写第一显示存储器14的有关部分。在完成与图像帧有关的指令的解译时，在第一显示存储器14中就形成表示图像帧的位图数据。
设计的存储器控制器12用于将从CPU 2所接收的位图数据6传递到第一和第二显示存储器14和15，以及控制选择器13、第一和第二显示存储器14和15和数据锁存器和选择器电路16。具体地说，存储器控制器12的功能列表如下：
(1)将位图数据6分割成低位和高位数据22和23的功能，其中低位数据22为位图数据6的低k/2位数据，并且高位数据23为位图数据6的高k/2位数据；
(2)为选择器13提供数据选择信号24的功能；
(3)通过分别为第一和第二显示存储器14和15提供第一和第二存储器控制信号25和26来控制第一和第二显示存储器14和15的功能；以及
(4)为数据锁存器和选择器电路16提供第一和第二锁存器信号27和28的功能。
选择器13响应从存储器控制器电路12所接收的数据选择信号24，以选择中间工作数据21和低位数据22之一。选择器13为第一显示存储器14提供所选的数据。
第一显示存储器14中存储有从选择器13接收的图像数据。第一显示存储器14的容量为H×V×k/2位。这表明第一显示存储器14的容量足够存储用于一个图像帧的2k/2个灰度级显示所需的图像数据，换句话说，足够存储用于一个图像帧的2k个灰度级显示所需的一半图像数据。第一显示存储器14将其中存储的数据输出到第二显示存储器15，以响应从存储器控制器电路12接收的第一存储器控制信号25。设计的第一显示存储器14并行输出H×(k/2)个数据位。
第二显示存储器15响应第二存储器控制信号26，用于存储从第一显示存储器14接收的数据，或存储从存储器控制器电路12接收的高位数据23。这些是针对第一显示存储器14的情况，第二显示存储器15的容量为H×V×k/2位。第二显示存储器15将其中存储的数据输出到数据锁存器和选择器电路16，以响应从存储器控制器电路12接收的第二存储器控制信号26。设计的第二显示存储器15并行输出H×(k/2)个数据位。另外，后面将要详细讲到，设计的第二显示存储器15将存储在第一显示存储器14中的数据传递到数据锁存器和选择器电路16，同时不会破坏存储在第二显示存储器15中的数据。这样就不需要为从第一显示存储器14到数据锁存器和选择器电路16的数据传递提供专门的互连，并且有效地减小了控制器/驱动器3的芯片尺寸。
数据锁存器和选择器电路16、像素数据锁存器电路17、数据线驱动器电路18和灰度级电压生成器电路19起到驱动电路的作用，用于驱动LCD 1，以响应存储于第一和第二显示存储器14和15中的数据。
数据锁存器和选择器电路16将从第二显示存储器15接收的数据进行锁存，以响应第一和第二锁存器信号27和28。如图2所示，数据锁存器和选择器电路16包括H个第一锁存器电路16a和H个第二锁存器电路16b(在图中一样示出一个)，其中H为数据线1a的个数。每一个锁存器电路16a和16b用于并行锁存k/2个数据位。锁存器电路16a和16b均被连接到第二显示存储器15；每一个锁存器电路16a与有关的锁存器电路16b共享输入。不过需要指出的是，第一和第二锁存器电路16a和16b是独立工作的。响应被激活的第一锁存器信号27，也就是说，响应第一锁存器信号27被设为高电平，第一锁存器电路16a将从第二显示存储器15接收的数据锁存。因此，响应被激活的第二锁存器信号28，第二锁存器电路16b将从第二显示存储器15接收的数据锁存。
需要指出的是，从第二显示存储器15接收的数据包括从第一显示存储器14经由第二显示存储器15传递的数据。正如后面所述，第一锁存器电路16a仅用于锁存存储于第一显示存储器14中的数据，而第二锁存器电路16b则可用于锁存存储于第一和第二显示存储器14和15。
从第一锁存器电路16a之一和第二锁存器电路16b的有关之一输出的一组数据组成用于有关像素的像素数据。从第一锁存器电路16a输出的数据用作高k/2位像素数据，并且从第二锁存器电路16b输出的数据用作低k/2位像素数据。
像素数据锁存器电路17响应来自定时控制器20的锁存信号29，以锁存从数据锁存器和选择器电路16接收的像素数据。像素数据锁存器电路17将其中锁存的数据传递到数据线驱动器电路18。
数据线驱动器电路18和灰度级电压生成器电路19用于驱动数据线1a，以响应像素数据。具体地说，设计的灰度级电压生成器电路19为数据线驱动器电路18提供2k个电压，每一个与LCD 1所允许的2k个灰度级有关。数据线驱动器电路18选择对应于像素数据的电压，并且将所选电压形成到LCD 1的有关数据线1a上。所选电压通过数据线驱动器电路18进行输出，数据线驱动器电路18的输出分布在x轴方向的线上。
定时控制器20用于对控制器/驱动器3和门线驱动器4中的电路进行定时控制。具体地说，定时控制器20将定时控制信号30输出到存储器控制器电路12，并且从而控制第一和第二显示存储器14和15的写/读定时，并且还控制数据锁存器和选择器电路16的数据锁存定时。另外，定时控制器20为像素数据锁存器电路17提供锁存信号29，以控制像素数据锁存器电路17的数据锁存定时。进而，当门线驱动器4驱动LCD 1的门线1b时，定时控制器20为门线驱动器4提供控制信号8以控制定时。
图3示出了第一和第二显示存储器14和15、数据锁存器和选择器电路16，以及像素数据锁存器电路17的详细电路拓扑结构。
第一显示存储器14由字线31、位线32、互补位线33、存储器单元34、字线解码器35和位线解码器36。字线31的个数为V，与门线1b的个数相同。位线32和互补位线33的个数是H×(k/2)，其中H为数据线1a的个数。最后，存储器单元34的个数是H×V×(k/2)。字线31在x轴方向上伸展，并且位线32在y轴方向上延伸。互补位线33分别与位线32有关；每一个互补位线33的电压与有关的位线32互补。一个位线32和有关的互补位线33一起被称为位线对。存储器单元34分布于字线31和位线32的各个交叉处。每一个存储器单元34连接到有关的字线31、位线32和互补位线33。字线解码器35用于选择字线31，以响应存储器控制信号25。位线解码器36用于通过位线32和互补位线33进行数据访问；位线解码器36在有关的位线32和互补位线33上形成对应于从选择器13接收的数据的电压。从选择器13接收的数据可以是中间工作数据21或低位数据22。
从第一显示存储器14到第二显示存储器15的数据传递是通过直接将位线32和互补位线33与第二显示存储器15相连接而实现的。在替代性实施例中，位线32和互补位线33可以与读出放大器相连接，并且读出放大器可以用于从第一显示存储器14到第二显示存储器15的数据传递。
第二显示存储器15的结构几乎与第一显示存储器14的结构相同，例外的只是第二显示存储器15还额外包括读出放大器。更为确切地说，第二显示存储器15由字线41、位线42、互补位线43、存储器单元44、字线解码器45、位线解码器46和读出放大器47组成。字线41的个数是V，并且位线42和互补位线43的个数是H×(k/2)。另外，存储器单元44的个数是H×V×(k/2)，并且读出放大器47的个数是H×(k/2)。字线41在x轴方向上伸展，并且位线42在y轴方向上延伸。互补位线43分别与位线42有关；每一个互补位线43的电压与有关的位线42互补。一个位线42和有关的互补位线43一起被称为位线对。存储器单元44分布于字线41和位线42的各个交叉处。每一个存储器单元44连接到有关的字线41、位线42和互补位线43。字线解码器45用于选择字线41，以响应存储器控制信号26。位线解码器46用于通过位线42和互补位线43进行数据访问；位线解码器46将第一显示存储器14的位线32和互补位线33和第二显示存储器15的位线42和互补位线43连接起来。另外，位线解码器46接收高位数据23，以响应存储器控制信号26，并且在有关的位线42和互补位线43上形成对应于高位数据23的电压。读出放大器47分别与位线对有关。读出放大器47比较在有关的位线42和互补位线43上形成的电压，以识别在有关的位线42上形成的数据。H×(k/2)个读出放大器47被分成H个读出放大器组48，每组包括(k/2)个读出放大器47。与特定的读出放大器组48有关的(k/2)个读出放大器47可以通过所附的编号来识别。
其中在第一显示存储器14中的位线个数与第二显示存储器15的位线个数相同的存储器结构对于促进数据从第一显示存储器14到第二显示存储器15的数据传递是有效的。这种存储器结构允许在第一显示存储器14中的位线32与第二显示存储器15的位线42之间进行一对一的连接。这对于互补位线33和43是一样的。这就有效简化了用于传递图像数据的电路。另外，上述存储器结构允许存储器控制器电路12使用相同的地址来识别图像数据的数据源和数据目的地的位置。这有效地简化了地址的生成。
数据锁存器和选择器电路16中的第一和第二锁存器电路16a和16b与读出放大器组48一对一相关。每一个第一锁存器电路16a由k/2个1位锁存器511～51k/2组成，并且每一个第二锁存器电路16b由k/2个1位锁存器521～52k/2组成。锁存器511和521连接到与第一和第二锁存器电路16a和16b有关的读出放大器组48的读出放大器471的输出端，并且锁存器512和522连接到读出放大器472的输出端。相应地，锁存器513和523连接到读出放大器473的输出端，并且锁存器514和524连接到读出放大器474的输出端。第一锁存器电路16a中的锁存器511～51k/2用于存储像素数据的高k/2位，而第二锁存器电路16b中的锁存器521～52k/2用于存储像素数据的低k/2位。
像素数据锁存器电路17由分布在线上的1位锁存器组成。用于存储像素数据的高k/2位的锁存器连接到第一锁存器电路16a中的锁存器51，而用于存储像素数据的低k/2位的锁存器则连接到第二锁存器电路16b中的锁存器52。
3.控制器/驱动器的工作
下面将讲述该实施例中的控制器/驱动器3的工作。需要指出的是，假定作为每一个像素的数据位个数的k值为8。另外，与所选门线有关的像素行被称为所选线的像素。
(1)响应位图数据的LCD驱动
当从CPU 2接收位图数据6时，控制器/驱动器3驱动LCD 1，以响应位图数据6。在这种情况下，图像处理器电路11被去激活。响应位图数据6的LCD驱动包括如下步骤S01和S02。
步骤S01：位图数据6的写操作
位图数据6被分开存储于第一和第二显示存储器14和15中。参考图4，CPU 2通过存储器控制信号7来通知存储器控制器电路12：为控制器/驱动器3提供了位图数据6。响应这一信息，存储器控制器电路12将位图数据6分成低位和高位数据22和23。存储器控制器电路12然后输出低位数据22到选择器13，并且输出高位数据23到第二显示存储器15。另外，存储器控制器电路12去激活数据选择信号24，以响应存储器控制信号7。在图4(以及接下来的各图)中，图中的符号“ON”表示有关信号的激活，而符号“OFF”表示有关信号的去激活。响应数据选择信号24的去激活，选择器13选择低位数据22并输出到第一显示存储器14。第一显示存储器14将低位数据22存储起来，而第二显示存储器15将高位数据23存储起来。例如，当在位图数据6中使用“11001111”来表示特定像素的灰度级时，“1111”被存储在第一显示存储器14中，而“1100”则被存储在第二显示存储器15中。
步骤S02：LCD驱动
接下来，分别被存储在第一和第二显示存储器14和15中的位图数据6通过数据锁存器和选择器电路16和像素数据锁存器电路17被传递到数据线驱动器电路18，并且LCD 1被驱动，以响应传来的位图数据6。下面讲述如何实现像素数据从第一和第二显示存储器14和15到数据线驱动器电路18的传递。
首先，从第一和第二显示存储器14和15中取出与所选线的像素有关的像素数据，然后通过数据锁存器和选择器电路16将其传递到像素数据锁存器电路17。具体地说，激活第一锁存器信号27，并且去激活第二锁存器信号28。这样允许第一锁存器电路16a将来自第二显示存储器15的所选行像素的高位数据23的有关部分锁存起来，紧接着是将第一锁存器信号27去激活，并且激活第二锁存器信号28，如图5所示。然后对于所选线的每一个像素，将低位数据22的有关部分从第一显示存储器14传递到第二锁存器电路16b。具体地说，就是通过位线42(以及互补位线43)将存储在第一显示存储器14中的低位数据22传递到读出放大器47，并且然后输出到第二锁存器电路16b。如图6所示，然后激活锁存信号29。这样将允许存储在第一和第二锁存器电路16a和16b中的数据合并起来，以便将与所选线的像素有关的像素数据形成在像素数据锁存器电路17上。像素数据的高4位是从第一锁存器电路16a接收的数据位，而像素数据的低4位是从第二锁存器电路16b接收的数据位。
数据线驱动器电路18然后接收来自像素数据锁存器电路17的像素数据，以驱动数据线1a达到对应于所接收像素数据的电压。更为具体地说，数据线驱动器电路18从来自灰度级电压生成器电路19的2k个电压中选择对应于所选线的每一个像素的像素数据的一个电压。数据线驱动器电路18然后驱动每一个数据线1a以达到所选电压。
同时，门线驱动器4激活所选门线1b。这样就把所选线的像素设置到期望灰度级。
在扫描门线1b时重复进行同样的操作。从第一和第二显示存储器14和15中取出与所选门线1b有关的像素数据，并且驱动LCD 1的数据线1a，以响应取出的数据。完全地扫描门线1b就可以实现对一帧图像的显示。
(2)响应矢量数据的LCD驱动
当接收来自CPU 2的矢量数据5时，控制器/驱动器3驱动LCD 1，以响应矢量数据5。矢量数据5首先被图像处理器11转换成位图数据，并LCD 1被驱动，以响应从矢量数据5获得位图数据。响应矢量数据5的LCD驱动包括如下步骤S03～S05。
步骤S03：矢量数据转换
首先实施矢量数据5的数据转换，以便在第一显示存储器14中形成相应的位图数据。更为具体地说，CPU 2通过存储器控制信号7来通知存储器控制器电路12：为控制器/驱动器3提供了矢量数据5。响应存储器控制信号7，如图7所示，存储器控制器电路12将数据选择信号24激活。响应数据选择信号24的激活，选择器13选择中间工作数据21来输出第一显示存储器14。同时，图像处理器11依序解译矢量数据5中描述的指令，以识别要合成到显示图像中的基本图形，并且以位图形式来形成对应于基本图形的中间工作数据21。所形成的中间工作数据21被存储到第一显示存储器14中。当与新近形成的一个中间工作数据21有关的基本图形与已经存在于第一显示存储器14中的另一个基本图形相重叠时，图像处理器11将覆盖重写第一显示存储器14的有关部分。在完成与图像帧有关的指令的解译时，在第一显示存储器14中就形成表示图像帧的位图数据。在第一显示存储器14中形成的位图数据是4位位图数据，表示24个灰度级。
步骤S04：位图数据传递
如图7所示，在第一显示存储器14中形成的位图数据然后被传递到第二显示存储器15。
后面将要讲述，LCD 1被驱动，以响应存储在第二显示存储器15中的位图数据；在第一显示存储器14中形成的位图数据并不直接用于驱动LCD 1。这样可以避免将“不完整的”图像显示在LCD 1上。直到通过图像处理器11处理了与目标图像帧有关的一套完整的指令之后，才在第一显示存储器14中形成“完整的”位图数据；不过，“完整的”位图数据在第一显示存储器14中的形成将不能与LCD 1上所显示图像的更新或刷新定时保持同步。因此，直接使用存储在作为工作区的第一显示存储器14中的位图数据，可能会在LCD 1上显示令人不快的图像。为了避免显示出令人不快的图像，在形成“完整的”位图数据之后，将“完整的”位图数据从第一显示存储器14传递到第二显示存储器15。存储在第二显示存储器15中的位图数据仅用于更新或刷新LCD 1上的图像。
步骤S05：LCD驱动
如图8和图9所示，存储在第二显示存储器15中的“完整的”位图数据然后通过数据锁存器和选择器电路16和像素数据锁存器电路17被依序传递到数据线驱动器电路18，并且LCD 1被驱动，以响应所传递的位图数据。需要指出的是，存储在第一显示存储器14中的位图数据并不直接用于驱动LCD 1。
更为具体地说，如图8所示，对于所选线的像素，存储在第二显示存储器15中的位图数据的有关部分被传递到数据锁存器和选择器电路16。具体地说，第一和第二锁存器信号27和28均被激活，并且存储在第二显示存储器15中的位图数据的有关部分被第一和第二锁存器电路16a和16b所锁存；被第一和第二锁存器电路16a和16b锁存的数据是相同的。
如图9所示，锁存信号29然后被激活。这样将允许存储在第一和第二锁存器电路16a和16b中的数据合并起来，以便将所选线像素的像素数据形成在像素数据锁存器电路17上。所形成的像素数据是4位位图数据，其高4位与第一锁存器电路16a的一样，低4位与第二锁存器电路16b的一样。这样就实现了从4位位图数据到8位位图数据的转换。
响应在像素数据锁存器电路17中形成的像素数据，数据线1a被数据线驱动器电路18所驱动，而所选门线1b被门线驱动器4所驱动。这样对所选线的像素就实现了期望的灰度级。
在扫描门线1b时重复进行同样的操作。从第二显示存储器15中取出位图数据，并且驱动LCD 1的数据线1a，以响应取出的位图数据。完全地扫描门线1b就可以实现对一帧图像的显示。
在优选实施例中，设计的控制器/驱动器3能够实现对下一帧图像的矢量数据5的数据转换，同时驱动LCD 1，以响应存储在第二显示存储器15中的位图数据。在矢量数据5被输入到控制器/驱动器3之后，这样会有效改善显示延迟。
如上所述，通过使用第一和第二显示存储器14和15，就可以使控制器/驱动器3适用于矢量数据5和位图数据6两种。第一和第二显示存储器14和15能够用于两个目的，从而减少了控制器/驱动器3的电路尺寸。更为具体地说，当为控制器/驱动器3提供矢量数据5时，第一显示存储器14起到工作区的作用，图像处理器电路11通过它将矢量数据5转换成相应的位图数据，而第二显示存储器15起到显示存储器的作用，它存储用于驱动LCD 1的位图数据；在第一显示存储器14中形成的位图数据并不直接用于驱动LCD 1。该操作允许控制器/驱动器3将不适于驱动LCD 1的矢量数据5转换成相应的位图数据，并且驱动LCD 1，以响应相应的位图数据。另一方面，当为控制器/驱动器3提供位图数据6时，第一显示存储器14和第二显示存储器15都用于存储位图数据6；位图数据6的低k/2位存储在第一显示存储器14中，并且高k/2位存储在第二显示存储器15中。因此能够使控制器/驱动器3在LCD 1上显示高质量的图像，同时存储器尺寸得到减小。
4.优选的修正
在该实施例中，如图10所示，第一锁存器电路16a中的锁存器511～514和第二锁存器电路16b中的锁存器521～524交替分布在x轴方向上，这一方向与数据线驱动器电路18进行输出的方向一致。在这种情况下，连接到锁存器511～514的锁存器和连接到锁存器521～524的锁存器也交替分布在像素数据锁存器电路17中。这种分布有效地减少了在读出放大器47、锁存器511～514、以及锁存器521～524之间存在的各个互连的交叉个数。交叉个数的减少有效地减小了用于放置这些互连所需的面积，并且也有效地减小了控制器/驱动器3的功耗。
交替地放置锁存器511～514和锁存器521～524，需要把用于在第一锁存器电路16a和像素数据锁存器电路17之间传递高k/2位像素数据的这些互连，和用于在第二锁存器电路16b和像素数据锁存器电路17之间传递低k/2位像素数据的这些互连，也交替地分布在x轴方向上。这表明，用于在像素数据锁存器电路17和数据线驱动器电路18之间传递像素的高k/2位的这些互连，以及用于在像素数据锁存器电路17和数据线驱动器电路18之间传递像素的低k/2位的这些互连，也被交替地分布着。
不过需要指出的是，锁存器511～514和锁存器521～524的这种交替分布并不会使在数据线驱动器电路18中的这些互连的路由关系复杂化。下面将要讲述其原因。
图11为电路图，示出了数据线驱动器电路18的实例结构。数据线驱动器电路18一般由分别与LCD 1的数据线1a有关的选择器电路53组成。每一个选择器电路53由解码器43、灰度级电压线550～55n-1，输出放大器56、以及开关570～57n-1组成，其中n为2k。灰度级电压线550～55n-1从灰度级电压生成器电路19分别接收灰度级电压V0～Vn-1。开关570～57n-1分别连接在灰度级电压线550～55n-1和输出放大器56的输入端之间。解码器54响应从像素数据锁存器电路17接收的像素数据，为开关570～57n-1提供开关信号S0～Sn-1；开关信号S0～Sn-1之一被激活，以响应像素数据。开关570～57n-1被接通，以响应被激活的有关开关信号S0～Sn-1。
从图10中可以知道，传递高k/2位像素数据的互连和传递低k/2位像素数据的互连是交替分布的这一事实，与对灰度级电压线550～55n-1、输出放大器56、以及开关570～57n-1进行布局是相互独立的。
另一方面，需要布局解码器54，以适于互连的交替分布；不过，互连的交替分布并不会增加解码器54的复杂性。
图12是解码器54的一个实例结构的电路图，并且图13是解码器54的另一个实例结构的电路图；二者区别在于，在如图12所示的结构中传递高k/2位像素数据的互连和传递低k/2位像素数据的互连是交替分布的，而在图13所示的结构中传递低k/2位像素数据的互连都分布在传递高k/2位像素数据的互连的一侧上。需要指出的是，作为每一个像素的数据位个数的k值为4。在两种结构中，解码器54都由2k个“与”门580～5815、4个反相器591～594、4个像素数据线60a1～60a4、以及4个互补像素数据线60b1～60b4组成；像素数据线60a1～60a4接收像素数据的有关数据位。反相器591～594的输入端分别连接到像素数据线60a1～60a4，并且反相器591～594的输出分别连接到互补像素数据线60b1～60b4。
从图12和图13可以知道，传递高k/2位和低k/2位像素数据的互连的分布顺序(也就是，像素数据线60a1～60a4与像素数据的数据位之间的关系)只会影响到“与”门580～5815的输入端与像素数据线60a1～60a4和互补像素数据线60b1～60b4之间的关系。因此，对互连的分布顺序的修正不会使解码器54的布局复杂化。
因此，锁存器511～514和锁存器521～524的这种交替分布并不会使在数据线驱动器电路18中的这些互连的路由关系复杂化；相反，这种交替分布将有效地减少了整个控制器/驱动器3中的这些互连的交叉个数。
在本发明的可选实施中，可以将像素数据6的高k/2位(也就是，高位数据23)传递到第一显示存储器14中而不是第二显示存储器15中，并且可以将像素数据6的低k/2位(也就是，低位数据22)传递到第二显示存储器15中而不是第一显示存储器14中。在这种情况下，像素数据6的高k/2位从第一显示存储器14传递到第一锁存器电路16a，并且像素数据6的低k/2位从第二显示存储器15传递到第二锁存器电路16b。
在本发明的另一种可选实施中，第一和第二显示存储器14和15的容量可以互不相同。当第一显示存储器14的容量大于第二显示存储器15的容量时，第一显示存储器14中的多出部分可以作为存储器区来存储除用于在LCD上显示图像的位图数据之外的各种数据。
不过需要指出的是，最好是第一和第二显示存储器14和15的容量相同。当第二显示存储器15的容量大于第一显示存储器14的容量时，例如，第二显示存储器15中的多出部分就没有用。为了避免出现这一不利情况，第一显示存储器14的容量最好是和第二显示存储器15的容量相同。
第二实施例
1.控制器/驱动器的结构
图14为框图，示出了根据本发明第二实施例的控制器/驱动器的实例结构。在第二实施例中，第一和第二显示存储器14和15分布在x方向上，也就是说，数据线驱动器电路18的输出端所分布的方向上。第一和第二显示存储器14和15通过水平拷贝电路61和存储器选择器电路62连接到像素数据锁存器电路17。需要指出的是，该实施例中的结构允许第一显示存储器14将位图数据传递到像素数据锁存器电路17而不通过第二显示存储器15。
在该实施例中第一和第二显示存储器14和15的分布与第一实施例相比具有两个优点。首先，该分布允许第一和第二显示存储器14和15同时将图像数据输出到像素数据锁存器电路17。这样有效地减小了将图像数据从第一和第二显示存储器14和15传递到像素数据锁存器电路17所需的时间，并且从而有效地提高了控制器/驱动器3的工作速度。
第二，在x轴方向上分布第一和第二显示存储器14和15会有效地减小控制器/驱动器3在y轴方向(也就是，第一和第二显示存储器14和15的位线的方向)上的长度。当LCD 1和控制器/驱动器3位于同一玻璃衬底上时，也就是说，当对这一系统使用COG(芯片位于玻璃上)技术时，这是特别有效的。当使用COG技术时，控制器/驱动器3在垂直方向(y轴方向)上的长度增加会直接导致玻璃衬底尺寸的增加，并且会令人不快地增加成本。因此，当LCD 1和控制器/驱动器3位于同一玻璃衬底上时，在x轴方向上分布第一和第二显示存储器14和15是特别有效的。
下面来详细讲述第二实施例中的控制器/驱动器3。
在如图14所示的第二实施例中，存储器控制器电路12被存储器控制器电路63所取代，并且数据锁存器和选择器电路16被水平拷贝电路61和存储器选择器电路62所取代。
设计的存储器控制器电路63提供第一和第二锁存器信号64和65，以及用于水平拷贝电路61的拷贝控制信号66，并且提供存储器选择信号67。存储器控制器电路63的其他功能与第一实施例中的存储器控制器电路12的那些功能相同，例外的只是存储器控制器电路63不控制数据锁存器和选择器电路16，在该实施例中的控制器/驱动器3中不包括数据锁存器和选择器电路16。
设计的水平拷贝电路61将存储在第一显示存储器14中的图像数据的拷贝形成在第二显示存储器15中。另外，设计的水平拷贝电路61将存储在第一和第二显示存储器14和15中的图像数据传递到存储器选择器电路62，以响应第一和第二锁存器信号64和65。存储器选择器电路62响应存储器选择信号67，将从第一和第二显示存储器14和15接收的图像数据传递到数据线驱动器电路18，或者只将从第二显示存储器15接收的图像数据传递到数据线驱动器电路18。
图15为框图，示出了水平拷贝电路61和存储器选择器电路62的实例结构。水平拷贝电路61由H个第一锁存器电路71a、H个第二锁存器电路71b、以及H个拷贝电路72(在图中一样示出一个)，其中H为LCD 1的数据线1a的个数。第一和第二锁存器电路71a和71b每一个都具有并行锁存k/2数据位的作用。第一锁存器电路71a响应第一锁存器信号64，以锁存存储在第二显示存储器15中的图像数据。相应地，第二锁存器电路71b响应第二锁存器信号65，以锁存存储在第一显示存储器14中的图像数据。拷贝电路72响应拷贝控制信号66，将由第二锁存器电路71b锁存的数据传递到第二显示存储器15。拷贝电路72用于将存储在第一显示存储器14中的图像数据拷贝到第二显示存储器15中。
存储器选择器电路62由选择器电路73(图中示出一个)组成。选择器电路73选择由第一锁存器电路71a锁存的数据和由第二锁存器电路71b锁存的数据，并且输出到像素数据锁存器电路17。像素数据锁存器电路17接收由第一和第二锁存器电路71a和71b锁存的数据，以形成像素数据，用于驱动LCD 1；从第一锁存器电路71a接收的数据用作像素数据的高k/2位，而从第二锁存器电路71b接收的数据用作像素数据的低k/2位。像素数据锁存器电路17提供在其中形成的用于数据线驱动器电路18的像素数据。
下面来讲述在该实施例中控制器/驱动器3的实例操作，其中假定k值为8。
(1)响应位图数据的LCD驱动
当从CPU 2接收位图数据6时，控制器/驱动器3驱动LCD 1，以响应位图数据6。在这种情况下，图像处理器电路11被去激活。响应位图数据6的LCD驱动包括如下步骤S11和S12。
步骤S11：位图数据6的写操作
参考图16，位图数据6被分开存储于第一和第二显示存储器14和15中。存储器控制器电路63将位图数据6分成低位和高位数据22和23。将低位数据22提供给选择器13，并且将高位数据23提供给第二显示存储器15。响应被存储器控制器电路63去激活的数据选择器信号，选择器13选择低位数据22，并输出到第一显示存储器14。低位数据22存储在第一显示存储器14中，而高位数据23存储在第二显示存储器15中。例如，当在位图数据6中使用“11001111”来表示特定像素的灰度级时，“1111”被存储在第一显示存储器14中，而“1100”则被存储在第二显示存储器15中。
步骤S12：LCD驱动
接下来，分别被存储在第一和第二显示存储器14和15中的位图数据6通过水平拷贝电路61、存储器选择器电路62、以及像素数据锁存器电路17被传递到数据线驱动器电路18，并且LCD 1被驱动，以响应传来的位图数据6。下面讲述如何实现像素数据从第一和第二显示存储器14和15到数据线驱动器电路18的传递。
首先，从第一和第二显示存储器14和15中取出与所选线的像素有关的像素数据，然后将其传递到像素数据锁存器电路17。更为具体地说，如图16所示，激活第一锁存器信号64，以允许第一锁存器电路71a将来自第二显示存储器15的所选行像素的高位数据23的有关部分锁存起来。与此同时，激活第二锁存器信号65，以允许第二锁存器电路71b将来自第一显示存储器14的所选行像素的低位数据22的有关部分锁存起来。
如图17所示，紧接着去激活存储器选择信号67，并且从而允许选择器73选择第二锁存器电路71b。另外，与此同时激活锁存信号29。响应被激活的锁存信号29，将锁存在第一和第二锁存器电路71a和71b中的数据传递到像素数据锁存器电路17以形成像素数据。在像素数据锁存器电路17中形成的像素数据的高4位是存储在第一锁存器电路71a中的数据，而低4位是存储在第二锁存器电路71b中的数据。
数据线驱动器电路18然后驱动LCD 1的数据线1a，以响应在像素数据锁存器电路17中形成的像素数据，而所选门线1b被门线驱动器4所激活。对于其他的门线1b也是这样；门线1b被门线驱动器4扫描，并且针对每一个门线1b，数据线1a被数据线驱动器电路18所驱动。完全地扫描门线1b就可以实现对一帧图像的显示。
(2)响应矢量数据的LCD驱动
当接收来自CPU 2的矢量数据5时，控制器/驱动器3驱动LCD 1，以响应矢量数据5。矢量数据5首先被图像处理器11转换成位图数据，并且LCD 1被驱动，以响应从矢量数据5获得位图数据。响应矢量数据5的LCD驱动包括如下步骤S13～S15。
步骤S13：矢量数据转换
LCD驱动响应矢量数据5，开始转换矢量数据5，以在第一显示存储器14中形成相应的位图数据。数据转换的实施如第一实施例中所述，因此就不给出对数据转换的详细解释。
步骤S14：位图数据传递
如图18所示，在第一显示存储器14中形成的位图数据然后被传递到第二显示存储器15。具体地说，选择第一显示存储器14的字线之一，并且从有关的存储器单元中取出与所选字线有关的位图数据。然后将取出的数据传递到第二锁存器电路71b，以响应第二锁存器信号65的激活。紧接着激活拷贝控制信号66，以允许由第二锁存器电路71b锁存的数据通过拷贝电路72传递到第二显示存储器15。第二显示存储器15将传来的数据存储起来。对于其他的字线也是这样，进行字线扫描。这样就完成了整个位图数据从第一显示存储器14到第二显示存储器15的数据传递。
步骤S15：LCD驱动
存储在第二显示存储器15中的位图数据然后被依序传递到像素数据锁存器电路17，并且LCD 1被驱动，以响应所传递的位图数据；存储在第一显示存储器14中的数据并不直接用于驱动LCD 1。
更为具体地说，存储器选择信号67被激活，以允许选择器电路73来选择第一锁存器电路71a。同时，锁存信号29然后被激活。响应锁存信号29的激活，存储在第一锁存器电路71a中的数据被传递到像素数据锁存器电路17，以形成与所选线像素有关的像素数据。直接从第一锁存器电路71a传递到像素数据锁存器电路17的数据被用作像素数据的高4位，而通过选择器73来传递的数据被用作像素数据的低4位。换句话说，像素数据的高4位和低4位与由第一锁存器电路71a锁存的数据的高4位和低4位一样。这种操作实现了由存储在第二显示存储器15中的4位数据到在像素数据锁存器电路17中形成的8位位图数据的数据转换。
在所选门线1b被门线驱动器4所激活的同时，数据线驱动器18驱动LCD 1的数据线1a，以响应在像素数据锁存器电路17中形成的像素数据。对于其他的门线1也是这样；门线1b被门线驱动器4扫描，并且针对每一个门线1b，数据线1a被数据线驱动器电路18所驱动。完全地扫描门线1b就可以实现对一帧图像的显示。
如这里所述，第二实施例中所设计的控制器/驱动器3正如第一实施例的情况一样，使用第一和第二显示存储器14和15用于两个目的；这样使得控制器/驱动器3既适合于矢量数据5，也适合于位图数据6，同时存储器尺寸得到减小。
第二实施例的一个额外优点是，通过在x轴方向上(或水平方向上)分布第一和第二显示存储器14和15，有效地减少了控制器/驱动器3在y轴方向上的长度。这也有效地提高了控制器/驱动器3的工作速度。
需要指出的是，本发明并不局限于将第一和第二显示存储器14和15、水平拷贝电路61、存储器选择器电路62和像素数据锁存器电路17物理地(或机械地)分开，也就是说，集成到不同的半导体芯片中。特别需要指出的是，第一和第二显示存储器14和15只需要在逻辑上分开，并且这样可以将第一和第二显示存储器14和15集成在单片上。
图21A和图21B为框图，示出了集成电路74的优选结构，其中第一和第二显示存储器14和15、水平拷贝电路61、存储器选择器电路62和像素数据锁存器电路17被集成在单片上。除了水平拷贝电路61、存储器选择器电路62和像素数据锁存器电路17之外，组成集成电路74的还有用作第一和第二显示存储器14和15的存储器部分75。
如图21A所示，存储器部分75由字线811～81v、位线821～82(H×k)、互补位线831～83(H×k)、分布在V行和(H×k)列上的存储器单元84、字线解码器85、位线解码器86和读出放大器87组成。互补位线83与位线82存在一对一的关系，并且每一个互补位线83的电压均与有关的位线82互补。一个位线82和有关的互补位线83一起被称为位线对。存储器单元84分布于字线81和位线82的各个交叉处。每一个存储器单元84连接到有关的字线81、位线82和互补位线83。字线解码器85响应从存储器控制电路63接收的存储器控制信号88，以激活所选的一个字线81。需要指出的是，存储器控制信号88等价于如图14所示的存储器控制信号25和26。位线解码器86响应存储器控制信号88，在与所接收数据的目的地有关的位线82和互补位线83上形成对应于从选择器13所接收数据(也就是说，中间工作数据21或低位数据22)的电压。每一个读出放大器87比较有关的位线82和互补位线83的电压，以识别在有关的位线82上形成的数据。所识别的数据由读出放大器87输出。
在存储器区75，第二实施例中的第一显示存储器14的组成包括奇数编号的位线821、823、...、82(H×k)-1，奇数编号的互补位线831、833、...、83(H×k)-1，以及与其相连的存储器单元84和读出放大器87。相应地，第二实施例中的第二显示存储器15的组成包括偶数编号的位线822、824、...、82(H×k)，偶数编号的互补位线832、834、...、83(H×k)，以及与其相连的存储器单元84和读出放大器87。用作第一显示存储器14的存储器单元84的列与用作第二显示存储器15的存储器单元84的列交替分布在x轴方向上。
如图21B所示，水平拷贝电路61中的每一个第一锁存器电路71a由多个锁存器89a组成，而每一个第二锁存器电路71b由多个锁存器89b组成。第一锁存器电路71a中的多个锁存器89a和第二锁存器电路71b中的多个锁存器89b交替分布在x轴方向上。锁存器89a分别连接到第一显示存储器14中的读出放大器87，并且锁存器89b分别连接到第二显示存储器15中的读出放大器87。锁存器89a响应第一锁存器信号64(图21B中未示出)，用以锁存有关的读出放大器87的输出端，并且锁存器89b响应第二锁存器信号65(图21B中未示出)，用以锁存有关的读出放大器87的输出端。
水平拷贝电路61中的每一个拷贝电路72由缓存91和反相器92组成。缓存91的输入端连接到第二锁存器电路71b中的有关锁存器89b的输出端，并且缓存91的输出端连接到第二显示存储器15中的有关位线82。相应地，反相器92的输入端连接到第二锁存器电路71b中的有关锁存器89b的输出端，并且反相器92的输出端连接到第二显示存储器15中的有关互补位线83。
缓存91和反相器92用于将存储在第一显示存储器14中的数据传递到第二显示存储器15。响应拷贝控制信号66的激活，缓存91将存储在锁存器89b中的数据传递到第二显示存储器15中的位线82，并且反相器92在第二显示存储器15中的互补位线83上形成与存储在锁存器89b中的数据互补的数据。在数据传递后响应所选字线81的激活，在位线83上形成的数据被存储在与所选字线81相连的存储器单元84中。
每一个选择器电路73由选择器93组成。每一个选择器93的第一输入端连接到有关的锁存器89a的输出端，并且每一个选择器93的第二输入端连接到有关的锁存器89b的输出端。选择器93的输出端分别连接到像素数据锁存器电路17中的锁存器。
属于第一显示存储器14的存储器单元84和属于第二显示存储器15的存储器单元84交替分布在x轴方向(或水平方向)上。相应地，第一锁存器电路71a中的锁存89a和第二锁存器电路71b中的锁存器89b交替分布在x轴方向上。进而，在像素数据锁存器电路17中的各锁存器中间，连接到锁存器89a的那些锁存器(也就是从属于第二显示存储器15的存储器单元84接收数据的那些锁存器)和连接到选择器93的输出端的那些锁存器也交替分布在x轴方向上。这种分布有效地减少了在第一和第二显示存储器14和15、水平拷贝电路61、存储器选择电路62和像素数据锁存器电路17之间存在的各个互连的交叉。交叉的减少有效地减小了用于放置这些互连所需的面积以及控制器/驱动器3的功耗。
尽管对本发明的讲述使用了它的带有一定程度特殊性的优选形式，但是在构建细节上可以对所公开的这些优选形式进行修正，只要不偏离下面所声明的本发明范围。
特别需要指出的是，存储器控制器电路可用于判定从CPU接收的图像数据的数据形式，以及根据所判定的形式来改变其工作。在这种情况下，存储器控制器电路并不响应包括数据模式信号在内的存储器控制信号以处理位图数据和矢量数据。

Claims (20)

1.一种控制器/驱动器，包括：
控制区(12)，将表示n1灰度级图像的第一位图图像数据(6)分成第一和第二数据片(22、23)，其中n1为自然数；
第一存储器区(14)，存储从所述第一数据片(22)和表示n2灰度级图像的第二位图图像数据(21)选出的第一存储数据，其中n2为小于n1的自然数；
第二存储器区(15)，存储从所述第二数据片(23)和从所述第一存储器区(14)接收的所述第一存储数据(21)选出的第二存储数据；以及
驱动器区(16-18，61，62)，用于驱动显示面板(1)的数据线(1a)，以响应分别存储于所述第一和第二存储器区(14，15)中的所述第一和第二存储数据，
其中当选择所述第一数据片(22)作为所述第一存储数据存储在所述第一存储器区(14)中时，选择所述第二数据片(23)作为所述第二存储数据存储在所述第二存储器区(15)中，并且
其中当选择所述第二位图图像数据(21)作为所述第一存储数据时，选择所述第一存储数据作为所述第二存储数据存储在所述第二存储器区(15)中。
2.如权利要求1所述的控制器/驱动器，进一步包括：
图像处理器(11)，它使用所述第一存储器区(14)作为工作区，对从外部接收的表示成非位图形式的第三图像数据(5)进行处理，形成所述第二位图图像数据(21)。
3.如权利要求2所述的控制器/驱动器，其中所述第三图像数据(5)被表示成矢量数据。
4.一种控制器/驱动器，包括：
控制区(12)，将表示n1灰度级图像的第一位图图像数据(6)分成第一和第二数据片(22、23)，其中n1为自然数；
图像处理器(11)，它对从外部接收的表示n2灰度级图像的矢量数据(5)进行处理，形成第二位图图像数据(21)，其中n2为小于n1的自然数；
第一存储器区(14)，存储从所述第一数据片(22)和所述第二位图图像数据(21)选出的第一存储数据，所述第一存储器区(14)被用作所述图像处理器(11)的工作区，以形成所述第二位图图像数据(21)；
第二存储器区(15)，存储从所述第二数据片(23)和从所述第一存储器区(14)接收的所述第一存储数据选出的第二存储数据；以及
驱动器区(16-18，61，62)，用于驱动显示面板(1)的数据线(1a)，以响应分别存储于所述第一和第二存储器区(14，15)中的所述第一和第二存储数据，
其中当选择所述第一数据片(22)作为所述第一存储数据存储在所述第一存储器区(14)中时，选择所述第二数据片(23)作为所述第二存储数据存储在所述第二存储器区(15)中，并且
其中当选择所述第二位图图像数据(21)作为所述第一存储数据时，选择所述第一存储数据作为所述第二存储数据存储在所述第二存储器区(15)中。
5.如权利要求4所述的控制器/驱动器，其中当选择所述第一数据片(22)作为所述第一存储数据存储在所述第一存储器区(14)中，并且选择所述第二数据片作为所述第二存储数据存储在所述第二存储器区(15)中时，所述驱动器区(16-18)驱动所述数据线(1a)，以响应所述第一和第二存储数据，并且
其中当将所述第二位图图像数据(21)从所述第一存储器区(14)传递到所述第二存储器区(15)，并且作为所述第二存储数据存储在所述第二存储器区(15)中时，所述驱动器区(16-18，61，62)在没有从所述第一存储器区(14)接收到所述第一存储数据的情况下驱动所述数据线(1a)，以响应所述第二存储数据。
6.如权利要求4所述的控制器/驱动器，其中n1＝2k，n2＝2k/2，k为等于或大于2的自然数，其中k为偶数，并且
其中所述第一存储器区(14)的容量等于所述第二存储器区(15)的容量。
7.如权利要求6所述的控制器/驱动器，其中所述第一存储器区(14)包括多个第一位线(32)，
其中所述第二存储器区(15)包括多个第二位线(42)，所述第二位线(42)的个数等于所述第一位线(32)的个数，
其中所述第一位线(32)分别连接到所述第二位线(42)，并且
其中所述驱动器区(16-18)通过所述第二位线(42)接收存储在所述第一存储器区(14)中的所述第一存储数据。
8.如权利要求4所述的控制器/驱动器，其中所述驱动器区(16-18)包括：
像素数据生成区(16，17)，在所述显示面板中根据所述第一存储数据和所述第二存储数据来形成表示每一个像素灰度级的像素数据，所述像素数据生成区(16，17)包括第一和第二锁存器电路(16a，16b)，
数据线驱动器电路(18)，驱动所述显示面板(1)的所述数据线(1a)，并且
其中，当选择所述第一数据片(22)作为所述第一存储数据存储在所述第一存储器区(14)中，并且选择所述第二数据片(23)作为所述第二存储数据存储在所述第二存储器区(15)中时，所述第一锁存器电路(16a)锁存所述第一和第二存储数据之一，以形成所述像素数据的高位，并且所述第二锁存器电路锁存所述第一和第二存储数据中的另一个，以形成所述像素数据的低位，并且
其中，当将所述第二位图图像数据(21)从所述第一存储器区(14)传递到所述第二存储器区(15)，并且作为所述第二存储数据存储在所述第二存储器区(15)中时，所述第一和第二锁存器电路(16a，16b)都锁存所述第二存储数据，并且所述第一锁存器电路(16a)输出锁存在其中的所述第二存储数据，以形成所述像素数据的高位，并且所述第二锁存器电路输出锁存在其中的所述第二存储数据，以形成所述像素数据的低位。
9.如权利要求8所述的控制器/驱动器，其中第一存储器区(14)包括多个第一位线(32)，并且第二存储器区(15)包括多个分别连接到所述第一位线(32)的第二位线(42)，
其中所述第一存储数据通过所述第二位线(42)从所述第一存储器区(14)中的所述第一位线(32)传递到所述驱动器区(16-18)，
其中所述第一锁存器电路(16a)包括分别连接到所述第二位线(42)的多个第一锁存器元件(51)，
其中所述第二锁存器电路(16b)包括分别连接到所述第二位线(42)的多个第二锁存器元件(52)，并且
其中所述第一和第二锁存器元件(51，52)被交替分布在与所述多个第二位线(42)相垂直的方向上。
10.如权利要求9所述的控制器/驱动器，其中所述驱动器区(16-18)进一步包括像素数据锁存器电路(17)，用以将来自所述第一锁存器电路(16a)的所述像素数据的所述高位锁存起来，并且将来自所述第二锁存器电路(16b)的所述像素数据的所述低位锁存起来，
其中所述像素数据锁存器电路(17)包括：
第三锁存器元件，分别连接到所述第一锁存器电路(16a)的所述第一锁存器元件(51)的输出端，
第四锁存器元件，分别连接到所述第二锁存器电路的所述第二锁存器元件(52)的输出端，并且
其中所述第三和第四锁存器交替分布在所述方向上。
11.如权利要求4所述的控制器/驱动器，其中所述驱动器区(16-18，61，62)进一步包括输出端，通过该输出端，所述驱动器区(16-18)在所述显示面板(1)的所述数据线(1a)上形成驱动电压，并且
其中所述第一和第二存储器区(14和15)分布在与所述输出端所分布的方向相平行的水平方向上。
12.如权利要求11所述的控制器/驱动器，其中所述第一存储数据从所述第一存储器区(14)到所述驱动器区(16-18)的数据传递与所述第二存储数据从所述第二存储器区(15)到所述驱动器区(16-18)的数据传递同时执行。
13.如权利要求11所述的控制器/驱动器，其中所述驱动器区(16-18，61，62)进一步包括：
水平拷贝电路(61)；
存储器选择器电路(62)；以及
像素数据锁存器电路(17)，
其中当选择所述第二位图图像数据(21)作为所述第一存储数据存储在所述第一存储器区(14)中时，所述水平拷贝电路(61)将从所述第一存储器区(14)所接收的所述第一存储数据传递到所述第二存储器区(15)；并且
其中当选择所述第一数据片(22)作为所述第一存储数据存储在所述第一存储器区(14)中，并且选择所述第二数据片(23)作为所述第二存储数据存储在所述第二存储器区(15)中时，所述存储器选择器电路(62)输出所述第一和第二存储数据之一作为像素数据的高位，并且输出所述第一和第二存储数据中的另一个作为像素数据的低位，
其中当将存储在所述第一存储器区(14)中的所述第二位图图像数据(21)传递到所述第二存储器区(15)并作为所述第二存储数据存储起来时，所述存储器选择器电路复制所述第二存储数据以形成像素数据，
其中所述像素数据锁存器电路(17)锁存从所述存储器选择器电路(62)接收的所述像素数据，并且
其中所述驱动器区(16-18，61，62)驱动所述数据线(1a)，以响应从所述像素数据锁存器电路(17)接收的所述像素数据。
14.如权利要求13所述的控制器/驱动器，其中所述第一和第二存储器区(14，15)被集成为单片，并且分别由第一和第二存储器单元列组成，并且
其中所述第一和第二存储器单元列交替分布在所述水平方向上。
15.如权利要求14所述的控制器/驱动器，其中所述存储器选择器电路(62)包括多个选择器(73)，每一个具有与所述第一存储器单元列的有关一个相连的第一输入，以及与所述第二存储器单元列的有关一个相连的第二输入，
其中所述像素数据锁存器电路(17)包括：
分别连接到所述第一存储器单元列的多个第五锁存器元件，以及
分别连接到所述第二存储器单元列的多个第六锁存器元件，并且
其中所述第五和第六锁存器元件交替分布在所述水平方向上。
16.一种用于操作控制器/驱动器的方法，该控制器/驱动器包括第一和第二存储器区(14，15)和驱动器区(16-18，61，62)，所述方法包括：
将表示n1灰度级图像的第一位图图像数据(6)分成第一和第二数据片(22、23)，其中n1为自然数；
分别将所述第一和第二数据片(22，23)存储在所述第一和第二存储器区(14，15)；
将所述第一和第二数据片(22，23)分别从所述第一和第二存储器区(14，15)传递到所述驱动器区；
所述驱动器区驱动显示面板(1)的数据线(1a)，以响应所述第一和第二数据片(22，23)；
将表示n2灰度级图像的第二位图图像数据(21)存储在所述第一存储器区，其中n2为小于n1的自然数；
将所述第二位图图像数据(21)从所述第一存储器区(14)传递到所述第二存储器区(15)；
将所述第二位图图像数据(21)从所述第二存储器区(15)传递到所述驱动器区(16-18，61，62)；并且
所述驱动器区(16-18，61，62)驱动所述显示面板(1)的所述数据线(1a)，以响应从所述第二存储器区(15)接收的所述第二位图图像数据(21)。
17.一种用于操作控制器/驱动器的方法，该控制器/驱动器包括图像处理器(11)、第一和第二存储器区(14，15)、以及驱动器区(16-18，61，62)，所述方法包括：
将表示n1灰度级图像的第一位图图像数据(6)分成第一和第二数据片(22、23)，其中n1为自然数；
分别将所述第一和第二数据片(22，23)存储在所述第一和第二存储器区(14，15)中；
将所述第一和第二数据片(22，23)分别从所述第一和第二存储器区(14，15)传递到所述驱动器区；
所述驱动器区(16-18，61，62)驱动显示面板(1)的数据线(1a)，以响应所述第一和第二数据片(22，23)；
所述图像处理器(11)使用所述第一存储器区(14)作为工作区，将表示n2灰度级图像的矢量数据(5)转换为第二位图数据(21)，在所述第一存储器区(14)中形成所述第二位图数据(21)，n2为小于n1的自然数；
将所述第二位图图像数据(21)从所述第一存储器区(14)传递到所述第二存储器区(15)；
将所述第二位图图像数据(21)从所述第二存储器区(15)传递到所述驱动器区(16-18，61，62)；并且
所述驱动器区(16-1 8，61，62)驱动所述显示面板(1)的所述数据线(1a)，以响应从所述第二存储器区(15)接收的所述第二位图图像数据(21)。
18.一种控制器/驱动器，包括：
显示存储器，包括第一和第二存储器区(14，15)；
存储器控制器电路(12)，当为其提供以第一形式表示的图像数据(6)时，能够将所述图像数据(6)分成第一和第二图像数据(22，23)，并且当为其提供以第二形式表示的图像数据(5)时，能够将从以所述第二形式表示的所述图像数据(5)生成的第三图像数据(21)存储到所述第一和第二存储器区(14，15)；并且
驱动器区(16-18，61，62)，驱动显示面板(1)的数据线(1a)，以响应存储在所述第一和第二存储器区(14，15)中的所述图像数据。
19.如权利要求18所述的控制器/驱动器，进一步包括：
图像处理器(11)，它使用所述第一和第二存储器区(14，15)之一作为工作区，对以所述第二形式表示的所述图像数据(5)进行处理。
20.如权利要求18所述的控制器/驱动器，其中所述第一形式是位图形式，并且所述第二形式是矢量形式。
CNB2004100833986A 2003-10-02 2004-10-08 用于驱动显示面板的控制器/驱动器 Active CN100377207C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP345005/2003 2003-10-02
JP2003345005A JP4614261B2 (ja) 2003-10-02 2003-10-02 コントローラドライバ，及びその動作方法

Publications (2)

Publication Number Publication Date
CN1604178A CN1604178A (zh) 2005-04-06
CN100377207C true CN100377207C (zh) 2008-03-26

Family

ID=34386334

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100833986A Active CN100377207C (zh) 2003-10-02 2004-10-08 用于驱动显示面板的控制器/驱动器

Country Status (4)

Country Link
US (1) US7327342B2 (zh)
JP (1) JP4614261B2 (zh)
KR (1) KR100582675B1 (zh)
CN (1) CN100377207C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4744074B2 (ja) * 2003-12-01 2011-08-10 ルネサスエレクトロニクス株式会社 表示メモリ回路および表示コントローラ
JP5084134B2 (ja) * 2005-11-21 2012-11-28 日本電気株式会社 表示装置及びこれらを用いた機器
KR20130087119A (ko) * 2012-01-27 2013-08-06 삼성전자주식회사 디스플레이 드라이브 집적회로
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US10313765B2 (en) * 2015-09-04 2019-06-04 At&T Intellectual Property I, L.P. Selective communication of a vector graphics format version of a video content item
KR102517167B1 (ko) * 2016-04-20 2023-04-04 삼성전자주식회사 전자 장치 및 그 제어 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220426A (zh) * 1997-12-08 1999-06-23 索尼公司 数据转换装置及图象发生装置
US6396501B1 (en) * 1998-02-25 2002-05-28 Aetas Technology Corporation Memory arrangement for exposure data used in multiple exposures and method for processing multiple exposures
US6535189B1 (en) * 1999-07-21 2003-03-18 Hitachi Ulsi Systems Co., Ltd. Liquid crystal display device having an improved gray-scale voltage generating circuit
US20030156103A1 (en) * 2001-12-05 2003-08-21 Yusuke Ota Display driver circuit, electro-optical device, and display drive method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210395A (ja) * 1989-02-10 1990-08-21 Hitachi Ltd 文字図形発生方式
JP3429789B2 (ja) * 1992-06-19 2003-07-22 株式会社リコー 画面表示装置の制御方法
JPH06139136A (ja) * 1992-10-30 1994-05-20 Fujitsu Ltd 表示メモリアクセス方式
JP3433337B2 (ja) * 1995-07-11 2003-08-04 日本テキサス・インスツルメンツ株式会社 液晶ディスプレイ用信号線駆動回路
JP3263592B2 (ja) 1996-04-11 2002-03-04 株式会社日立国際電気 無線携帯端末
JPH10149149A (ja) * 1996-11-21 1998-06-02 Toshiba Corp 画像処理装置
JP3622559B2 (ja) * 1999-02-26 2005-02-23 株式会社日立製作所 液晶表示装置
JP3659139B2 (ja) * 1999-11-29 2005-06-15 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP2002236475A (ja) * 2001-12-03 2002-08-23 Hitachi Ltd メモリ内蔵液晶ドライバと液晶ディスプレイ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220426A (zh) * 1997-12-08 1999-06-23 索尼公司 数据转换装置及图象发生装置
US6396501B1 (en) * 1998-02-25 2002-05-28 Aetas Technology Corporation Memory arrangement for exposure data used in multiple exposures and method for processing multiple exposures
US6535189B1 (en) * 1999-07-21 2003-03-18 Hitachi Ulsi Systems Co., Ltd. Liquid crystal display device having an improved gray-scale voltage generating circuit
US20030156103A1 (en) * 2001-12-05 2003-08-21 Yusuke Ota Display driver circuit, electro-optical device, and display drive method

Also Published As

Publication number Publication date
JP4614261B2 (ja) 2011-01-19
US20050073526A1 (en) 2005-04-07
CN1604178A (zh) 2005-04-06
US7327342B2 (en) 2008-02-05
JP2005114774A (ja) 2005-04-28
KR20050033034A (ko) 2005-04-08
KR100582675B1 (ko) 2006-05-23

Similar Documents

Publication Publication Date Title
JP6620188B2 (ja) 表示装置
US7315313B2 (en) Controller/driver for driving display panel
US6724378B2 (en) Display driver and display unit and electronic apparatus utilizing the same
US7724269B2 (en) Device for driving a display apparatus
US6633273B2 (en) Liquid crystal display with liquid crystal driver having display memory
US6140996A (en) Display control apparatus
EP0852371A1 (en) Image display device
JP2006309182A (ja) 表示装置、およびそれを用いた電子機器
CN1809869B (zh) 驱动器及其显示设备
JPH09329807A (ja) 液晶表示装置
US8350832B2 (en) Semiconductor integrated circuit device for display controller
CN100377207C (zh) 用于驱动显示面板的控制器/驱动器
EP1564746B1 (en) Image memory architecture for achieving high speed access
JPH05181431A (ja) 液晶表示データ制御装置
JPH06202578A (ja) ドットマトリクス表示装置
JPH0356993A (ja) 表示システムおよび液晶表示装置
US6577294B1 (en) Display device
USRE42286E1 (en) Image data processing system
JPH08211849A (ja) 表示制御装置
JPH10312175A (ja) 液晶表示装置および液晶駆動半導体装置
JPH04275592A (ja) 液晶表示装置
JP5004424B2 (ja) 画像処理装置，及び，コントローラドライバ
JP2004252103A (ja) 画像表示装置、画像表示方法および画像表示プログラム
JPS6113288A (ja) 画像フレ−ム・メモリのアクセス制御回路
JPH0844617A (ja) 画像処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Co-patentee after: BITBOYS OY

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Co-patentee before: Bitboys OY

Patentee before: NEC ELECTRONICS Corp.

ASS Succession or assignment of patent right

Owner name: ADVANCED MICRO DEVICES INC.

Free format text: FORMER OWNER: DOUGIEWI CONSULTING LTD.

Effective date: 20150528

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Patentee after: Road micro Consulting Co.,Ltd.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

Patentee before: Bitboys OY

TR01 Transfer of patent right

Effective date of registration: 20150528

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Patentee after: ADVANCED MICRO DEVICES, Inc.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

Patentee before: Road micro Consulting Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Co-patentee after: ADVANCED MICRO DEVICES, Inc.

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Co-patentee before: ADVANCED MICRO DEVICES, Inc.

Patentee before: Renesas Electronics Corp.

CP02 Change in the address of a patent holder