JPS617879A - Ｃｒｔの高速描画装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明ＨＯＲＴに表示するメモリの内容をディスプレイ
タイミングに無関係に高速省き換えが可能なＯＲＴの高
速描画装置に関する。

〔従来の技術〕

従来のＣＲＴの高速描画装置として、例えば。

特開昭５８−１２９４７２号公報に示されるものがあり
１表示すべき文字コードを所定時に出力するコントロー
ラ２１と、該コントローラ２１工り出力されるデータが
書き込まれる第１のリフレッシュメモリ２２と、データ
の読み出し専用に用いられる第２のリフレッシュメモリ
２３と、書き込み開始用のタイミングパルス２４を第１
のリフレッシュメモリ２２に印肌させるタイミングライ
ン２４と％第１のりフレッシュメモリ２３を制御するた
めのタイミングパルスが伝送するタイミングライン２５
と、曹き込み又６６元み出しを指定するタイミングパル
スが伝送されるタイミングライン２６と、該ライン２６
に印加されるパルス信号電圧を反転出力するイ／バータ
２７！：、該インバータ２７の出力と第　　。

１のり７し、シーメモリ２２の出力とのアンド条件が成
立するときに該メモリ２２に記憶されているデータを出
力するアンドゲート２８と。

ライフ２６より入力されるタイミングノ（ルスと第２の
バッファメモリ２３の出力とのアンド会件の成立時に該
メモリ２３のデータを出力するアンドゲート２９と、第
１及び第２のり７レツシ、メモリのいずれかのデータ’
ｉ　０ＲＴ　３１に出力するオアゲート３０とより構成
される。

以上の構成において１通常時には、第２のリフレッシュ
・メモリ２３から繰り返し出力して。

ＯＲＴ　３１にデータを表示する。また、コントローラ
２１からデータを出力する場合には、第１のり７し、シ
ュ・メモリ２２にデータをマｉき込む。勿論、同時に第
２のリフレッシュ・メモリ２３からは、　ＯＲＴ　３１
に出力される。

第１のリフレッシュ・メモリ２２と第２のリフレッシュ
・メモリ２３の内容を一致させるため、第１のリフレッ
シュ・メモリ２２の内容を第２のリフレッシュ・メモリ
２３へ書き込むが、これには次の２つの方法がある。１
つは、第２のり７し、シュ・メモリ２３が読み出し中で
ないとき、すなわちＯＲＴ表示の帰線時間に第２のりフ
レッシー・メモリ２３をリード・モードにして、第１の
り７し、ン、・メモリ２２の内存を読み出し、第２のり
フレッシ、・メモリ２３に書き込む。もう１′）は、第
１のす７し、シュ・メモリ２２からＯＲＴへ表示データ
を与えて表示する工うにし、同時に第２のリフレッシ、
・メモリ２３をライト・モードにして、第１のりフレッ
シュ・メモリ２２の出力を書き込む、つまり、第１のリ
フレッシュ・メモリ２２をリード・モードとし、第２の
リフレッシュ・メモリ２３をライト・モードとして表示
を行ないながら第２のリフレッシュ・メモリ２３に誉き
込む。このようにして、コントローラ２１から任意の時
間に連続してデータを第１のす７し、シ、・メモリ２２
に書き込み、かりＯＲＴ　３１に出力することによって
、高速表示が可能となる。

第２図において、コントローラ２１がらは。

タイミング・ライン２４のタイミング・パルスにより第
１のリフレッシュ・メモリ２２にデータを書き込む。第
１のリフレッシュ・メモリ２２のライト−・モード時に
は、第２のリフレッシュ、・メモリ２３ｉ！リード・モ
ードとなり、第２のリフレ、７ユ・メモリ２３の内容を
タイミング・ライン２５のタイミング・パルスに同期し
てｌみ出し、リード・ライト・メモリ・ゲート・ライン
２６のタイミングでアンド・ゲート２９を通り、オア・
ゲート３０を通ってＯＲＴ　３１に出力する。

また、　ＣＡＲＴ表示の帰線時１！Ｊお工び第１のリフ
レッシュ・メモリ２２への書き込み中でないときには、
第１のリフレ、７ユ・メモリ２２をリード・モード、第
２のリフレッシュ・メモリ２３をライト・モードとし、
第１のリフレッシュ・・メモリ２２の内容をタイミング
・ライン２４のタイミング・パルスにより読み出し、第
１のリフレッシ、・メモリ２２の内容を第２のりフレッ
シ、・メモリ２３ヘタイミング・ライン２５のタイミン
グ・パルスに↓り書き込む。

これにより、コントローラ２１からデータを出力すると
きには、読み取り時のタイミングの制約を受けることな
く、最高の速度で、リフレッシュ・メモリへの書き込み
が可能となる。結局、２プレ一ン方式にすることによっ
て、ｌブレーン方式のりフレッシュ・メモリに比べ、約
３倍の速度で書き込みおよび表示が可能となる。

〔発明が解決しようとする問題点〕

しかし、従来のＯＲＴの高速描画装置にあっては、第１
のリフレッシュ・メモリと第２のりフレッシュ・メモリ
は各々書き込み用と表示用に固有の役割が課せられてい
るため、一方から他方のメ゛モリヘデータを転送中には
ソース側のメモリ内容を変更することができず、この転
送中においてに描画処理速度を上げることができなかっ
た。

〔問題点を解決するための手段及び作用〕本発明は上記
に鑑みてなされたものであり。

ＯＲＴに表示するメモリの内容を表示タイミングの影＋
Ｗｔ受けることなく高速に書き換えができるようにする
ため％表示用、　’Ｐ、ｆ換用等の用途をもつ複数面の
ビデオメモリを備え、古き換え中のメモリｖｉ−除くビ
デオメモリヲ随時切換えができるようにしたＣＲＴの高
速描画装置を提供するものである。

〔莢施例〕

以下１本発明によるＯＲＴの高速描画装置を詳細に説明
する。

第１図は本発明の一実施例の概略構成を示し、ＯＲＴ　
３１に表示させる制御、・ビデオデータの書き込み及び
読み出し等の制御を図示せぬＲＯＭのプログラムに従っ
て天性すると共に各種の制御信号をクステムバス人及び
ビデオバスＢに出力するＯＰＵ　１と、ビデオバスＢ工
りビデオデータ１洸み込えて、Ｓき込み恥へ２ドアして
いるデータを読み出す主メモリ２と、ビデオバスＢｉ介
して主メモリ２より転送されるデータを記憶すると共に
表示用、書換用等の複数のメモリブロックを有して切換
使用されるビデオメモリ３と、該ビデオメモリ３のデー
タＩＩ換用メモリプロ、りと表示用メモリブロックとを
切換えてビデオバスＢヘデータの転送を可能にするデー
タセレクタ４と、ビデオバスＢに接続されてデータセレ
クタ４を介して転送されてくる表示データを文字又はグ
ラフィックに変換して表示するＣＲＴコントローラ５と
、０ＰＵＩによるデータ転送処理を行なうことなく主メ
モリ２内のデータをビデオメモリ３に直接転送させる制
御を行なうＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃ
ｃ＠ｓｓ　）　　コントローラ６とより構成される。

第３図は、ビデ万メモリ３とデータセレクタ４の詳細構
成を示し、ビデオメモリ３はビデオメモリ３ａと３ｂを
有し、ビデオメモリ３息に対シて＆１．システムアドレ
スＣ・又はビデオアドレスＤのいずれかを選択するデー
タセレクタ４ａ、及びシステムデータバス人又はビデオ
データバスＢのいずれかを選択するデータセレクタ４ｂ
が接続され、ビデオメモリ３ｂに対しては、システムア
ドレス０又はビデオアドレスＤを選択するためのデータ
セレクタ４ｅ、及びシステムデータバスＡ３？、はビデ
オデータバ２Ｂを選択するためのデータセレクタ４ｄが
接続されている。各ビデオメモリにデータの書き込みを
行なわせる場合には、各データセレクタによってシステ
ムアドレスＣと７ステムデ一タバス人が選択され、一方
％読み出しを行なわせる場合には、ビデオデータバスＢ
とビデオアドレスバスＤが選択される。尚、各データセ
レクタに対し、バスをシステム側あるいにビデオ側に切
換えるためのセレクト信号を生成するためのＤ型７す、
プフロップ７が設けられている。該フリ。

プフロ、プフｔユ、　０ＰＩＪ　１工り出力されるビデ
オメモリ切換信号ＳＭＣがデータ入力端子（Ｄ）に印加
されると共に、クロック端子（ＯＫ）にビデオ垂直信号
（Ｖ、　５ｙｎｃ　）が印加され、Ｄ−子入力に信号が
与えられているときにＣＫＭ子に正ノクロ、クパルスカ
：与えられると出力端子（Ｑに出力信号が発止する。こ
の出力信号に、次にＤ　ｙ４子及びＯＫ　ｙｌＩｉｉ子
に同時に信号が印加されると同時に反転し、ハイレベル
からローレベルに転する。Ｑ端子出力信号は、データセ
レクタ４Ｃ及び４ｂに対してＦｉ直直接セック　９８子
Ｓに印加され、データセレクタ４ａ及び４ｂに対しては
インバータ８で信号反転したセレクト信号がセレクト信
号子Ｓに印加され、４択状態が２グル一プ間で逆になる
。

以上の構成において、ビデオメモリ切換信号ＳＭＣが出
力されｆｃことによって７リツプ７０ツブ７のＱ、　２
子：リハイレベル信号が出力され。

データセレクタ４息及び４ｂがビデオアドレスバスＤ及
びビデオデータバスＢ’ｚ選択してビデオメモリ３ｍを
表示用とし、データセレクタ４Ｃ及び４ｄがシステムデ
ータバス人及びシステムアドレスバス０を選択してビデ
オメモリ３ｂを書込用として；０いているものとする。

この状態下で、ビデオメモリ３＆及び３ｂの使用内容ケ
他の異なる内容に変更しょうとすると。

ビデオメモリ３　ｍは表示用として用いられているため
にＣＲＴコントローラ５に工っでデータセレクタ４ａ、
４ｂ’ｉ介してアクセスさ九ている。

従って、描画タイミングが表示期間でも行なえるフラッ
シュレスモードに於てｌ’ｌｔ、０１１Ｔ３１の表示期
間中にビデオメモリ３１１の内容を変更することができ
ない。しかし、表示用として用いられていないビデオメ
モリ３　ｂ　（ｒｉ　、　Ｏｌｌ、Ｔコントローラ５に
よってアクセスさＪｌていないため。

０１’ＬＴ　（ｉｉＩｌのタイミングを・何らジ；’　
ｉ’＋；すること々く、ＣＩ’Ｕ　１のみのタイミング
でビデーシ′メモリ３ｂの内容全更更することができる
。ｒ：［１ち、Ｃ几Ｔ３１の表示制御に関−Ｌｊするブ
ランギング期間に関係なくビデオメモリ３ｂの、１．”
こみ出し及び４’Ｆき込みを任意ｉ／（ｌ実行すること
ができ、’＜）、データの転送に、ＣＩ’Ｕ　１ろるい
＋ｉ　］）Ｍ八コへトローラ６σ）いずれによっても行
なうことができる。；シリえｆ−Ｊ　、　ビデオメモ＋
）　３　ｂを７トき込みに用いる鳴合、　　０ＲＴ３１
に表示させたい主メモリ２の内容−１ビデオメモリ３ｂ
に転送されン）　ン、ｒ”　１そ７）転送が弗多了する
と、再びＯＰＵ　１工リビデオシモリ切換信号ＳＭＣを
出力する。こノ１．に工ってフリップフロップ７の出力
信号は反転し１．７？−タセレクタ４ｍ。

４ｂとデータセレクタ４ｅ、４ｄとに印加されるセレク
ト信号が切換えられる。この結果、データセレクタ４ａ
及び４ｂがシステムアドレスバス０及びシステムデータ
バスＡｉ選択し、データセレクタ４ｃ及び４ｄがビデオ
アドレスバスＤ及びビデオデータバスＢを選択する。こ
の切換処理によって、　ＣＲＴコントローラ５はビデオ
メモリ３ｂをアクセスするようになり、　　０ＲＴ３１
にはビデオメモリ３ｂの内容が表示できるようになる。

この場合、　　ＯＲＴコントローラ５がアクセスメモリ
のアドレスをコントロールをしないｔ１ｑ成でとられて
いれば、　ＱＲＴ　３１に表示するためのビデオメモリ
表示アドレスは、ビデオメモリ３ＩＬと３ｂとで同一構
成にしなければならない。また、第３図に示す回路では
、　ＯＲＴ表示期間中に表示内容が変更されないように
、垂直同期信号Ｖ、　５ｙｎｅで表示タイミングを制御
しているか、実際には、０ＰＵＩがビデオメモリ３をア
クセスさえして＾なければ１表示ブー）／キング期間の
どのタイミングによっても制御可能である。

以上の説明では、ビデオメモリを２面にする例を示した
が、史に被（りのビデオメモリを備え、内容を桐、数種
石に設定すｆＬ　ｆ−，１，’　、これ全ＯＲ，Ｔ上で
高速に且つ連続に表示内容を７ｉ二曾」させることもで
きる。

また、主メモリ２及びビデ１メモリ３のアクセス時間を
速くすることによって、ビデオメモＩＪ３ｍ及び３ｂを
迅連に、Ｙきｆｋえできるため。

これを又互に青換表示することにより、アニメ−７，ン
等の表示に用いることができる。

〔発明の効呆〕

以上説す１］シたように不うら明ＯＯＲＴの高速描画装
置によｆ′Ｌば１表示用、書換用等の複数面のビデ万メ
モリを偏え、貞き」Ｑえ中を除くビデオメモ’Ｊ　を任
意に切換え使用できるようにしたためＣＲＴの描画モー
ド及び表示タイミングに無関係に且つ高速に魯ａ換える
ことかできる。また。

表示に用いらｔしていないビデオメモリには表示変更前
の内容が残されているため、１つ前の状態乏メモリ切良
えのみで高速表示させることができる。

【図面の簡単な説明】

第１図は本発明の一夾施例を示すブロック図、第２図は
従来のＯＲＴの高速描画装置を示すブロック図、第３図
は第１図に示すビデオメモリ及び周辺１３　Ｈの詳細プ
ロ、り図。 符号の説明 １・・・Ｃ！ｒｌｊ、　　　２・・・主メモリ、　　３
，３鳳。 ３ｂ・・・ビデオメモリ、　　　４．４ａ〜４ｄ・・・
データセレクタ、　　５・・・ＣＴＬＴコントローラ、
　　６・・・Ｄλ情コントローラ、　　７・−・Ｄｆｉ
フリ、プ７０゜プ、　　８・・・インバータ、　　３１
・・・ＣＲＴＡ・・・システムデータバス、　　Ｂ・・
・ビデオデータバス、　　Ｃ・・・システムアドレスバ
ス、　　Ｄ・・・ビデオアドレスバス。 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 画像を走査して得た画像情報を記憶する主メモリから、
   画像データをビデオメモリに転送し、該ビデオメモリよ
   り一画面分のデータを読み出してＣＲＴに表示する描画
   装置において、 各々が１画面分の画像情報をストア可能な複数のメモリ
   によって前記ビデオメモリを構成するメモリ構成手段と
   、 該手段により設定された複数のメモリの書き込み終了状
   態にあるメモリを切換えてアクセス可能状態にするメモ
   リ切換手段とを設けたことを特徴とするＣＲＴの高速描
   画装置。