JPS60128498A

JPS60128498A - カラ−表示装置

Info

Publication number: JPS60128498A
Application number: JP58235147A
Authority: JP
Inventors: 孝之小林
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1983-12-15
Filing date: 1983-12-15
Publication date: 1985-07-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の分野〕この発明はパレット回路を有するカラー表示装置に関す
る。

〔従来技術〕

一般にＯＲ’ｌ’表示装置にカラー表示を行なうには、
赤（Ｒ）用、緑（Ｇ）用、青（Ｂ）用の３枚のビデオメ
モリの出力を合成して種々の色を発生させている。しか
しながらこの方式では色を変えるたびに上記各ビデオメ
モリの内容を書き換えなければならずスピードが遅いた
め、近年ではビデオメモリの出力段にパレット回路なる
ものを設け、このパレット回路でビデオメモリの出力コ
ードと色との対応付けを行なうものが実用化されている
。

しかして、この種従来のパレット回路を第１図（ａ）、
（ｂ）に示す。まず第１図（ａ）は、ＲｌＧ、Ｂ用のビ
デオメモリＩＲ，ＩＧ、１Ｂの出力データ（以下ビデオ
メモリの出力の組合せからなるコードをパレットコード
と称する）と色との対応テーブルをパレット回路２内に
有し、第１図（ｃ）に示すようにビデオメモリＩＲ，Ｉ
Ｇ、ＩＢからのパレットコードが０のときは黒、１のと
きも黒、２のときは紫というように決めるもひである。

従って色を変えたいときはパレット回路２内の対応テー
ブルを書き換えるだけで、ビデオメモリは変更せずに瞬
時に色が変わるわけである。この例ではパレット回路２
の出方は３ビツトであるから８色まで表現できるが、第
１図（ｂ）に示すようにパレット回路２′の出力を４ビ
ツトにすれば１６色まで表現でき、３ビツトのパレット
コードによって１６色中８色を選択できることになる。

〔従来技術の問題点〕

上述した従来のＣＲＴ表示装置の場合、パレット回路内
のテーブル（以下単にパレットと称する）の変更は垂直
プランキシグ期間中に１つずつ実行されるため表示変化
のスピードが遅く、ダイナミック性に欠け、特にゲーム
機として利用するときには面白味に欠ける問題がある。

また１度パレットの書きかえを行なうと前のパレットの
色対応パターンはクリアされてしまうから、前のパター
ンを再度使用したいときには再び作りなおさねばならず
、例えば同じ絵の配色を変えたり戻したりする場合に面
倒であった。

〔発明の目的〕

この発明は、上記事情に鑑みて成されたもので、画像の
色変化を高速化すると共に、画像の動きを出すこともで
きるカラー表示装置を提供するものである。

〔発明の要点〕

複数のパレット回路を設けてこのパレット回路をドツト
単位または画面単位で切換えるようにしたことである。

〔第１実施例〕以下、第２図ないし第６図を参照して第１実施例を説明
する。第２図はこの実施例の全体のシステム構成図であ
る。入力装置１１はＣＰＵ（中央処理装置）１２を介し
、ビデオｒｔ　Ａ　Ｍ　（ランダムアクセスメモリ）１
４に表示データを、またパレツ）９Ｊ換ＲＡＭ１５にパ
レット選択データを一更にパレット装置１６にパレット
コードと実際の色との対応テーブルを夫々書込むための
装置である。

また表示制御装置１３は上記ビデオＲＡＭ’１４及びパ
レット切換ＲＡＭ１５がら夫々、パレットコード及びパ
レット選択データを読出す際の動作を制御する装置であ
る。そしてビデオＲＡＭ１４からのパレットコードはパ
レット装置１６に入力し、またパレット切換ＲＡＭ１５
からのパレット選択データはデコーダ回路１７に入力す
る。

ハＬ／ツ）装置１６は複数（ｎ個）のパレット回路１６
．〜１６ｎから成り、デコーダ回路１７の出力によって
選択された何れか１つのパレット回路からドツト単位で
読出されるカラーコードが、パレット選択回路１８を介
し色混合回路１９へ与えられる。この色混合回路１９は
上記カラーコードをそのまま出力してＣＲ１表示装置２
０へ与え、そのときの表示ドツト位置に上記カラーコー
ドの色を表示させる。

第３図はパレット装置１６が２つのパレット回路１６ｍ
、１６．から成る場合の要部の具体的回路を示す。なお
、第２図の各部と対応する回路には同一番号を付して対
応関係を示しておく。ビデオＲＡＭ１４は赤、緑、青用
の各ＲＡＭ１４Ｒ。

１４Ｇ、１４Ｂを有する。これらＲＡＭ１４Ｒ。

１４Ｇ、１４Ｂは共に１画面分の記憶エリアを有してお
り、各表示ドツト位置に対する表示データを記憶してい
る。しかしてこれらのＲＡｌｔｉ１４．Ｒ５１４Ｇ、１
４Ｂから出力される１ドツトあたり１ビツトの表示デー
タの組合せで得られる３ビツトのコードがパレットコー
ドとなる。この各ビットデータは夫々、対応するシフト
レジスタ２１．２２．２３に入力する。このシフトレジ
スタ２１．２２．２３は夫々、表示制御装置１：ｔ、　
：　３からのロードクロックによって上記ビットデータ
を読込んだのち、ドットク四ツクによってそのデータを
出力側へシフトする。そしてシフトレジスタ２１〜２３
から出力されるパレットコードはパレット回路１６１．
１６！へ入力する。またパレット回路１６、またはパレ
ット回路１６２からは上記パレットコードに対し対応づ
けられた３ビツトのカラーコードが読出され、パレット
選択回路１８を構成するアントゲ−）２５Ｒ，２５Ｇ、
２５Ｂまたはアンドゲート２６Ｒ，２６Ｇ、２６Ｂに夫
々入力する。

他方、パレット切換ＲＡＭ１５から読出されるパレット
選択データは、上記シフトレジスタ２１〜２３と同一構
成のシフトレジスタ２４に入カスる。そしてシフトレジ
スタ２４から出力される上記パレット選択データ、即ち
、いまの例ではパレット回路１６．またはパレット回路
１６□の何れか一方をドツト単位で選択するデータは、
上記デコード回路１７の入力端子に入力する。そして入
力されたデータが１であれば上記アンドゲート２５Ｒ，
２５Ｇ、２５Ｂへゲート制御信号として入力し、また入
力されたデータがＯであればアンドゲート２６Ｒ，２６
Ｇ、２６Ｂへゲート制御信号として入力する。

アンドゲート２５Ｒ，２５Ｇ、２５Ｂから出力されるパ
レット回路１６□からのカラーコード及び、アントゲ−
）２６Ｉ（，２６Ｇ、２６Ｂから出力さ・れるパレット
回路１６．からのカラーコードは夫々、色混合回路１９
を構成するオアゲート１９Ｒ，１９Ｇ、１９Ｂへ入力し
、更にＣＲＴ表示装置２０へ送出される。

第４図はパレット回路１６．．１６．の具体的回路を示
す。このパレット回路１６．．１６．は、３１、〜３１
２．３２ｏ〜３２７．３３Ｉ〜３３゜の２４個の７リツ
プフ四ツブにより３ビット×８組のメモリテーブルを構
成しており、ＣＰＵ１２から３ビツトのカラーフードが
８種類書き込まれると共に、ビデオＲＡＭ１４がらのパ
レットコードにより上記８種類のカラーフードのうち１
つが選択されてパレット選択回路１８へ出方するように
なっている。しかして、アンドゲート３７゜〜３７７、
インバータ３８．３９．４ｏがら構成されるデコーダ４
１は、ビデオＲＡＭ１４がらのパードツトコードをデコ
ードし、そのデコード出力を上記８種のフリップフロッ
プ群（３１ｏ　、３２ａ　。

３３ｏ　）〜（３１γ、３２？　、３３？　）の出力を
受けるナントゲート（３４ｏ　１３５ｏ　、３６ｏ　）
〜（３４７，３５？　、３６ｙ　）にゲート信号として
供給する。上記ナントゲート３４０〜３４．の出力はオ
アゲート４７Ｒに、ナンドゲ−１・３５゜〜３５．の出
力はオアゲ−）４７Ｇに、ナンドゲ−）３６．〜３６．
の出力はオアゲート４７Ｂに夫々入力され、このオアゲ
−）４７Ｒ，４７Ｇ。

４７Ｂの出力が３ビツトのカラーコードとしてパレット
選択回路１８へ供給される。また、ナントゲート４２．
〜４２１、インバータ４３．４４．４５から構成される
アドレスデコーダ４６は、ＣＰＵ１２からの３ビツトの
アドレスデータ（ＡＯ。

Ａｓ　、Ａｔ　）をデコードし、且つ書き込み信号ＷＲ
があるときにそのデコード出力を上記８組のフリップフ
ロップ群（３１ｏ　、３２ｏ　−３３゜）〜（３１，，
３２７，３３？　）の各ゲート端子へ入力して該当フリ
ップフロップ群を能動化する。これらの７リツプフロツ
プはレベルトリガ型であり、ゲート端子がＬＯＷ″のと
きデータ入力端子のデータを読み込み、ゲート端子が“
ａ　１ｇ　ｈ　ｕのときそのデータをラッチす・る。し
かして、０ＰＵ１２からの３ビツトのカラーコード（Ｄ
、、Ｄ、、Ｄ□　）は、上記８組のフリップフロップ群
（３１゜、３２゜、３３゜）〜（３１ｙ　、３２ｙ　、
３３ｙ　）のデータ入力端子に供給され、上記アドレス
デコーダ４６？Ｉ）出力によってアドレス指定された３
ビツトのフリップフロップ群に書き込まれる。また、デ
コーダ４１の出力によって開かれるナントゲートに接続
されるフリップフロップ群の内容が、オアゲート４７Ｒ
，４７Ｇ、４７Ｂを介して３ビツトのカラーコードとし
てパレット選択回路１８へ出力されるようになっている
。

次に上記第１実施例の動作を第５図及び第６図を参照し
て説明する。ＯＲＴ表示装置２ｏへ所望の画像をカラー
表示するに際し、はじめに入力装置１１を操作してビデ
オＲＡＭ１４に表示データを、またパレット切換ＲＡＭ
１５にパレット選択データを、更にパレット装置１６゛
にカラーコードを夫々プリセットする。この場合、ビデ
オＲＡＭ１４に書き込まれる表示データは赤、緑、青用
の各ＲＡＭ１４Ｒ，１４Ｇ、１４Ｂの同一番地に１ビツ
トづつ、３ビツトのパレットコードの各ビットデータと
して書込まれる。例えばパレットコードがｒＯＪ（２進
表示では０００″）のときには、ＲＡＭ１４Ｒ，１４Ｇ
、１４Ｂの同一番地に共に“ＯＮが書込まれる。またパ
レットコードが［１Ｊ（”００１″）のときには、ＲＡ
Ｍ１４Ｒに“１″、ＲＡＭ１４Ｇ及びＲＡＭ１４Ｂには
１０″が書込まれる。他のパレットコード「２」〜−「
７」も同様である。

またパレット切換几ＡＭ１５はビデオＲＡＭ１４に対応
して１画面分の記憶エリアを有しており、このパレット
切換ＲＡＭ１５にｎ個のパレット回路１６．〜１６ｎの
うち選択する１つのパレット回路のナンバをプリセット
する。例えば上述した例のように、パレット回路が２個
のときにはパレット回路１６１　のナンバ１またはパレ
ット回路１６２のナンバ２の何れか一方を指定してセッ
トしておく。

更にパレット装置１６に対するカラーコードの書込みで
は、複数のパレット回路の各々につき夫々異なるカラー
コードをビデオＲ，ＡＭ１４からのパレットコードに対
応させてプリセットする。この場合、パレットコードが
上述したように「０」〜「７」の８種類の場合において
、第４図を参照してパレット回路へのカラーフードの書
込み動作を説明すると、先ず、例えばパレット回路１６
゜ではパレットコードｒＯＪをカラーコードのｒ２Ｊに
対応させるもｄとすると、入力装置１１の所定のキー操
作によってパレットコード「０」に対するアドレスデー
タ「０」と書込み指令を与える書込み制御信号ＷＲとを
０ＰＵ１２から出力させてアドレスデコーダ４６へ供給
し、またプリセットするカラーコード「２」を示すデー
タ「０１０」を０ＰＵ１２からデータ（Ｄ２、Ｄ寡、Ｄ
ｏ　）として出力させ、フリップフロップ３１ｏ〜３１
７．３２ｏ〜３２フ、３３０〜３３フの各データ入力端
子へ供給する。これによりアドレスデコーダ４６ではナ
ントゲート４２ｏ〜４２．のうちナントゲート４２゜の
出力のみが“１”となり、フリップフロップ３１ｏ　Ｘ
　３２６　％　３３ｏを駆動する。

このときフリップフロップ３１ｏ、３２゜、３３゜の各
データ入力端子には上記カラーコード「２」のビットデ
ータＤ０＝“０”、Ｄ、＝″１″、Ｄ！＝″Ｏ″が入力
されているので、夫々がセットされてカラーフード「２
」が記憶される。パレット回路１６１のパレットコード
「１」〜ｒ７Ｊについても「０」〜「７」の任意のカラ
ーコードを夫々対応させ、その場合、パレットフード「
１」〜「７」に対応する各アドレスデータ「１」〜「７
」と任意のカラーコードを夫々０ＰＵ１２から同時に出
力させて、フリップフロップ（３１１，３２１゜３３、
）〜（３１”？　、３２．．３３．）へ夫々１上記任意
のカラーコードをプリセットしてゆく。

また他のパレット回路１６．〜１６１１についても全く
同様である。

以上のよう【して、上記パレットコード、パレット選択
データ及びカラーコードの各プリセット操作が行なわれ
る。

次に、表示動作を具体的に説明する。ビデオＲＡＭ１４
の各ＲＡＭ１４Ｒ１１４Ｇ、１４Ｂはリフレッシュメモ
リであり、表示制御装置１３から読み出しアドレスが順
次繰り返し指定される。１アドレス当り４ビツトとする
と、その４ビツトの表示データカ各ＲＡＭ１４Ｂ、１４
Ｇ、１４Ｂ及びツタレット切換ＲＡＭ１５からシフトレ
ジスタ２１〜２４へロードクロックに同期して読込まれ
た後、ドツトクロックに同期して１ビツトずつ出力され
る。従ってシフトレジスタ２１〜２４からは、表示画面
の全ドツトに対応して１ドツトずつ順次出力されるわけ
である。そしてシフトレジスタ２１〜２３から出力した
３ビツトのパレットコードはパレット回路１６．及びパ
レット回路１６．に入力し、またこのパレットコード【
―がノするパレット選択データが同時にシフトレジスタ
２４から出力してデコーダ１７の入力端子に入力する。

このため上記パレット選択データがパレット回路１６゜
を選択する“１“データの場合には、デコーダ１７の１
チヤンネルの出力が１“となり、パレット選択回路１８
内のアントゲ−）２５Ｂ、２５（）。

２５Ｂが開成し、且つアンドゲート２６Ｒ，２６印凝閉
成する。従ってこのときアンドゲート２５Ｒ，２５Ｇ、
２５Ｂを介し、上記パレットコードに応じてパレット回
路１６．から続出されるカラーコードが出力し、色混合
回路１９のオアゲート１９Ｒ，１９Ｇ、１９Ｂを介しＯ
ＲＴ表示装置２０へ送られ、そのドツトに上記パレット
コードに応じた、即ち、カラーフードに応じた色の表示
が行われる。

他方、上記パレット選択データがパレット回路１６、を
選択する″０″データの場合には、デコーダ１７のＯチ
ャンネル出力が１″となり、アントゲ−）２６Ｒ，２６
Ｇ、２６Ｂが開成し、且つアンドゲート２５Ｒ，２５Ｇ
、２５Ｂが閉成する。したがってこのときはアンドゲー
ト２６几、２６Ｇ、２６Ｂを介し、上記パレットコード
に応じてパレット回路１６□から読出されるカラーコー
ドが出力し、オアゲート１９Ｒ，１（ｊＧ、　１９Ｂを
介しＣＲＴ表示装置２０へ送られ、′そのドツトに上記
カラーコードによる色表示がなされる。

このようにして、シフトレジスタ２４から出力するパレ
ット選択データが１″か０″に応じてパレット回路１６
＋、１６ｔがドツト単位で切換えられ、同一パレットコ
ードであっても異なるカラーコードが読出されて異なる
色表示がなされることになる。

次に、第４図によってパレツ）回路１６１，１６、のカ
ラーコード読出し動作を更に詳しく説明すると、いまビ
デオＲＡＭ１４からパレットコード「０」（“ｏｏｏ”
）が読出されたとすると、デコーダ４１内のアンドゲー
ト３７゜の出力のみが１″となり、ナンドゲ−）３４ｏ
、３５ｏ。

３６゜を開成状態とする。したがってフリップフロップ
（３１ｏ　、３２ｏ　、３３ｏ　）にセットされている
カラーコードの各ビットデータがナンドゲ）（３４６１
３５ｏ　１３６ｏ　）を介して出力し、オアゲ−）４７
Ｒ，４７Ｇ、４７Ｂに入力し、パレット選択回路１８へ
送られる。

ビデオＲＡＭ１４から読出されるパレットコードが「１
」〜「γ」のときには夫々、ナントゲート３７８〜３７
．の出力が１つづつ“１″となり、対応するフリップ７
０ツブ（３１＋　、３２ｓ　−３３、）〜（３１，，３
２，，３３？　）に夫々セットされているカラーコード
が夫々出力する。

第５図は上述したこの発明の第１実施例の特徴を図示し
たものである。即ち、複数のパレット回路が設けられた
ために、１つのパレットコードは複数のカラーコードに
対応することができ、そのためドツト単位でパレット回
路が切換えられるときに、同一パレットコードであって
も選択されたパレット回路によって表示色が異なり、画
像を多彩に変化できるものである。

第６図も第５図同様にこの発明の特徴を示すものである
。即ち、第６図（ａ）は説明を簡単にするためにビデオ
ＲＡＭ１４の画面構成を４×４ドツトとしたときの各ド
ツトにセットされたパレットコードを示す。また第６図
（ｂ＞はパレット回路１６．に入力するパレットコード
（左側の数字０〜７）に対し読出されるカラーフード（
右側の数字θ〜７）を示す。第６図（Ｃ）はパレット回
路１６　ｔの場合のパレットコードとカラーフードの対
応関係を示す。更に第６図（ｄ）はパレット切換ＲＡＭ
１５にプリセットされているパレット選択データを示し
、図中、数字１はパレット回路１６□を選択し、数字２
はパレット回路１６．を選択する。而して第６図（ａ）
〜（ｄ）の設定状態によって上記各ドツトに対し選択さ
れるカラーコードは第６図（、）に示す如くなる。

他方、パレット選択データを第６図（ｄ）から第６図（
ｆ）のように変更した場合、各ドツトに対し選択される
カラーフードは第６図（ｇ）に示すものとなり、第６図
（θ）とは異った表示がなされることになる。

〔第２実施例〕次に第７図及び第８図を参照して第２実施例を説明する
。この第２実施例はパレット回路の切換えを１画面単位
で行うことを特徴とすぎもので、第７図はその要部の構
成図を示す。而して第７図は上記第１実施例の第３図の
変形回路であるから、同一構成部には同一番号を付して
説明の重複をさける。

第７図の回路は図面から分かるように、第３図の回路中
のパレット切換ＲＡＭ１５及びシフトレジスタ２４を除
去し、またシフトレジスタ１７ＡのＤ入力端子に０ＰＵ
Ｉ　２からの制御信号を入力している。而してこの制御
信号は入力装置１１の所定のキー操作に応じてパレット
回路１６．が選択されると″１″信号として出力し、他
方、パレット回路１６．が選択されると″０″信号とし
て出力する。そして第７図の回路動作は第３図の場合と
実質的に同一である。

第８図はこの第２実施例の特徴を説明するもので、第８
図（ａ）はパレット回路１６１が選択されたときに出力
するカラーコードの例を示す。これに対しパレット回路
１６ｔを選択して切換えると出力するカラーコードは第
８図（ｂ）に示すようなものに変化する。このようにし
て画像の表示色は１画面単位で連座に異なるものに切換
えることができるものである。また、一方のパレット回
路を使用中には他のパレット回路に対するカラーコード
の変更ができるので、色を変えるスピードは一層速くな
る。

なお、上記実施例ではパレット回路の切換えを１ドツト
単位または１画面単位で行なう場合を例にとって説明し
たが、１キャラクタ単位で切換えるようにしてもよいし
、画面の上半分／下半分等任意のエリア毎に切換えても
よい。

また、上記実施例ではＣＲＴ表示装置な例にとって説明
したが、これに限ることなく１力ラー液晶表示装置、エ
レクト四ルミネセンス表示装置等でもよい。

〔発明の効果〕以下にこの発明の効果を列挙する。

（、）　パレット回路の中身を書き換えずにパレット回
路を切換えるだけで配色の変更ができるので、きわめて
高速な処理ができる。

（ｂ）シかも前の配色パターンはそのまま残っているの
で、作りなおさなく七も直ちに元の配色に戻すことがで
きる。

（ｃ）　１つのパレット回路を使用中に、他のパレット
回路の書き換えができるので、ＣＲＴの帰線期間等を考
慮する必要がなく、一層高速な色換えができる。

（司　ビデオメモリ中に複数の画像パターンを混合して
描いておき、パレット回路の切換えにより各パターンを
順次色付けして浮き出させていけば、画像の複雑かつ高
速な動きを出すことができる。

（ｅ）　素子数をあまり増大させずに多色の色付けがで
きる。例えば８色用のパレット回路を２つ設けて１６色
を得る方が、１６色用のパレット回路を１つ作るよりも
素子数が少なくて済む。

（ｆ）　また、２つのパレット回路に同一の８色を用意
しておけば、色数を蟻牲にしてスピードを一層上げるこ
とができる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は夫々、従来のパレット回路の使
用例を示す図、第１図（ｃ）は従来のパレットコードと
カラーコードとの対応関係を示す図、第２図ないし第６
図はこの発明の第１実施例を示し１第２図はシステム構
成図、第３図は要部の回路構成図、第４図はパレット回
路の具体的な回路構成図、第５図はパレットコードとカ
ラーコードとの対応関係を示す図、第６図は２種類のカ
ラーコードが出力する状態を説明する図、第７図及び第
８図は第２実施例を示し、第７図は要部の回路構成図、
第８図は得られる２種類のカラーコードを説明する図で
ある。゛１１・・・・・・入力装置、１２・・・・・・ＯＰＵ、
１３・・・・・・表示制御装置、１４・・・・・・ビデ
オＲＡＭ、１４Ｒ。１４Ｇ、１４Ｂ−・・・・・ＲＡＭ、１５・・・・・・
パレット切換ＲＡＭ、１６・・・・・・パレット装置、
１６ｔ　、１６ｔ・・・・・・パレット回路、１７・・
・・・・デコーダ回路、１８・・・・・・パレット選択
回路。特許出願人　カシオ計算機株式会社第６図（の　ｔｂ＞Ｃｄ）　（ｔ’）（１）　（１７）Ｃａ）（６）

Claims

【特許請求の範囲】

（１）　表示データを記憶するビデオメモリと、このビ
デオメモリに記憶されたデータと表示すべき色との対応
付けを行なう複数のパレット回路と、これら複数のパレ
ット回路の何れか１つを切換え選択するパレット切換え
手段とを具備したことを特徴とするカラー表示装置。
（２）表示データを記憶するビデオメモリと、このビデ
オメモリに記憶されたデータと表示すべき色との対応付
けを行なう複数のパレット回路と、上記ビデオメモリの
エリアと選択すべき上記パレット回路との対応付けを行
なうパレット切換メモリとを具備したことを特徴とする
カラー表示装置。