JPS62174881A

JPS62174881A - カラ−像処理装置

Info

Publication number: JPS62174881A
Application number: JP26486686A
Authority: JP
Inventors: カール　エム．ダタツグ; マイクル　デイー．アサル; マーク　エフ．ノバツク; トーマス　プレストン
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1985-11-06
Filing date: 1986-11-06
Publication date: 1987-07-31
Anticipated expiration: 2010-09-20
Also published as: JPH06110446A; JPH0786915B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はコンピュータ・グラフィックスの分野に関する
。特に本発明は、計ｎ機のメモリが、表示の各々の個々
の画素に対するデータを、表示装置に於けるその画素の
場所と対応するメモリの場所に記憶する様なビット・マ
ツプ形コンピュータ・グラフィックスの分野に関する。

ビット・マツプ形コンピュータ・グラフィックスの分野
は、ダイナミック・ランダムアクセス・メモリ（Ｄ　Ｒ
ＡＭ）の１ビット当たりのコストが安くなったことによ
り、非常に右利になった。メモリの１ビット当たりのコ
ストが安くなったことににす、ビット・マツプ形で一層
大形で一層複雑な表示を形成することが出来る様になる
。

従来の技術及び問題点メモリの１ビット当たりのコスｉ〜が低下したこと、並
びにその結果ビット・マツプ形コンビュータ・グラフィ
ックスの容量が増大したことにより、コンピュータ・グ
ラフィックスの用途でビット・マツプ形メモリを有利に
使うことが出来る様な処理装置の必要が生まれた。特に
、計算殿の主プロセツサの制御のもとに、線及び円の様
な簡単な図形を描く能力を持つ様な種類の装置が生まれ
た。

更に、こういう種類がある装置はビット・ブロック転送
能力（これはＢＩＴ−ＢＬＴ又はラスター動作として知
られている）を限られた範囲で持つ。

これは、メモリの１つの部分から別の部分へ像データを
転送すると共に、そのデータとメモリ内の行先位置にあ
るデータの論理的な組合せ又は算術的な組合せを作る。

線を描き並びにその伯の基本的なグラフィックス動作を
行なう結線機能を備えたこういうビット・マツプ制御装
置は、ビット・マツプ形表示装置に要求される性能条件
を充たす１つの方式である。

最も頻繁に使われるあるグラフィックス動作を行なうア
ルゴリズムを組込むことが、システムの全体的な性能を
改善する方法になる。然し、役に立つグラフィックス・
システムは、この様な結線制ｍ＋装置で実流される若干
の機能の伯に、多くの機能を必要とする場合が多い。こ
ういう余分に要求される機能は、計算殿の主プロセツサ
により、ソフトウェアで実施しなければならない。典型
的には、結線形ビット・マツプ形制御装置は、プロセッ
サのビット・マツプ形メモリに対するアクセスを限られ
た範囲でしか出来る様にしないので、ソフトウェアが結
線形制御装置の固定された１組の機能的な能力を高める
程度が制限される。その為、ビット・マツプ形メモリの
内容を制御するに問題に対し、更に有力なグラフィック
ス制御装置を提供することにより、又はシステム・プロ
セッサからこのメモリへのアクセスを更によくすること
により、又はその両方により、更に融通性のある解決策
を提供することが出来る様にすることが非常に役に立つ
。

問題点を解決する為の手段及び　用ビット・マツプ形グラフィックスを提供することは、英
数字及びアイコンの様な広く使われる記号に対して特別
の問題を呈する。所望のコントラストを持たせる為、又
は表示される他のものを補う為に、グラフィックス・シ
ステムによって許される任意の色をこの様に広く使われ
る記号に持たせることが出来ることが望ましい。各々の
画素の色が２つ以上のビットによって表わされる時、こ
れは問題である。従来の装置では、この様に広く使われ
る記号に対するビット・マツプ形データを考えられる各
々の色でメモリに記憶しなければならないか、或いはこ
ういう記号は僅か数種類の色に制限しなければならない
。英数字の様な記号に対してピッ１〜・マツプ形グラフ
ィックスを使うことは、こうすると１種類よりも多くの
字型を構成することか出来る点で有利である。こういう
何種類かの各々の字型を考えられる複数個の色で記憶し
なければならない場合、記憶条件が禁止的になる。他方
、この様な記号に対して考えられる色の数を制限するこ
とは、ビット・マツプ形式に固有の融通性を低下させる
。この為、グラフィックス・システムで使える任意の色
で、こういう記号を表示する能力を生かしながら、この
様な広く使われる記号を圧縮した形式で記憶することが
出来ることが望ましい。

本発明は、この様に広く使われる記号を単色形式で記憶
することが出来る様にすることにより、この問題を解決
しようとする。単色形式では、各々の画素が１ビットに
よって表わされ、Ｉｔ　１　ＩＩがフォアグラウンドを
表わし、ＩＩ　Ｏ１１がバックグラウンドを表わす。こ
の記憶形式は、こういう記号′に対するビット・マツプ
形データを記憶するのに必要なメモリの大きさを最小限
にする。この記号を表示したい時、ビット・マツプ形カ
ラー表示メモリに記憶する為に、単色像をカラー酸に拡
張する。

カラー拡張動作が、記憶されている単色（像の゛“１”
又は“０″の！Ｉｉ色データを、２つの選定された色の
内の１つの色データに置換える。”　１　”によって表
わされる単色像の全ての画素が第１のカラー・コードに
置換えられ、ＩＩ　Ｏ１１によって表わされる単色像の
全ての画素が第２のカラー・コ−ドに置換えられる。こ
のカラー拡張像がカラー表示メモリに記憶され、このメ
モリが利用者が見るカラー映像を制御する。こうして−
口車色像がカラー像に拡張されたら、他の任意のビット
・マツプ形カラー像と同じ様に処理することが出来る。

この為、拡張されたカラー像は表示の為にビット・マツ
プ形メモリに記憶してもよいし、或いは任意のラスター
動作で他のカラー像データと組合せることが出来る。

本発明の上記並びにその他の目的は、以下図面について
説明する所から明らかになろう。

実　　施　　例第１図は本発明に従って構成されたグラフィックス・コ
ンピュータ・システム１００のブロック図である。グラ
フィックス・コンピュータ・システム１０ｏが、ホスト
処理システム１１０、グラフィックス・プロセラＦす１
２０、メモリ１３０、シフトレジスタ１４０、ビデオ・
パレット１５０、ディジタルからビデオへの変換器１６
０及びビデＡ表示装置１７０を含む。

ホスト処理システム１１０がグラフィックス・コンピュ
ータ・システム１００の主要な計算能力を持つ。ホスｌ
−処理システム１１０は少なくとも１つのマイクロプロ
セッサ、固定メモリ、ランダムアクセス・メモリ及び完
全なコンピュータ・システムを形成する為の各種周辺装
置を含むことが好ましい。ホスト処理システム１１０が
、キーボード又はマウスの様な何等かの入力装置と、デ
ィスク駆ｖＪ装置の様な何等かの形式の長期記憶装置を
も含むことが好ましい。ホスト処理システム１１０の構
成の細部は普通のものであり、公知であり、従って、本
出願ではこれについては詳しく説明しない。本発明に関
する限り、ホスト処理システム１１０の重要な特徴は、
ホスト処理システム１１０が利用者に呈示する可視表示
の内容を決定することである。

グラフィックス・プロセッサ１２０が、利用者に呈示す
る特定のビデオ表示を発生する為のこの発明による主要
なデーダ操作を行なう。グラフィックス・プロセッサ１
２０がホスト・バス１１５を介してホスト処理システム
１１０に両方向に結合されている。この発明では、グラ
フィックス・プロセッサ１２０がホスト処理システム１
１０とは独立したデータ・プロセッサとして動作するが
、グラフィックス・プロセッサ１２０がホスト・バス１
１５を介して送られるホスト処理システム１１０からの
要請に応答すると予想される。グラフィックス・プロセ
ッサ１２０がビデオ・メモリ・バス１２２を介してメモ
リ１３０と連絡すると共に、ビデオ・パレット１５０と
も連絡する。グラフィックス・プロセッサ１２０がビデ
オ・メモリ・バス１２２を介して、ビデ；ｔＲＡＭ１３
２内に記憶されたデータを制御する。更に、グラフィッ
クス・プロセッサ１２０は、ビデオＲＡＭ１３２又は固
定メモリ１３４の何れかに記憶されたプログラムによっ
てｉｔ、１１御づることが出来る。更に、固定メモリ１
３４が、１種類又は更に多くの種類の字型の英数字及び
頻繁に使われるアイコンの様な種々の形式のグラフィッ
クス像データを含んでいてよい。更に、グラフィックス
・プロセッサ１２０がビデオ・パレット１５０内に記憶
されているデータを制御する。この特徴は後で更に詳し
く説明する。最後に、グラフィックス・プロセッサ１２
ｏがビデオ制御バス１２４を介して、ディジタルからビ
デオへの変換器１６０を制御する。グラフィックス・プ
ロセッサ１２０は、ビデオ制御バス１２４を介してディ
ジタルからビデオへの変換器１６０を制御することによ
り、利用者に呈示されるビデオ像のフレーム毎の走査線
の数及び線の長さを制御することが出来る。

ビデオ・メモリ１３０が、ビデオ・メモリ・バス１２２
を介してグラフィックス・プロセッサ１２０に両方向に
結合されたビデオＲＡＭ１３２と、固定メモリ１３４と
を含む。前に述べた様に、ビデオＲＡＭ１３２が、利用
者に呈示されるビデオ酸を制御するピッ］〜・マツプ形
グラフィックス・データを含む。このビデオ・データは
ビデオ・メモリ・バス１２２を介してグラフィックス・
プロセッサ１２０によって操作することが出来る。更に
、現在の表示スクリーンに対応するビデオ・デ−タが、
ビデオＲＡＩＶＭ３２からビデオ出力バス１３６を介し
て出力される。ビデオ出力バス１３６からのデータは、
利用者に呈示すべき画素に対応する。好ましい実施例で
は、ビデオＲＡＭ１３２は、出願人が製造する７Ｍ３４
１６１　６４にダイナミック・ランダムアクセス集積回
路を複数個用いて構成される。ＴＭＳ４１６１集積回路
は二重ボートを持ち、表示のリフレッシュと表示の更新
が干渉なしに出来る様にする。

シフトレジスタ１４０がビデオＲＡＭ１３０からビデオ
・データを受取り、それを表示ピッｌ−・ストリームに
組立てる。ビデオ・ランダムアクセス・メモリ１３２の
典型的な構成では、このメモリは幾つかの別々のランダ
ンアクセス・メモリ集積回路のバンクで構成される。各
々の集積回路の出力が典型的には１ビット幅に過ぎない
。従って、利用者に呈示すべき像を特定するのに十分な
高いデータ出力速度を得る為には、この様な複数個の回
路からのデータを組立てることが必要である。

シフトレジスタ１４０はビデオ出力バス１３６から並列
にロードされる。このデータが線１４５に直列に出力さ
れる。この為、シフトレジスタ１４０は、ラスクー走査
形ビデオ表示装置内で個々のドラ１へを特定するのに十
分高い速度で、ビデオ・データを供給する表示ビット・
ストリームを組立てる。

ビデオ・パレット１５０がバス１４５を介してシフトレ
ジスタ１４０からの高速ビデオ・データを受取る。ビデ
オ・パレット１５０はビデオ・メモリ・バス１２２を介
してグラフィックス・プロセッサ１２０からもデータを
受取る。ビデオ・パレット１５０はバス１４５から受取
ったデータをバス１５５のビデオ・レベル出力に変換す
る。この変換はルックアップ・テーブルによって行なわ
れる。このルックアップ・テーブルが、ビデオ・メモリ
・バス１２２を介してグラフィックス・プロセッサ１２
０によって特定される。ビデオ・パレット１５０の出力
は、各々の画素に対する色相及び彩度で構成されていて
もよいし、又は各々の画素に対する赤、緑及び青の原色
レベルを構成していでもよい。ビデオ・メモリ１３２内
に記憶されているコードからバス１５５のディジタル・
レベル出力への変換テーブルが、ビデオ・メモリ・バス
１２２を介してグラフィックス・プロセッサ１２０によ
って制御される。

ディジタル信号からビデオ信号への変換器１６０が、バ
ス１５５を介してビデオ・パレット１５０からのディジ
タル・ビデオ情報を受取る。ディジタル信号からビデオ
信号への変換器１６０がビデオ゛−制御バス１２４を介
してグラフィックス・プロセッサ１２０によって制御さ
れる。ディジタル信号からビデオ信号への変換ｉ’ｓ１
６０は、ビデオ・パレット１５０のディジタル出力を、
ビデオ出力１６５を介してビデオ表示装置１７０に印加
する為の所望のアナログ・レベルに変換する。ディジタ
ル信号からビデオ信号への変換器１６０は、例えば１フ
レーム当たりの走査線の数及び１水平線当たりの画素の
数の仕様が、ビデオ制御バス１２４を介してグラフィッ
クス・プロセッサ１２０によって制御される。グラフィ
ックス・プロセッサ１２０内にあるデータが、ディジタ
ル信号からビデオ信号への変換器１６０による同期及び
帰線消去信号及び帰線信号の発生を制御する。ビデオ信
号のこういう部分は、ビデオ・メモリ１３２内に記憶さ
れているデータによって特定されず、所望のビデオ出力
の仕様に必要な制御信号を形成する。

最後に、ビデオ表示装置１７０がビデオ出力線１６５を
介してディジタルからビデオへの変換器′１６０からの
ビデオ出力を受取る。ビデオ表示装置１７０が、グラフ
ィックス・コンピュータ・システム１００のオペレータ
が見る特定のビデオ像を発生する。ビデオ・パレツ１〜
１５ｏ１ディジタル信号からビデオ信号への変換器１６
０及びビデオ表示装置１７０が２つの１要ビデオ方式に
従って動作し得ることに注意されたい。１番目の方式で
は、ビデオ・データが各々の個々の画素に対する色相及
び彩度によって特定される。もう１つの方式では、各々
の個別の画素に対し、赤、青及び緑の個々の原色のレベ
ルが特定される。設計によってこの主要な方式のどちら
を選ぶかを決定した時、ビデオ・パレット１５０、ディ
ジタル信号からビデオ信号への変換器１６０及びビデオ
表示装置１７０は、その方式に合う様に構成しなければ
ならない。然し、グラフィックス・プロセッサ１２０の
動作に関するこの発明の考えは、特定のビデオ方式の選
択に関係なく変らない。

第２図はグラフィックス・プロセッサ１２０を更に詳し
く示している。グラフィックス・プロセッサ１２０が中
央処理装置２００、特殊グラフィックス・ハードウェア
２１０、レジスタ・ファイル２２ｏ１命令キヤツシユ２
３０１ホスト・インターフェース２４０、メモリ・イン
ターフェース２５０１人力／出力レジスタ２６０及びビ
デオ表示制ｔｌｌｌ装買２７０を含む。

グラフィックス・プロセッサ１２０の中心は中央処理装
置２００である。中央処理装置２００は、汎用中央処理
装置に普通含まれている多数の算術及び論理動作を含む
汎用データ処理を行なう容量を有する。更に、中央処理
装置２００が、単独でも、或いは特殊グラフィックス・
ハードウェア２１０と関連して、多数の特殊用グラフィ
ックス命令を制御する。

グラフィックス・プロセラ＋ｊ１２０が主体バス２０５
を含み、これが中央処理Ｈ置２００を含めて、グラフィ
ックス・プロセッサ１２０の大抵の部分に接続されてい
る。中央処理装置２００が両方向レジスタ・バス２０２
を介して、多数のデータ・レジスタを含む１組のレジス
タ・ファイルに両方向に結合されている。レジスタ・フ
ァイル２２ｏは、中央処理装置２００が使う、直ぐにア
クセス可能なデータの保管場所として作用する。後で詳
しく説明するが、レジスタ・ファイル２２０は、中央処
理装置２００が使うことの出来る汎用レジスタの他に、
グラフィックス命令に対する含意オペランドを記憶する
為に使われる多数のデータ・レジスタを含んでいる。

中央処理’Ｉ＠２００が命令キャッシュ・バス２０４を
介して命令キャッシュ２３０に接続される。

更に命令キャッシュ２３０が主体バス２０５に結合され
、ビデオ・メモリ・バス１２２及びメモリ・インターフ
ェース２５０を介して、ビデオ・メモリ１３０からの命
令ワードをロードすることが出来る。命令キャッシュ２
３０の目的は、中央処理装Ｅ２００のある機能の実行を
速めることである。反復的な機能又は中央処理装置２０
０によって実行されるプログラムの特定の部分の中で頻
繁に使われるは能は、命令キャッシュ２３０内に記憶す
ることが出来る。命令ギャッシュ・バス２０４を介して
の命令キャッシュ２３０に対するアクセスは、ビデオ・
メモリ２３０に対するアクセスよりもずっと速い。この
為、繰返される又ｔよよく使われる一連の命令を命令キ
ャッシュ２３０の中に予めローディングすることにより
、中央処Ｉ’ｌ！装置２００によって実行されるプログ
ラムを速めることが出来る。この時、これらの命令は、
その取出しを一層速く行なうことが出来る為に、一層速
く実行することが出来る。の令キャッシュ２３０は同じ
組の命令を必ずしも持っている必要はなく、中央処理装
置２００によって実行されるプログラムの特定の部分の
中でよく使われる特定の１組の命令をロードすることが
出来る。

ホスト・インターフェース２４０がホスト・インターフ
ェース・バス２０６を介して中央処理装置２００に結合
される。ホスト・インターフェース２４０が更にホスト
・システム・バス１１５を介してホスト処理システム１
１０に接続される。

ホスト・インターフェース２４０は、ホスト処理システ
ム１１０とグラフィックス・プロセッサ１２０の間の連
絡を制御する様に作用する。ホスト・インターフェース
２４０がホス１−処理システム１１０とグラフィックス
・プロセラ◆す１２０の間のデータ転送のタイミングを
制御する。これに関連して、ホスト・インターフェース
２４０はホスト処理システム１１ｏがグラフィックス・
プロセラ（す１２０に割込むか又は逆にグラフィックス
・プロセッサ１２０がホスト処理システム１１０に割込
むことが出来る様にする。更に、ホスト・インターフ１
−ス２４０が主体バス２０５に結合され、ホスト処理シ
ステム１１０がメモリ１３０に記憶されるデータを直接
的に制御することが出来る様にする。典型的には、ホス
１〜・インターフェース２４０はポスト処理システム１
１ｏからのグラフィックス要請をグラフィックス・プロ
セラ４．ト１２０に伝え、ホスト・システムがビデオ表
示装置１７０によって発生すべき表示の種類を特定する
ことが出来る様にすると共に、グラフィックス・プロセ
ッサ１２０が所望のグラフィックス機能を遂行する様に
する。

中央処理装置２００がグラフィックス・ハードウェア・
バス２０８を介して特殊グラフィックス・ハードウェア
２１０に結合される。更に特殊グラフィックス・ハード
ウェア２１０が主体バス２０５に接続される。特殊グラ
フィックス・ハードウェア２１０は中央処理装置２００
と関連して、特殊グラフィック処理動作を行なう様に作
用する。

中央処理装置２００は、汎用データ処理を行なう機能の
他に、特殊グラフィックス命令を遂行する為に、特殊グ
ラフィックス・ハードウェア２１０の使い方を制御する
。こういう特殊グラフィックス命令は、ビデオＲＡＭ１
３２のビット・マツプ形部分の中でのデータの操作に関
係する。特殊グラフィックス・ハードウェア２１０が、
中央処理装置２００の制御のもとに作用して、ビデオＲ
△Ｍ１３２内にあるデータに関する有利な特定のデータ
操作が出来る様にする。

メモリ・インターフェース２５０が主体バス２０５に結
合されると共に、ビデオ・メモリ・バス１２２に結合さ
れている。メモリ・インターフェース２５０はグラフィ
ックス・プロセッサ１２０とメモリ１３０の間でのデー
タ及び命令の伝達を制御する様に作用する。メモリ１３
０が、ビデオ表示装置１７０によって表示すべきビット
・マツプ形データと、グラフィックス・プロセッサ１２
０の動作の制御に必要な命令及びデータとの両方を含む
。こういう機能は、メモリ・アクセスのタイミングの制
御、及びデータ及びメモリの多重化の制御を含む。好ま
しい実施例では、ビデオ・メモリ・バス１２２が多重化
されたアドレス及びデータ情報を持っている。メモリ・
インターフェース２５０はグラフィックス・プロセッサ
１２０が、メモリ１３０をアクセスするのに適正な時刻
に、ビデオ・メモリ・バス１２２に適正な出力を発生す
ることが出来る様にする。

最後に、グラフィックス・プロセッサ１２０が入力／出
力レジスタ２６０とビデオ表示制御装置２７０を持って
いる。入力／出力レジスタ２６０が主体バス２０５に両
方向に結合されて、これらのレジスタの中での読取及び
書込みが出来る様にする。入力／出力レジスタ２６０が
中央処Ｉ！Ｉ！装置２００の普通のメモリ空間内にある
ことが好ましい。入力／出力レジスタ２６０は、ビデオ
表示制′ａ１１装置２７０の制御パラメータを特定する
データを持っている。入力／出力レジスタ２６０に記憶
されているデータに従って、ビデオ表示制御装置２７０
が、ディジタル信号からビデオ信号への変換器１６０を
所望の形で制御する為の信号をビデオ制御バス１２４に
発生する。入力／出力レジスタ２６０の中にあるデータ
は、水平走査線当たりの画素の数、水平同期及び帰線消
去期間、１フレーム当たりの水平走査線の数及び垂直同
期帰線消去期間を特定するデータを含む。入力／出力レ
ジスタ２６０は、フレーム飛越しの形式を特定するデー
タ及びその他の種類のビデオ−制御機能を特定するデー
タをも持っていてよい。最後に、入力／出力レジスタ２
６０は、後で詳しく説明する様なこの他の特定の種類の
入力及び出力パラメータの保管場所である。

グラフィックス・ブロセッ’＋１２０が異なる２つのア
ドレス・モードで動作して、メモリ１３０をアドレスす
る。これらの２つのアドレス・モードは×Ｙアドレス方
式及び線形アドレス方式である。グラフィックス・プロ
セッサ１２０がピッ１〜・マツプ形グラフィックス・デ
ータと普通のデータ及び命令との両方に対して作用する
から、メモリ１３０の相異なる部分は、異なるアドレス
・モードによってアクセスするのが最も便利である。

選Ｉ尺された特定のアドレス・モードに関係なく、メモ
リ・インターフェース２５０が、アクセスＪべき適正な
データに対する適正な物理アドレスを発生する。線形ア
ドレス方式では、フィールドの出発アドレスが単一の多
重ビット線形アドレスで形成される。フィールドの寸法
が中央処理装置２ｏＯの中にある状態レジスタのデータ
によって決定される。ＸＹアドレス方式では、出発アド
レスが１対のＸ及びＹ座標値である。フィールドの寸法
は画素の寸法に等しい。即ち、特定の画素にある特定の
データを定めるのに必要なビットの数に等しい。

第３図は、ＸＹアドレス・モードによる画素データの配
置を示す。同様に、第４図は線形アドレス・モードによ
る同じデータの配置を示す。第３図は画素のＸＹマトリ
クスの基準点として作用する原点３１０を示す。原点３
１０はＸＹ出発アドレスとして特定され、メモリ内の最
初のアドレス位置である必要はない。特定の定められ機
素子の様な画素のアレーに対応するデータの位置が原点
アドレス３１０を基準として特定される。これがＸ出発
アドレス３４０及びＹ出発アドレス３３０を含む。Ｘ出
発アドレス３４０及びＹ出発アドレス３３０が、原点と
共に、希望する特定の像の最初の画素データ３７１の出
発アドレスを示す。画素内の像の幅が吊△Ｘ３５０によ
って示される。

画素内にある像の高さは量ΔＹ３６０によって示される
。第３図に示す例では、像が９＠の画素３７１乃至３７
９を含む。この各々の画素に対する物理アドレスを特定
するのに必要な最後のパラメータが、ビット数でメモリ
の幅を示すスクリーン・ピッチ３２０である。これらの
パラメータ、即ち、Ｘ出発アドレス３４０．Ｙ出発アド
レス３３０、　ΔＸ３５０、ΔＹ３６０及びスクリーン
・ピッチ３２０の仕様により、メモリ・インターフェー
ス２５０が、特定されたＸＹアドレス方式に基づいて、
特定された物理アドレスを発生ずることが出来る。

同様に第４図は線形形式のメモリの構成を示す。

第３図に示した画素３７１乃至３７６と同じであってよ
い１組のフィールド４４１乃至４４６が第４図に示され
ている。線形アドレス方式に従って特定の素子を特定す
る為には、次のパラメータが必要である。最初に、所望
のアレーの最初のフィールド４４１の始めの線形出発ア
ドレスである出発アドレス４１０である。２番目の吊Δ
Ｘ４２０はビット数で表わしたフィールドの特定セグメ
ントの長さを示す。３番目の吊ΔＹ（第４図には示して
ない）は、特定のアレー内にあるこの様なセグメントの
数を示す。最後に、線形ピッチ４３０が隣合ったアレー
・セグメントの間の線形出発アドレスの差を示す。ＸＹ
アドレス方式の場合と同じく、こういう線形アドレス・
パラメータの仕様により、メモリ・インターフェース２
５０が特定された正しい物理アドレスを発生することが
出来る。

２つのアドレス・モードは異なる目的に役立つ。

×Ｙアドレス・モードは、ビデオＲＡＭ１３２の内、表
示装置を制御するメモリの部分であるスクリーン・メモ
リと呼ばれるビット・マツプ形データを含む部分にとっ
て最も役に立つ。線形アドレス・モードは、命令や現在
表示されない酸データの様に、スクリーン・メモリ以外
に対して最も役に立つ。後に述べた分類の中には、コン
ピュータ・システムで使われる英数字の字型及びアイコ
ンの様な種々の標準的な記号が含まれる。場合によって
はＸＹアドレスを線形アドレスに換算出来ることが望ま
しいことがある。この換算は次の式によって行なわれる
。

ＬＡ＝Ｏｆ　ｆ＋　（ＹｘＳＰ＋Ｘ）ｘＰＳこ）でＬＡ
は線形アドレス、Ｏｆｆはスクリーン・オフセット、即
ち×Ｙ座標系の原点の線形アドレス、ＹはＹアドレス、
ＳＰはビットで表わしたスクリーン・ピッチ、ＸはＸア
ドレス、ＰＳはビットで表わした画素の寸法である。ど
のアドレス・モードを使うかに関係なく、メモリ２５０
がメモリ１３０をアクセスする為の正しい物理アドレス
を発生する。

第５図はメモリ１３０のデータ・ワードの中に画素を記
憶する様子を示す。この発明の好ましい実施例では、メ
モリ１３０が夫々１６ビツ１〜のデータ・ワードで構成
される。これらの１６ビツ１〜が第５図では、１６進デ
ィジッ１−〇乃至Ｆで略式で示されている。この発明の
好ましい実施例では、メモリ１３０内の１つの画素当た
りのビットの数は、２の整数べき数であるが、１６ビッ
トを越えない。この様に制限する時、メモリ１３０内の
８各の１６ビット・ワードが整数個の画素を持つことが
出来る。第５図は、画素の長さが１．２．４゜８及び１
６ビットに対応する利用し得る５種類の画素の形式を示
している。データ・ワード５１０は１６個の１ビット画
素５１１乃至５１６を示しており、この為各々の１６ビ
ット・ワードの中に１６個の１ビット画素を配置するこ
とが出来る。

データ・ワード５３０は８個の２ビット画素５３１乃至
５３８を示しており、これらが１６ビット・データ・ワ
ードの中に配置される。データ・ワード５４０は４個の
４ビット画素５４１乃至５４４を示しており、これらが
１６ビット・データ・ワードの中にある。データ・ワー
ド５５０は２個の８ビット画索５５１及び５５２を示し
ており、これらが１６ビット・ワードの中にある。最後
に、データ・ワード５６０が１６ビット・データ・ワー
ドの中に記憶される１個の１６ビット画素５６１を示し
ている。画素をこういう形式にすることにより、特に各
々の画素が２の整数べき数個のビットを持ち、物理的な
ワードの境界と整合することにより、グラフィックス・
プロセッサ１２０による画素の操作がよくなる。これは
各々の物理的なワードの処理が、整数個の画素を操作す
るからである。ビデオＲＡＭ１３２の内、ビデオ表示を
特定する部分の中で、画素からなる水平走査線が、第５
図に示す様な相次ぐワードのストリングによって選定さ
れることが考えられる。

第６図は種々のグラフィックス命令に対する含意のオペ
ランドを記憶するレジスタ・ファイル２２０のある部分
の内容を示す。第６図に示す各々のレジスタ６０１乃至
６１１は、グラフィックス・プロセッサ１２０の中央処
理装置２００のレジスタ・アドレス空間内にある。第６
図に示すこれらのレジスタ・ファイルが、レジスタ・フ
ァイル２２０内にある全てのレジスタを含むものでない
ことに注意されたい。むしろ典型的なシステムは、種々
のプログラムによって特定された機能の為に、中央処理
装置２００によって用いることが出来る多数の汎用の選
定されていないレジスタを含んでいる。

レジスタ６０１が原始アドレスを記憶する。これは原始
アレーの左下隅のアドレスである。この原始アドレスは
、ＸＹアドレス・モードではＸアドレス３４０及びＹア
ドレス３３０の組合せであり、又は線形アドレス・モー
ドでは線形出発アドレス４１０である。

レジスタ６０２が原始ピッチ、即ち原始アレーの隣合っ
た行の間の線形出発アドレスの差を記憶する。これはＸ
Ｙアドレス形式又は線形アドレス形式のどちらを使うか
に応じて、第３図に示すスクリーン・ピッチ３４０又は
第４図に示す線形ピッチ４３０の何れかである。

レジスタ６０３．６０４は、これらのレジスタが行先出
発アドレス及び行先ピッチを含むことを別とすれば、夫
々レジスタ６０１．６０２と同様である。レジスタ６０
３に記憶される行先アドレスは、×Ｙアドレス・モード
でも線形アドレス・モードでも、行先アレーの左下隅の
アドレスである。同様に、レジスタ６０４に記憶される
行先ピッチは隣合った行の線形出発アドレスの差、即ち
選択されるアドレス・モードに於て、スクリーン・ビッ
ヂ３２０又は線形ピッチ４３０である。

レジスタ６０５がオフセットを記憶する。このオフセッ
トは、ＸＹアドレス方式の座標の原点に対応する線形ビ
ット・アドレスである。前に述べた様に、ＸＹアドレス
方式の原点３１０は必ずしもメモリの物理的な出発アド
レスに属さない。レジスタ６０５に記憶されるオフセッ
トは、この×Ｙ座標系の原点３１０の線形出発アドレス
である。

このオフセットを用いて、線形アドレス及びＸＹアドレ
スの間の換算を行なう。

レジスタ６０６．６０７がスクリーン・メモリ内の窓に
対応するアドレスを記憶する。レジスタ６０６に記憶さ
れる窓の始めは、表示窓の左下隅のＸＹアドレスである
。同様に、レジスタ６０７が窓の終りを記憶する。これ
はこの表示窓の右上隅のＸＹアドレスである。これらの
２つのレジスタ中にあるアドレスを用いて、特定された
表示窓の境界を決定する。周知のグラフィック方式に従
って、グラフィックス表示装置内の窓の中にある像は背
景の像とは異なっていてよい。これらのレジスタに入っ
ている窓始め及び恋路りアドレスを用いて、窓の範囲を
選定し、グラフィックス・プロセッサ１２０が、特定の
ＸＹアドレスが窓の内側であるか外側であるかを判定す
ることが出来る様にする。

レジスタ６０８がΔＹ／ΔＸデータを記憶する。

このレジスタは独立した両半分に分割されており、上半
分（上位ビット）が原始アレーの高さくΔＹ）を選定し
、下半分（下位ビット）が原始アレーの幅（ΔＸ）を選
定する。レジスタ６０８に記憶されたΔＹ／ΔＸデータ
は、原始アレーを選定するやり方に応じて、ＸＹアドレ
ス形式でも線形アドレス形式でも発生することが出来る
。２つの伍ΔＸ及びΔＹの意味は前に第３図及び第４図
について説明した。

レジスタ６０９，６１０が夫々画素データを持つ。レジ
スタ６０９に記憶されている色Ｏデータは、色Ｏと選定
された第１の色に対応して、レジスタ全体に複製される
画素値を持っている。同様に、レジスタ６１０に記憶さ
れる色１データが、色１と選定した第２の色の値に対応
して、レジスタ全体にわたって複製される画素値を持っ
ている。

グラフィックス・プロセッサ１２０のあるグラフィック
ス命令はこれらの色の値の何れか一方又は両方をデータ
操作に用いる。これらのレジスタの使い方は後で更に説
明する。

最後に、レジスタ・ファイル２２０がスタック・ポイン
タ・アドレスを記憶するレジスタ６１１を含む。レジス
タ６１１に記憶されるスタック・ポインタ・アドレスは
、ビデオＲＡＭ１３２の中で、データ・スタックの天辺
であるビット・アドレスを特定する。データをデータ・
スタックに押込む時、又はデータ・スタックから押出す
時、この値を調節する。このスタック・ポインタ・アド
レスがこうしてデータ・スタックに最後に入力されたデ
ータのアドレスを示す様に作用する。

第７図はオフ・スクリーン・メモリからスクリーン・メ
モリへのアレーの移送過程を略図で示す。

第７図は、スクリーン・メモリ７０５及びオフ・スクリ
ーン・メモリ７１５を含むビデオＲΔＭ１３２を示して
いる。第７図では、画素７８０のアレー（又は更に詳し
く云えば、画素のアレーに対応するデータ）がオフ・ス
クリーン・メモリ７１５からスクリーン・メモリ７０５
に転送されて、画素のアレー７９０になる。

アレー移送動作を行なう前に、レジスタ・ファイル２２
０の選定されたレジスタに、あるデータを記憶しなけれ
ばならない。レジスタ６０１には画素の原始アレーの始
めのアドレス７１０をロードしなければならない。第７
図に示す例では、これが線形アドレス・モードで示され
ている。原始ピッチ７２０がレジスタ６０２に記憶され
る。レジスタ６０３に行先アドレスをロードする。第７
図に示寸例では、これがＸアドレス７３０及びＹアドレ
ス７４０を含むＸＹアドレス・モードで示されている。

レジスタ６０４には行先ピッチ７５０が記憶される。Ｘ
Ｙ座標系の原点の線形アドレス、即ちオフセット・アド
レス７７０がレジスタ６０５に記憶される。最後にΔＹ
７５０及びΔＸ７６０がレジスタ６０８の別々の半分に
記憶される。

第７図に図式的に示すアレー移送動作は、レジスタ・フ
ァイル２２０のこれらのレジスタに記憶されたデータと
関連して実行される。好ましい実施例では、１画素当た
りのビット数は、１１１！ｉｔの物理的なデータ・ワー
ドに整数個の画素が記憶される様に選ばれる。この様に
選ぶことにより、グラフィックス・プロセッサは、大部
分は、完全なデータ・ワードの転送により、画素のアレ
ー７８０を画素のアレー７９０へ転送することが出来る
。

物理的なデータ・ワード当たりのビット数に対して１画
素当たりのビット数をこの様に選択しても、場合によっ
ては、アレーの境界で部分的なワードを取扱うことが必
要になる。然し、今述べた設ｈ１の選び方は、部分的な
データ・ワードをアクセスして転送する必要性を最小限
に抑えるのに役立つ。

本発明の好ましい実施例では、第７図に図式的に示すデ
ータ転送が、多数の相異なるデータ変換の内の特別の揚
台である。原始像及び行先像の対応するアドレス位置か
らの画素データは、命令によって定められた形で組合さ
れる。データの組合せは（アンド又はオアの様な）論理
機能であってもよいし、或いはく加算又は減算の様な）
粋術機能であってもよい。こうして画素のアレー７９０
に記憶された新しいデータが、画素のアレー７８０のデ
ータ及び画素の減算データ７９０の両方の関数である。

第７図に示したデータ転送は、最終的に行先アレーに記
憶されるデータが前にその中に記憶されていたデータに
関係しない様な更に一般的なデータ変換の特別の場合に
過ぎない。

この過程が第８図のフローチャートに示されている。好
ましい実施例では、転送は物理的なデータ・ワード毎に
逐次的に行なわれる。一旦この過程が開始されると（開
始ブロック８０１）、レジスタ６０１に記憶されている
データを読取って原始アドレスを求める（処理ブロック
８０２）。次にグラフィックス・プロセッサ１２０が、
指示された原始アドレスに対応する指示された物理的な
データ・ワードをメモリ１３０から取出す（ブロック８
０３）。原始アドレスがＸＹ形式で特定されている場合
、このデータの呼出しは、ＸＹアドレスを対応する物理
的なアドレスに変換する工程を含む。レジスタ６０３か
ら行先アドレスを呼出しく処理ブロック８０４）、その
後指示された物理的なデータ・ワードを取出す（処理ブ
ロック８０５）同様な過程が、行先位置にあるデータに
対して行なわれる。

この組合Ｕデータが前に決定された行先位置に再び記憶
される（処理ブロック８０６）。原始及び行先画素デー
タがその後実行している特定のデータ転送命令によって
定められた組合せモードに従って組合される。これは、
物理的なデータ・ワードが１つより多くの画素に対応す
るデータを含んでいても、画素毎に行なわれる。次に、
この組合せデータが特定された行先位置に書込まれる（
処理ブロック８０７）。

レジスタ６０８に記憶されるΔＹ／ΔＸ情報に関連して
、グラフィックス・プロセッサ１２０は、最後のデータ
が転送されたかどうかを検出することにより、データ転
送全体が行なわれたかどうかを決定する（判定ブロック
８０８）。データ転送全体が行なわれていない場合、原
始アドレスを更新する。前にレジスタ６０１に記憶され
ている原始アドレス並びにレジスタ６０２に記憶されて
いる原始ピッチ・データに関連して、レジスタ６゜１に
記憶される原始アドレスを更新して、転送すべき次のデ
ータ・ワードを参照する（処理ブロック８０９）。同様
に、レジスタ６０３に記憶されている行先アドレスをレ
ジスタ６０４に記憶されている行先ピッチ・データに関
連して更新して、行先の次のデータ・ワードを参照する
（処理ブロック８１０）。レジスタ６０１に記憶される
新しい原始アドレス及びレジスタ６０３に記憶される新
しい行先データを用いて、この過程を繰返す。

前に述べた様に、レジスタ６０８に記憶されているΔＹ
／ΔＸデータを使って、転送すべき像の限界を定める。

レジスタ６０８に記憶されているΔＹ／ΔＸデータを参
照することによって判る様に、像全体が転送された時（
判定ブロック８０８）、命令の実行が完了しく終りブロ
ック８１１）、グラフィックス・プロセッサ１２０は続
いてそのプログラムの次の命令を実行する。前に述べた
様に、好ましい実施例では、第８図に示す過程が命令マ
イクロコードで実施され、アレーの移送と呼んだデータ
変換過程全体が、グラフィックス・プロセッサ１２０に
対する１個の命令に応答して行なわれる。

第９図は入力／出力レジスタ２６０の内、この発明のカ
ラー拡張動作に関連するデータを記憶するのに使われる
一部分を示す。最初に、入力／出力レジスタ２６０が制
御ワードを記憶するレジスタ９１０を持っている。この
制御ワードは、中央処理装置２１０が行なう動作の形式
を特定するのに使われる。特に、レジスタ９１０に記憶
される制御ワード内の７ビットが、アレーの移送中に行
なわれる原始及び行先の組合せの形式を特徴する特に処
理ブロック８０６について述べた様に、この原始及び画
素データの組合せは、種々の論理及び算術機能を含むこ
とが出来る。

レジスタ９２０及び９３０は、ＸＹアドレス及び線形ア
ドレスの間で換算するのに役立つデータを記憶する為に
使われる。レジスタ９２０に記憶されるＣ０ＮＶＳＰデ
ータは、スクリーン・ピッチに対し、ＸＹアドレスから
線形アドレスへ換算することが出来る様にする為に使わ
れる予め計算された係数である。この係数は次の通りで
ある。

１６＋１ｏｑ２　（スクリーン・ピッチ）同様に、レジ
スタ９３０に記憶されるデータＣ０ＮＶＬＰは線形ピッ
チに対し、ＸＹアドレスと線形アドレスの間の換算に用
いられる。このデータは次のものに対応する。

１６＋１００２　（線形ピッチ）この様にこういうデータをレジスタ９２０，９３０に記
憶することにより、ＸＹアドレス及び線形アドレスの間
で換算を素早く行なう為に、中央処理装置２００がこの
データを容易にアクセスすることが出来る様になる。

レジスタ９４０には画素寸法のデータが記憶される。画
素寸法のデータは、ビデオＲＡＭ１３２の表示可能な部
分の中にある１つの画素当たりのビット数を示す。前に
第５図について説明した様に、画素寸法が好ましいワー
ド寸法の拘束を受ける。好ましい実施例では、この発明
のグラフィックス・プロセッサが１６ビット・データ・
ワードに対して作用する。好ましい実施例では、１画素
当たりのビット数は１ワード当たりのビット数である１
６を整数で除した値に拘束される。この為、１９−ド当
たりのビット数は１．２．４．８又は１６にすることが
出来る。レジスタ９４０は、選択された１ワード当たり
のビット数に等しい画素寸法のデータを記憶する。この
為、１ワード当たり１ビットが選択されていれば、レジ
スタ９４０は数値データ１を記憶する。同様に、１画素
当たり２ビットが選択されていれば、レジスタ９４０は
２に等しい数値データを記憶する。同様に、１画素当た
りのこの他に取り得るビット数が、レジスタ９４０に記
憶される数値によって示される。

この画素寸法のデータが、種々の命令を実行する時、特
に後で説明するカラー拡張命令を実行する時、ＣＰ（Ｊ
２００によって用いられる。

次にカラー拡張動作の実行を第１０図乃至第１３図につ
いて説明する。前に述べた様に、英数字に対する字型及
びアイコンの様な頻繁に使われる記号を単色形式で記憶
することが、必要なメモリの点で有利である。この単色
形式は１画素当たり１ビットを用い、ＩＩ　１　ＩＩが
フォアグラウンドの画素を示し、′０″がバックグラウ
ンドの画素を示す。何れかのアレーを表示する時、それ
をオフ・スクリーン記憶位置から、ビデオＲＡＭ１３２
の内、表示される部分に移送する。この動作では、１画
素当たりの１ビットを拡張して、１対のカラー・コード
の一方にする。この１対のカラー・コードが、レジスタ
・ファイルのレジスタ６０９に記憶される色Ｏデータと
レジスタ６１０に記憶される色１データに対応する。こ
の変換は、考えとしては、スクリーンに図形を描く時に
、図形に色をつけることに相当し、こうしてこういう色
をアレー移送の属性とする。

第１０図は、画素寸法が４ビットである場合のカラー拡
張動作の１例を承り。１個の１６ビット・ワードの色デ
ータに拡張すべき単色データの４ビットが１０１０の所
に示されている。単色データのこれらの４ビットが４つ
の画素に対応する。

画素寸法のデータが１０２０の所に示されている。

１０２０の所に示す数が、１画素当たりの４ピッ１−に
対応して、４であることに注意されたい。一般的には、
カラー拡張動作は好ましい実施例では、１６ビットのデ
ータ・ワードに関連して作用するが、１０１０の所に示
した４ピツ１へだけが関係を持つ。これは、これらの４
ビットが１６ビット・カラー・ワード全体を特定するの
に十分であるからである。

本発明のカラー拡張動作が２つの工程に分けて実行され
る。最初の工程では、単色ワード１０１０を拡張単色ワ
ード１０３０に変換する。拡張甲色ワード１０３０が４
つの画素を持っている。これは、画素寸法データ１０２
０が１画素当たり４ビットを示しており、こういう４個
の画素で１６ビツ［−・ワード全体が構成されるからで
ある。拡張単色デー１）１０３０が１対の全部ｉｉ　Ｏ
＋＋の画素１０３２と１対の全部゛“１”の画素１０３
４とを含んでいる。これらの゛Ｏ″及び゛“１”“１”
は、単色データ１０１０に於ける“０″及び゛“１”“
１”の構成に対応する。拡張単色ワード１０３０が、画
素寸法データ１０２０によって示された、１画素当たり
のビット数に関連して形成されることに注意されたい。

従って、例えば画素寸法データ１０２０が１画素当たり
８ビットを指示していれば、拡張単色ワード１０３ｏに
は２個の画素しかないことになる。

データ１ｏ４０が、レジスタ・ファイルのレジスタ６０
９に記憶される色Ｏデータに対応し、データ１０５０が
レジスタ・ファイルのレジスタ６１０に記憶される色１
データに対応する。色１データ１０４０が、この１６ビ
ット・ワード全体にわたって複製した４ビットカラ・デ
ータ１ｏ４５を含むことに注意されたい。この例ではそ
れが４回繰返されている。同様に、色Ｏデータ１０５０
ｂ＜　４個の４ビット画素値１０５５を持っている。

色Ｏ及び色１の画素値を１６ビット・ワード全体にわた
って複製するのは、拡張カラーを形成するやり方の為で
ある。

データ・ワード１０６０はこの例の拡張データ・ワード
を示す。拡張データ・ワード１０６０が個々の画素デー
タ１０６２．１０６４．１０６６゜１０６８を含んでい
る。拡張カラー・ワード１０６０は、拡張単色データ１
０３０内にある各ビットの状態によって、拡張カラー・
ワード１０６０に、色０ワード１０４０からのデータ又
は色１ワード１０５０からのデータのとららを適用する
かを決定することにより、ビット毎に形成される。

画素値１０６２が色Ｏの画素値１０４５に対応すること
に注意されたい。これは、対応する画素値１０３２の全
てのビットがＯであるからである。

画素データ１０６４が色１の画素値１ｏ５５に対応する
。これは、拡張単色ワード１０３ｏの画素値１０３４内
の全てのビットが１であるからである。拡張カラー出力
がビット毎に形成され、この機能が相賃なる画素寸法に
対して作用出来る様にする。

第１１図はカラー拡張機能を実行するカラー拡張回路１
１００を示す。カラー拡張回路１１００は、グラフィッ
クス・プロセッサ内にある特殊グラフィックス・ハード
ウェア２１０の一部分である。カラー拡張回路１１００
は、特殊グラフィックス・ハードウェア２１０の他の部
分と同じ様に、中央処理装置２００の制御作用の外部に
ある。カラー拡張回路１１００が画素寸法バス１０１０
、単色バス１０２０、色０バス１０４０、色１バス１０
５０及び付記信号１０９ｏの入力を受取る。

カラー拡張回路１１００がバス１０６０に拡張カラー出
力を発生する。カラー拡張回路１１００は、１６個の５
名訳１回路１１７０をＳむ。これらの５名訳１回路が画
素寸法バス１１１０及び単色バス１１２ｏからのデータ
を受取り、拡張単色バス１０３０に拡張単色出力を発生
する。更にカラー拡張回路１１００がバス選択５１１８
０を含み、これが拡張単色バス１１３０、色Ｏバス１１
４０、色１バス１１５０及び付記信号１１９０を受取っ
て、バス１１６ｏに拡張カラー出力を発生する。

拡張単色バス１１３ｏに印加された信号が、１６個の５
名訳１回路１１７０によって、ビット毎に組立てられる
。この１６個の５名訳１回路１１７０の各々には、画素
寸法データ１１１０の５ビットが印加される。入力／出
力レジスタ９４０が好ましい実施例では１６ビットを持
っているが、画素寸法を特定するには、最下位の５ピッ
１−シか必要としないことに注意されたい。これは、好
ましい実施例でｔよ、最大の画素寸法が１画素当たり１
６ビットであるからである。更に、各々の５名訳１回路
１１７０には、単色バス１１２０の１６ビットの内の５
個が印加される。第１１図を検討すれば、各々の５名訳
１回路１１７０に印加されるビットのビット番号が判る
。第１２図についてｒｆＩ単に説明すると、５名訳１回
路１１７ｏの内の１つの詳しい回路図が示されている。

各々の５名訳１回路１１７０が、５個のアンド・ゲート
１２１０．１２２０，１２３０，１２４０．１２５０を
持っている。各々のアンド回路には画素寸法バス１１１
ｏからの１個のビットが印加されている。

更に、各々のアンド回路には、単色バス１１２０からの
選ばれた５ビットの内の１つのビットが印加されている
。これらをｊ、ｊ＋１．ｊ＋２．ｊ＋３．ｊ＋４と記し
である。単色バス１１１０のどのビットが各々の５名訳
１回路１１７ｏに印加されるかは、第１２図に示す数を
参照されたい。

５個のアンド回路１２１０．１２２０．１２３０゜１２
４ｏ及び１２５ｏの出力が１個のオア回路１２６０の別
々の入力に印加される。この出力が拡張単色バス１１３
ｏの１つのビットになる。

次に５名訳１回路１１７ｏの動作を説明する。

５名訳１回路１１７ｏは、単色バス１１２０からの５つ
のビットの内の１つを拡張単色バス１１３０に印加する
ことが出来る様にする。好ましい実施例では、１つの画
素に許されるビット数は１゜２．４．８及び１６だりで
ある。これは、各々の１６ビット・データ・ワードに整
数個の画素が入る様に保証する為である。画素寸法デー
タが１画素当たりのビット数に対応するから、どの画素
寸法が選ばれたにしても、画素寸法バス１１１０のピッ
＋−０乃至４の内の１つだけが１を持っている。

他の全てのビットは０である。従って、アンド・ゲート
１２１０，１２２０．１２３０．１２４０又は１２５ｏ
の内の１つだけが付能され、単色バス１１２０からの選
択されたビットをオア・ゲート１２６ｏに印加すること
が出来る様にする。この為、オア・ゲート１２６ｏは選
択されなかった全てのアンド・ゲートからのＯと、選択
されたアンド・ゲートからの“ＯＩ＋又は““１”′の
何れかとを受取る。このデータが拡張単色バス１１３０
の対応するビットに印加される。

第１１図に戻って説明する為、例として１画素当たりの
選択されたビット数が１６であると仮定する。即ち、各
々の５名訳１回路１１７０が、第１１図に示すビット番
号の内の１番目を選択する。

即ち、拡張単色バス１１３０のＯ乃至Ｆビットの各々が
単色バスの０ビットから選択される。１画素当たりのビ
ット数が８に選ばれる場合、各々の５名訳１回路１１７
０が、それに印加された単色バス１１２ｏの２番目のピ
ッｌ−を選択する。即ち、拡張単色バス１１３０のビッ
ト０乃至７が単色バちス１１７０のＯごットを受取り、拡張単色バス１１３０
のごット８乃至Ｆが単色バス１１２０の最初のビットの
データを受取る。同様に、画素寸法が４であれば、ビッ
ト０乃至３が単色バス１１２０のＯビットを受取り、ビ
ット４乃至７が単色バス１１２０の１ビットのデータを
受取る。ビット８乃至Ｂが単色バス１１２ｏの２ごツー
・のデータを受取り、ヒツトＣ乃至Ｆが単色バス１１２
０の３番目のビットのデータを受取る。この為、画素寸
法データに応じて、単色バス１１２０の１．２゜４．８
又は１６ビットからのデータが選択され、拡張単色バス
１１３ｏを形成する。

バス選択器１１８０は、拡張単色バス１１３゜の対応す
るビットの状態に阜づいて、色Ｏバス１１４０又は色１
バス１１５０の何れかからのデータを選択出来る様にす
る。バス選択器１１８０のｊ番目のビットの例が第１３
図に示されている。

拡張単色バスのｊ番目のビットが、インバータ１３１０
及び別のアンド・ゲート１３２０の一方の入力に印加さ
れる。この構成により、拡張単色バスのｊ番目のビット
の信号が、アンド・ゲート１３２０又は１３３０の一方
を付能する様に保証される。色Ｏバスのｊ番目のビット
がアンド・ゲート１３２０の他方の入力に印加される。

同様に、色１バスのｊ番目のビットがアンド・ゲー１〜
１３３０の他方の入力に印加される。２つのアンド・ゲ
ート１１２０．１１３０の出力がオア・ゲート１３４０
の別々の入力に印加される。拡張単色バスのｊ番目のビ
ットの状態に応じて、オア・ゲート１３４０の出力は、
色Ｏのｊ番目のビット又は色１の」番目のピッ１−の何
れかに対応する。この出力がアンド・ゲー１−１３５０
の一方の入力に印加される。アンド・ゲート１３５０の
他方の入力が骨化信号１１９０である。アンド・ゲート
１３５０の出力が拡張カラー出力バスのｊ番目のビット
に印加される。この為、拡張カラー出力バスのｊ番目の
ビットは、何面信号１１９０によって骨化された時、拡
張中色バスのｊ番目のビットの状態に応じて、色Ｏのｊ
番目のビット又は色１のｊ番目のピッ、トに対応する。

上に説明したカラー拡張回路１１００は、単色信号の有
意ビットを単色バス１１２０内の下位のピッＩ・にシフ
トすることを必要とする。画素寸法データ及び画素寸法
１１１０に応じて、最下位のデータ、最下位の２つ、最
下位の４つ、最下位の８個又はデータ・ワード全体のデ
ータを用いて、拡張単色バス１１３０の信号を発生する
。この単色ワード内に更にピッ１−を得る為のカラー拡
張機能を行なう為には、画素寸法データに対応するビッ
ト数だけ、データを右シフトしなければならない。この
時、使われていない次の単色データをカラー拡張回路１
１００に印加して、次の画素に対応する拡張カラー出力
を発生する。

本発明を１６ビット・データ・ワードに関連して説明し
たが、当業者であれば、この制限が単に便宜に過ぎない
ことが理解されよう。１データ・ワード当たりのビット
数をこれより多くしても少なくしても、本発明の考えを
利用することが出来る。

以上の説明に関連して更に下記の項を開示する。

（１）　　各々の画素が“°“１”又は０″の値を持つ
１ビットによって表わされる様な画素の第１の平面状ア
レーを持つ少なくとも１つの単色像を記憶する像メモリ
と、各々の画素がＮビットからなるカラー・コードによ
って表わされる様な、前記第１の平面状アレーよりも一
層大きな画素の第２の平面状アレーを持つカラー表示を
記憶した表示メモリと、前記像メモリ及び前記表示メモ
リに接続されていて、前記像メモリに記憶された１つの
単色像に対応する拡張カラー像を前記表示メモリの選ば
れた部分集合に記憶するカラー拡張手段とを有し、前記
カラー像の各々の画素は前記単色像の対応する画素を持
ち、前記カラー像の各々の画素は、前記単色像の対応す
る画素が°“１”にょって表わされる場合は第１のカラ
ー・コードによって表わされると共に、前記単色像の対
応する画素が“Ｏ゛によって表わされる場合は第２のカ
ラー・コードによって表わされるカラー像処理装置。

（２）　　第（１）項に記載したカラー像処理装置に於
て、前記表示メモリに接続されていて、前記カラー表示
の第２の画素の平面状アレーの可視的な表示を発生する
可視表示手段を有し、各々の画素は前記Ｎビット・カラ
ー・コードに対応する色を持っているカラー像処理装置
。

（３）　　第（１）項に記載したカラー像処理装置に於
て、前記カラー拡張手段に接続されていて、前記Ｎビッ
トのカラー・コードを記憶する第１のカラー・レジスタ
と、前記カラー拡張手段に接続されていて、前記Ｎビッ
トの第２のカラー・コードを記憶する第２のカラー・レ
ジスタとを有するカラー像処理装置。

（４）　　第（３）項に記載したカラー像処理装置に於
て、前記第１及び第２のカラー・レジスタに接続されて
いて、前記第１のカラー・コードを前記第１のカラー・
レジスタに、そして前記第２カラー・コードを前記第２
カラー・レジスタに記憶するカラー選択手段を有するカ
ラー像処理装置。

（５）　　第（１）項に記載したカラー像処理装置に於
て、前記少なくとも１つの単色像を記憶する前記メモリ
手段内の位置を表わす原始表示手段と、前記拡張カラー
像を記憶すべき前記メモリ手段内の位置を示す行先表示
手段とを有するカラー像処理装置。

（６）　　第（５）項に記載したカラー像処理装置に於
て、前記原始表示手段は、前記単色像の予定の部分のア
ドレスを記憶した原始アドレス・レジスタと、水平及び
垂直方向の両方の前記単色像の１法の表示を記憶した寸
法レジスタとを含み、前記行先表示手段は、前記拡張カ
ラー像の前記予定の部分を記憶するアドレスを記憶した
行先アドレス・レジスタを含み、前記拡張カラー像は前
記単色像と同じ水平及び垂直寸法を持っているカラー像
処理装置。

（７）　　第（６）項に記載したカラー像処理装置に於
て、前記寸法レジスタが、前記単色像の幅を表わすデー
タを記憶する幅部分と、前記単色像の高さを表わずデー
タを記憶する高さ部分とを持っているカラー像処理装置
。

（８）　　第（１）項に記載したカラー像処理装置に於
て、前記像メモリが英数字に対応する複数個の単色像を
持っているカラー像処理装置。

（９）　　第（８）項に記載したカラー像処理装置に於
て、前記像メモリが複数個の組の単色像を持っており、
各組の単色像は相異なる字型の複数個の英数字を持って
いるカラー像処理装置。

（１０）第（１）項に記載したカラー像処理装置に於て
、前記像メモリがアイコンに対応する複数個の単色像を
持っているカラー像処理装置。

（１１）各々の画素がＮビットのカラー・コードで表わ
される様な画素の第１の平面状アレーのカラー表示を記
憶した表示部分、及び各々の画素が１１１１１又はＯＩ
＋の値を持つ１ビットで表わされる様な画素の第２の平
面状アレーを持つ少なくとも１つの単色像を記憶したデ
ータ部分を持つメモリ手段と、該メモリ手段に接続され
ていて、該メモリ手段の前記データ部分に記憶されてい
る選ばれた単色像に対応する拡張カラー像を前記メモリ
手段の前記表示部分の選ばれた部分集合の中に記憶させ
るカラー拡張手段とを有し、前記カラー像の各々の画素
は前記単色像の対応する画素を持ち、前記カラー像の各
々の画素は、前記単色像の対応する画素が１゛′によっ
て表わされる場合は第１のカラー・コードによって表わ
され且つ前記単色像の対応する画素がＯ”によって表わ
される場合は第２のカラー・コードによって表わされる
カラー像処理装置。

（１２）第（１１）項に記載したカラー像処理装置に於
て、前記メモリ手段に接続されていて、前記メモリ手段
の前記表示部分の画素の平面状アレーの可視的に知覚し
得る表示を発生する可視表示手段を有し、各々の画素が
前記Ｎビット・カラー・コードに対応する色を持ってい
るカラー像処理装置。

（１３）第（１１）項に記載したカラー像処理装置に於
て、Ｎビットの前記第１のカラー・コードを記憶する第
１の色レジスタと、Ｎビットの前記第２のカラー・コー
ドを記憶する第２の色レジスタとを有するカラー像処理
装置。

（１４）第（１３）項に記載したカラー像処理装置に於
て、前記第１及び第２のカラー・レジスタに接続されて
いて、前記第１のカラー・コードを前記第１のカラー・
レジスタに記憶すると共に前記第２カラー・コードを前
記第２のカラー・レジスタに記憶する色選択手段を有す
るカラー像処理装置。

（１５）第（１１）項に記載したカラー像処理装置に於
て、前記少なくとも１つの単色像が記憶されている前記
メモリ手段内の位置を表示する原始表示手段と、前記拡
張カラー像を記憶すべき前記メモリ手段内の位置を表わ
す行先表示手段とを有するカラー像処理装置。

（１６）第（１５）項に記載したカラー像処理装置に於
て、前記原始表示手段が前記単色像の予定の部分のアド
レスを記憶した原始アドレス・レジスタと、水平及び垂
直の両方向の前記単色像の寸法の表示を記憶した寸法レ
ジスタとを含んでおり、前記行先表示手段が前記拡張カ
ラー像の予定の部分を記憶するアドレスを記憶した行先
アドレス・レジスタを含み、前記拡張カラー像は前記単
色像と同じ水平及び垂直方向の寸法を持っているカラー
像処理装置。

（１７）第（１６）項に記載したカラー像処理装置に於
て、前記寸法レジスタが前記単色像の幅を表わすデータ
を記憶する幅部分と前記単色像の高さを表わすデータを
記憶する高さ部分とを含んでいるカラー像処理装置。

（１８）第（１０）項に記載したカラー像処理装置に於
て、前記像メモリが英数字に対応する複数個の単色像を
も有するカラー＠処理装置。

（１９）第（１８）項に記載したカラー像処理装置に於
て、前記像メモリが複数個の組の単色像を有し、単色像
の各組が異なる字型で表わした複ｐｉ１個の英数字を含
んでいるカラー＠ｆｆｉ理装置。

（２０）第（１０）項に記載したカラー像処理装置に於
て、前記像メモリがアイコンに対応する複数個の単色像
を持っているカラー像処理装置。

（２１１Ｎビットの第１のカラー・コードを並列伝送す
る第１のカラー・バスと、Ｎビットの第２のカラー・コ
ードを並列伝送する第２のカラー・バスと、単色像の複
数個の画素に対応するデータを並列伝送する単色像バス
と、データを並列伝送する拡張単色像バスと、前記単色
像バス及び前記拡張単色像バスに接続されていて前記単
色像バスの各々の゛“１”ビットに対して１群のＮ個の
並列“°“１”ヒツト並びに前記単色像バスの各々のＯ
″に対して１群のＮ個の並列“０″ビットを発生するこ
とにより、前記拡張単色像バスに拡張単色像を発生する
拡張手段と、出力データを並列伝送する出力像バスと、
前記第１及び第２のカラー・バス、前記拡張単色像バス
及び前記出力像バスに接続されていて、前記拡張単色像
バスのＮ個の並列““１”の各群に対する前記第１のＮ
ビット・カラー・コード及び前記拡張単色像バスのＮ個
の並列ＩＩ　ＯＩＩの各群に対する前記第２のＮビット
・カラー・コードを持つ出力像を前記出力像バスに発生
するカラー・コード置換手段とを有するグラフィックス
・データ処理装置。

（２２）第（２１）項に記載したグラフィックス・デー
タ処理装置に於て、前記第１のカラー・バスに接続され
ていて、前記Ｎピッ１−の第１のカラー・コードを記憶
する第１のカラー・レジスタと、前記第２のカラー・バ
スに接続されていて、前記Ｎビットの第２のカラー・コ
ードを記憶する第２のカラー・レジスタとを有するグラ
フィックス・データ処理装置。

（２３）第（２１）項に記載したグラフィックス・デー
タ処理装置に於て、前記単色像バスに接続されていて、
前記単色像を記憶する単色像メモリと、前記出力像バス
に接続されていて、前記出力像を記憶する表示メモリと
を有するグラフィックス・データ処理装置。

（２４）第（２２）項に記載したグラフィックス・デー
タ処理装置に於て、前記単色像バス及び前記出力像バス
に接続されていて、少なくとも１つの単色像を記憶した
データ部分及び前記出力像をその部分集合に記憶する表
示部分を含むメモリ手段と、前記少なくとも１つの単色
像が記憶されている前記メモリ手段内の位置を表わす原
始表示手段と、前記出力像を記憶すべき前記メモリ手段
内の位置を表わす行先表示手段とを右するグラフィック
ス・データ処理装置。

（２５）第１及び第２のカラー・コードのビット数を定
める数Ｎを記憶した画素寸法レジスタと、ＭをＮの整数
倍としてＮビットの第１のカラー・コードのＭ／Ｎ回の
繰返しであるＭ個のデータ・ヒツトを並列伝送する第１
のカラー・バスと、Ｎビットの第２のカラー・コードの
Ｍ／Ｎ回の繰返しであるＭ個のデータ・ビットを並列伝
送する第２のカラー・バスと、Ｍ／Ｎ個のビットを持つ
単色像を並列伝送する単色像バスと、Ｍ個のデータ・ビ
ットを並列伝送する拡張単色像バスと、前記画素寸法レ
ジスタ、前記単色像バス及び前記拡張単色像バスに接続
されていて、前記Ｑｉ色象バスの各々の１１１１＋ビッ
トに対してＮ個の並列“″１°′ビットの群、並びに面
記用色像バスの各々の０″に対してＩｎ！ａの並列“°
Ｏ“ビットの群を発生することにより、前記拡張単色像
バスに拡張単色像を発生する拡張手段と、Ｍ個のデータ
・ピッ１−を並列伝送する出力像バスと、前記第１及び
第２のカラー・バス、前記拡張単色像バス及び前記出力
像バスに接続されていて、前記拡張単色像バスのＮ個の
並列゛″“１”の各群に対する第１のＮピッ１〜・カラ
ー・コード及び前記拡張単色像バスのＮ個の並列“０″
の各群に対する第２のＮピッ１〜カラー・コードを持つ
出力像を前記出力像バスに発生するカラー・コード置換
手段とを有するディジタル・データ処理装置。

（２６）　　第（２５）項に記載したグラフィックス・
データ処理装置に於て、前記第１のカラー・バスに接続
されていて、前記Ｎヒツトの第１のカラー・コードを記
憶する第１のカラー・レジスタと、前記第２のカラー・
バスに接続されていて、前記Ｎどツトの第２のカラー・
コードを記憶する第２のカラー・レジスタとを有するグ
ラフィックス・データ処理装置。

（２７）第（２５）項に記載したグラフィックス・デ−
タ処理装置に於て、前記単色像バスに接続されていて、
前記単色像を記憶する単色像メモリと、前記出力像バス
に接続されていて、前記出力像を記憶する表示メモリと
を有するグラフィックス・データ処理装置。

（２８）第（２５）項に記載したグラフィックス・デー
タ処理装置に於て、前記単色像バス及び前記出力像バス
に接続されていて、少なくとも１つの単色像を記憶した
データ部分及び前記出力像をその部分集合に記憶した表
示部分を含むメモリ手段と、前記少なくとも１つの単色
像が記憶されている前記メモリ手段内の位置を表わす原
始表示手段と、前記出力像を記憶すべき前記メモリ手段
内の位置を表わす行先表示手段とを有するグラフィック
ス・データ処理装置。

（２９）各々の画素が“１”又は“ＯＩＴの値を持つ１
ビットによって表わされる様な、画素の第１平面状アレ
ーを持つ少なくとも１つの単色像を記憶した像メモリと
、各々の画素がＮビットからなるカラー・コードによっ
て表わされる様な、前記第１の平面状アレーより一層大
きな画素の第２の平面状アレーを持つカラー表示を記憶
した表示メモリと、前記像メモリに接続されていて、該
像メモリに記憶されている選ばれた単色像に対応する拡
張カラー像を発生するカラー拡張手段とを有し、前記カ
ラー像の各々の画素は前記単色像の対応する画素を持っ
ており、前記カラー像の各々の画素は、前記単色像の対
応する画素が“１”によって表わされる場合は第１のカ
ラー・コードによって表わされると共に、前記単色像の
対応する画素が“０″によって表わされる場合は第２の
カラー・コードによって表わされ、更に、前記カラー拡
張手段及び前記表示メモリに接続されていて、組合せ像
を前記表示メモリの選ばれた部分集合に記憶させるアレ
ー作動手段を有し、前記組合せ像の６各の画素はＮビッ
ト・カラー・コードであり、該Ｎビット・カラー・コー
ドが前記拡張カラー像及び前記表示メモリの選ばれた部
分集合の対応する画素の前記Ｎビット・カラー・コード
の組合せであるカラー像処理装置。

（３０）第（２９）項に記載したカラー像処理装置に於
て、前記表示メモリに接続されていて、前記カラー表示
の画素の第２の平面状アレーの可視的に知覚し得る表示
を発生する可視表示手段を有し、各々の画素は前記Ｎビ
ット・カラー・コードに対応する色を持っているカラー
像処理装置。

（３１）第（２９）項に記載したカラー像処理装置に於
て、前記カラー拡張手段に接続されていて、Ｎビットの
前記第１のカラー・コードを記憶する第１のカラー・レ
ジスタと、前記カラー拡張手段に接続されていて、Ｎビ
ットの前記第２のカラー・コードを記憶する第２のカラ
ー・レジスタとを有するカラー像処理装置。

（３２）第（２９）項に記載したカラー像処理装置に於
て、前記少なくとも１つの単色像が記憶されている前記
像メモリ内の位置を表わす原始表示手段と、前記組合せ
カラー像を記憶すべき前記表示メモリの選ばれた部分集
合内の位置を表わす行先表示手段とを有するカラー像処
理装置。

（３３）第（２９）項に記載したカラー像処理装置に於
て、前記組合せ像の各々の画素が前記拡張カラー像及び
前記表示メモリの選ばれた部分集合の対応する画素のＮ
ビット・カラー・コードの個別のビットの論理的な組合
せで形成されているカラー像処理装置。

（３４）第（３３）項に記載したカラー像処理装置に於
て、ビットの前記論理的な組合せがアンド関数であるカ
ラー像処理装置。

（３５）第（３３）項に記載したカラー像処理装置に於
て、ビットの前記論理的な組合せがオア関数であるカラ
ー像処理装置。

（３６）第（２９）項に記載したカラー像処理装置に於
て、前記組合せ像の各々の画素が、前記拡張カラー像及
び前記表示メモリの選ばれた部分集合の対応する画素の
Ｎビット・カラー・コードによって表わされる数の亦術
的な組合せによって形成されるカラー像処理装置。

（３７）第（３Ｇ）項に記載したカラー像処理装置に於
て、前記数の算術的な組合せが加算であるカラー像処理
装置。

（３８）第（３６）項に記載したカラー像処理装置に於
て、前記数の粋術的な組合せが減算であるカラー像処理
装置。

（３９）各々の画素がＮビットのカラー・コードで表わ
される様な、画素の第１の平面状アレーからなるカラー
表示を記憶した表示部分、及び各々の画素が１°′又は
０″の値を持つ１ビットによって表わされる様な、画素
の第２の平面状アレーを持つ少なくとも１つの単色像を
記憶したデータ部分を含むメモリ手段と、該メモリ手段
に接続されていて、該メモリ手段に記憶される選ばれた
単色像に対応する拡張カラー像を発生するカラー拡張手
段とを有し、前記カラー像の各々の画素は前記単色像の
対応する画素を持っており、前記カラー像の各々の画素
は、１，１１記単色像の対応する画素が“１”によって
表わされる場合は第１のカラー・コードによって表わさ
れると共に、前記単色＆の対応する画素が０″によって
表わされる場合は第２のカラー・コードによって表わさ
れ、更に、前記カラー拡張手段及び前記メモリ手段に接
続されていて、組合せ像を前記メモリの表示部分の選ば
れた部分集合の中に記憶させるアレー作動手段を有し、
該組合せアレーの各々の画素がＮビット・カラー・コー
ドであり、該Ｎビット・カラー・コードは前記拡張カラ
ー像及び前記メモリ手段の表示部分の選ばれた部分集合
の対応する画素のＮビット・カラー・コードの組合せで
あるカラー像処理装置。

（４０）第（３９）項に記載したカラー像処理装置に於
て、前記メモリ手段の表示部分に接続されていて、前記
カラー表示の画素の第２の平面状アレーの可視的に知覚
し得る表示を発生する可視表示手段を有し、各々の画素
が前記Ｎビット・カラー・コードに対応する色を持って
いるカラー像処理装置。

（４１）第（３９）項に記載したカラー像処理装置に於
て、前記カラー拡張手段に接続されていて、Ｎビットの
第１のカラー・コードを記憶する第１のカラー・レジス
タと、前記カラー拡張手段に接続されていて、Ｎビット
の第２のカラー・］−ドを記憶する第２のカラー・レジ
スタとを有するカラー像処理装置。

（４２）第（３９）項に記載したカラー像処理装置に於
て、前記少なくとも１つの単色像が記憶されている前記
メモリ手段内の位置を表わす原始表示手段と、前記組合
せカラー像を記憶すべき前記表示メモリの選ばれた部分
集合内の位置を表わす行先表示手段とを有するカラー像
処理装置。

（４３）第（３９）項に記載したカラー像処理装置に於
て、前記組合Ｖ像の各々の画素が、前記拡張カラー像及
び前記表示メモリの選ばれた部分集合の対応する画素の
Ｎビット・カラー・コードの個別のビットの論理的な組
合せで形成されるカラー像処理装置。

（４４）第（４３）項に記載したカラー像処理装置に於
て、前記ビットの論理的な組合せがアンド関数であるカ
ラー像処理装置。

（４５）第（４３）項に記載したカラー＠処理装置に於
て、前記ビットの論理的な組合せがオア関数であるカラ
ー像処理装置。

（４６）第（３つ）項に記載したカラー像処理装置に於
て、前記組合せ像の各々の画素が、前記拡張カラー像及
び前記表示メモリの選ばれた部分集合の対応する画素の
Ｎビット・カラー・コードによって表わされる数の算術
的な組合せによって形成されるカラー像処理装置。

（４７）第（４６）項に記載したカラー像処理装置に於
て、前記数の算術的な組合せが加算であるカラー像処理
装置。

（４８）第（４６）項に記載したカラー像処理装置にだ
て、前記数の算術的な組合せが減算であるカラー像処理
装置。

【図面の簡単な説明】

第１図は本発明に従ってグラフィック処理能力を持つ計
算機のブロック図、第２図は本発明の好ましい実施例の
グラフィックス処理回路のブロック図、第３図はＸＹア
ドレス方式に従ってピッ１〜・マツプ形メモリ内の個別
の画素アドレスを特定するやり方を示す図、第４図は線
形アドレス方式に従ってフィールド・アドレスを特定す
るやり方を示す図、第５図は本発明の好ましい実施例に
従って１個のデータ・ワード内に長さが可変の画素デー
タを記憶する様子を示す図、第６図は本発明の好ましい
実施例でレジスタ・メモリ内に記憶される含意オペラン
ドの内容の配置を示す図、第７図は本発明のビット・マ
ツプ形メモリ内のアレー移送動作の特性を示ず図、第８
図は本発明によるビット・ブロック転送又はアレー移送
動作のフローチャート、第９図は本発明の好ましい実施
例で、入力／出力レジスタ内に記憶される含意オペラン
ドの内容の配置を示す図、第１０図は本発明の好ましい
実施例のカラー拡張初年を図式的に示す図、第１１図は
本発明の好ましい実施例によるカラー拡張回路の構成を
示す回路図、第１２図は第１１図に示す５名訳１回路の
構成を示す回路図、第１３図は第１１図に示したバス選
択回路の代表的なビットの構成を示す回路図である。主な符号の説明１２０：グラフィックス・プロセッサ１３０：メモリ１１００：カラー拡張回路

Claims

【特許請求の範囲】

各々の画素が“１”又は“０”の値を持つ１ビットによ
って表わされる様な画素の第１の平面状アレーを持つ少
なくとも１つの単色像を記憶する像メモリと、各々の画
素がＮビットからなるカラー・コードによって表わされ
る様な、前記第１の平面状アレーよりも一層大きな画素
の第２の平面状アレーを持つカラー表示を記憶した表示
メモリと、前記像メモリ及び前記表示メモリに接続され
ていて、前記像メモリに記憶された１つの単色像に対応
する拡張カラー像を前記表示メモリの選ばれた部分集合
に記憶するカラー拡張手段とを有し、前記カラー像の各
々の画素は前記単色像の対応する画素を持ち、前記カラ
ー像の各々の画素は、前記単色像の対応する画素が“１
”によつて表わされる場合は第１のカラー・コードによ
つて表わされると共に、前記単色像の対応する画素が“
０”によつて表わされる場合は第２のカラー・コードに
よつて表わされるカラー像処理装置。