JPS59172683A

JPS59172683A - デイスプレイ装置

Info

Publication number: JPS59172683A
Application number: JP58048281A
Authority: JP
Inventors: 田上　文孝
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1983-03-23
Filing date: 1983-03-23
Publication date: 1984-09-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、表示画面上に文字１図形等を表示するラス
タ・スキャン形のディスプレイ装置における画面メモリ
の書込み制御方式に関するものである。

従来この種のラスタ・スキャン形のディスプレイ装置と
しては、第１図に示すものがあった。第１図は従来のデ
ィスプレイ装置を示すブロック構成図である。図におい
て、１．２．３は表示画面上の各点に対応する画面メモ
リであり、表示画面上の１点に対して、例えば赤色を示
す画面メモリ１、緑色を示す画面メモリ２、青色を示す
画面メモリ３の３ドツトで構成されている。４は表示タ
イミングに合せて各画面メモリ１〜３の内容を読み出す
表示制御部、５は表示制御部４の指示で所定の図形を表
示画面上に表示する表示モニタである。

次に上記第１図の動作について説明する。一般にラスタ
・スキャン形のディスプレイ装置により線分や図形を表
示画面上に表示する場合、主制御部（図示しない）にて
演算を行ない、線分や図形の１点、１点に対応した各画
面メモリ１〜３のアドレス（図示しない）と、その時の
菅：込みデータＲ，Ｇ、Ｂが転送される。書込みデータ
は、例えば赤色で表示する場合は、Ｒ＝１　、’Ｇ＝０
　、Ｂ−〇、緑色で表示する場合は、Ｒ＝０　、’Ｇ＝
１　、　Ｂ−〇、青色で表示する場合は、Ｒ＝Ｏ、Ｇ＝
Ｏ。

Ｂ＝１のように制御され、線分又は図形が重なる場合に
は、同じ画面メモリに２度の誉き込みが行なわれ、後に
書き込まれたデータが有効となる。

上記した従来のディスプレイ装置での画面メモリの誉込
み制御方式による画面表示例を、第２図及び第３図に示
す。第２図は最初に線分６を赤色で書き込み、次に線分
７を青色で書き込んだ例であり、線分６と線分７との交
点Ｐは、後で書き込１れた青色で表示される。また、第
３図は塗りつぶしの円８と円９を表示した例であり、最
初に円８を赤色で書き込み、次に円９を青色で誉き込ん
だものであり、円８と円９とが重なった領域Ａは、後で
誓き込まれた青色で表示される。

従来のディスプレイ装置は以上のように構成されている
ので、表示画面上に表示される図形が重なるような場合
には、後から書き込まれたデータが有効となるので、最
初に書き込まれた図形の形状が分からなくなり、正確に
識別することができないという欠点があった。

この発明は上記のような従来のものの欠点を除去するた
めになされたもので、表示画面の１点。

１点に対応し、かつ表示属性を示す複数ピットのメモリ
で構成される画面メモリを持つディスプレイ装置におい
て、前に書き込まれている画面メモリの内容と新しい書
込みデータの論理演算を行なう論理演算回路を備え、新
しいデータの書き込みを行なう時、前記論理演算回路の
出力を前記画面メモリへ書き込むようにした構成を有し
、表示画面上に表示される図形の重なった領域を、明り
ようＫＲ別表示できるようにしたディスプレイ装置を提
供することを目的としている。

以下、この発明の一実施例を図について説明する。第４
図はこの発明の一実施例であるディスプレイ装置を示す
ブロック構成図で、第１図と同一部分には同一符号を用
いて表示してあシ、その詳細な説明は省略する。図にお
いて、１０，１１゜１２は、それぞれ新しい書込みデー
タＲ、Ｇ　、　Ｂと、前に書き込まれている各データＭ
Ｒ、ＭＧ　、　ＭＢの論理演算を行ない、実際の画面メ
モリの書込みデータを生成するための論理演算回路であ
る。その他の構成については、上記第１図に示されるも
のとほぼ同様に構成されている。

次に上記第４図の動作について説明する。ここでは、各
論理演算回路１０〜１２を、論理和（ＯＲ）回路で構成
した場所を例にして説明する。第４図において、最初、
各画面メモリ１〜３はすべて「０」にセットされている
。

今、第５図に示すように、最初に線分６を赤色で、次に
線分７を青色で書き込む場合を考える。

最初に線分６を書き込む時、各画面メモリ１〜３のデー
タはＭＲ＝０　、ＭＧ＝０　、ＭＢ　＝０であシ、書込
みデータはＲ＝１　、Ｇ＝０　、Ｂ＝０であるので、各
論理演算回路ｌＯ〜１２の出力はそれぞれＩｌｌ　、　
ｌ’ＯＪ　、　ｒＯＪとなり、これが各画面メモリ１〜
３に書き込まれてＭＲ＝１．ＭＧ＝０．ＭＢ＝０となる
。次に線分７を書き込む時、線分６と交差しない部分の
画面メモリについては、上記と同様にして書込みデータ
Ｒ＝０　、Ｇ＝０　、Ｂ＝１がそのまま各画面メモリ１
〜３に書き込まれ、ＭＲ−〇　、ＭＧ＝０　、ＭＢ＝１
となるが、線分６と線分７との交点Ｑについては、線分
６を簀き込んだ時点でＭＲ＝１　、ＭＧ＝０　、ＭＢ　
＝０となっておシ、さらに線分７の書込みデータＲ＝０
　、　Ｇ＝０　、　Ｂ−１が論理和（ＯＲ）されるので
、各画面メモリ１〜３のデータはＭＲ＝１　、ＭＧ＝０
　、ＭＢ＝１となり、表示モニタ５には赤色（Ｒ）と青
色（Ｂ）の中間色で表示がなされる。

また、塗シつぶしの円を書き込んだ時の画面表示例を第
６図に示す。この場合は、第５図と同様にして、円８は
赤色（Ｒ）、円９は青色（Ｂ）で表示され、円８と円９
との重なった部分の領域Ｂは、赤色（Ｒ）と青色（Ｂ）
の中間色で表示されるので、円形の重なシ具合が明確に
識別できる。

なお、上記実施例では、各論理演算回路１０〜１２とし
て論理和（ＯＲ）回路を例にして説明したが、この外に
、論理積（ＡＮＤ　）回路や排他的論理和（ＥＸ−ＯＲ
）回路等の任意の論理演算回路が適用でき、上記実施例
と同様の効果を奏する。

また、上記実施例では、色を表示する赤色（Ｒ）。

緑色（Ｇ）、青色（Ｂ）の各データを制御するものにつ
いて説明したが、モノクロ・ディスプレイの階調を示す
ものに置き換えても良い。

さらに、上記実施例では、各色を１ビツトで表示する構
成のものとして説明したが、各色の階調を含めＲ、Ｇ　
、　ＢのそれぞれをＮビットで構成し、各色と階調を制
御するように構成しても良い。

以上のように、この発明に係るディスプレイ装置によれ
ば、画面メモリの書き込み側に論理演算回路を付加し、
新しいデータの書き込みを行なう時、前に書き込まれて
いる画面メモリの内容と新しい書込みデータの論理演算
を行ない、その結果を前記画面メモリへ書き込むように
構成したので、表示画面上に表示される図形の重なった
部分を明りように識別表示することができるようになる
から、図形の重なり状態及び各図形の形状を極めて明確
に識別できるという優れた効果を奏するものである。

【図面の簡単な説明】

第１図は従来のディスプレイ装置を示すブロック構成図
、第２図及び第３図は、第１図のディスプレイ装置によ
るそれぞれ画面表示例を示す図、第４図はこの発明の一
実施例であるディスプレイ装置を示すブロック構成図、
第５図及び第６図は、第４図のディスプレイ装置による
それぞれ画ｌ：Ｉ１１表示例を示す図である。図において、１〜３・・・画面メモリ、４・・・表示制
御部、５・・・表示モニタ、６．７・・・線分、８．９
・・・円、１０〜１２−・・論理演算回路である。なお、図中、同一符号は同一、又は相当部分を示す。代理人　葛野信− 第１図第３図第４図第５図　　　第６図

Claims

【特許請求の範囲】

表示画面の１点、１点に対応し、かつ表示属性を示す複
数ビットのメモリで構成される画面メモリを持つディス
プレイ装置において、前に書き込まれている画面メモリ
の内容と新しい書込みデータの論理演算を行なう論理演
算回路を備え、新しいデータの書き込みを行なう時、前
記論理演算回路の出力を前記画面メモリへ書き込むよう
にしたことを特徴とするディスプレイ装置。