JPS60205584A - カラ−グラフイツクデイスプレイ装置 - Google Patents

カラ−グラフイツクデイスプレイ装置

Info

Publication number
JPS60205584A
JPS60205584A JP59064182A JP6418284A JPS60205584A JP S60205584 A JPS60205584 A JP S60205584A JP 59064182 A JP59064182 A JP 59064182A JP 6418284 A JP6418284 A JP 6418284A JP S60205584 A JPS60205584 A JP S60205584A
Authority
JP
Japan
Prior art keywords
color
displayed
graphic
information
graphics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59064182A
Other languages
English (en)
Inventor
渡部 庄吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Hokushin Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hokushin Electric Corp filed Critical Yokogawa Hokushin Electric Corp
Priority to JP59064182A priority Critical patent/JPS60205584A/ja
Publication of JPS60205584A publication Critical patent/JPS60205584A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、色が異なった複数個の図形を重ね合わせて表
示部にグラフィ、り表示する機能を有するとともに、こ
の表示部に表示される図形はグラフィックメモリに格納
されているカラーグラフィ、クディスプレイ装置KvA
j−るものである。
〔従来例による説明〕
カラーグラフィ、クディスプレイ装置には、色が異なる
複数個の図形を重ね合わせて表示部にグラフィ、り表示
し、必要に応じてこれらの図形の重ね合わせ状態を変え
る機能を有するものがある。
第1図は、このようなカラーグラフィックディスプレイ
装置の一般的な構成例を示したブロック図である。
第1図において、10プロセ、?、20a主メモリ、3
0は表示コントリーラ例えばCRTコントローラ、40
は描画回路、50はマルチプレクサ、60はグラフィッ
クメモリ、70はシフトレジスタ、80は表示部例えば
CRT、90はバスである。
プ胃セ、す10s主メモリ20% CRTコントローラ
3oおよび描画回路4oはバス90に接続されている。
プロセッサ10は、装置全体の制御を行なう。
主メモリ20には、処理プログラムとワークエリアが格
納されている。
CIITコントローラ30社、グラフィックメモリ60
とシフトレジスタ70に制御信号を送るとともに、マル
チプレクサ50に読み出しアドレスを送って、表示のだ
めのタイミング制御とアドレス出力を行なう。
描画回路40は、マルチプレクサ50に描画アドレスを
、グラフィ、クメモリ60に制御信号をそれぞれ送る。
また、描画回路40は、グラフィックメモリ60に対し
てデータの読み出しと書き込みを行なう。このようにし
て描画回路40は、CRT80に表示された図形の重ね
合わせ状態を変更する。
マルチプレクサ50は、CRTコントローラ30からの
読み出しアドレスと描画回路40からの描画アドレスを
受けて、これらを切換式にグラフィ、クメモリ60へ送
る。
グラフィックメモリ60には、CRT80で表示さtし
るデーJ−All&納されている。
り ・ シフトレジスタ70は、グラフィ邑モリ60か′送
られたパラレルなデータをシリアルなデータに変換して
出力する。
CRT 80は、シフトレジスタ70からのデータをも
とにしてグラフィ、り表示を行なう。また、CRT80
紘、複数色で図形表示を行なうことができるものである
従来、このようなカラーグラフィックディスプレイ装置
として、例えば、描画回路40が第2図のブロック図に
示す構成になっているものがメツた。
第2図において、41は図形発生器、42は論理回路で
ある。
図形発生器41は、グロセ、す10からの指示に従って
、直線1円等の図形を描くために図形情報を1ド、ト毎
にアドレス情報とともに出力する。このアドレス情報は
、2次元のアドレス情報である。
また、図形情報は、1ドツト毎の表示情報でおり、一般
に色、ブリンク等の情報を含んでいる。図形発生器4工
から出力される図形情報を描画情報りとする。このこと
から、描画情報りは、これから表示しようとする図形に
ついての情報である。
論理回路42は、描画情報りと、描画情報りに対応した
グラフィックメモリ60上のデータMをもとにして論理
演算を行ない、その結果0をグラフィ、クメモリ60に
書き込む。
第3図は、第2図の描画回路を有するカラーグラフィッ
クディスプレイ装置で表示された図形を変更する手順の
一例を示した図である。
債初に表示された図形は、色が異なった3個の円が重な
り合って配置された図形である。それぞれの円A、B、
Cは色a、b、eで描かれている。
ここで、円Aを消去する場合について説明する。
9初の状態E1で示す図形A、B、Cが、第1ステツプ
の処理x(ABC)により消去される。ここで、処理X
(ABC)は、図形A、B、Cの全てを消去する処理を
示す。
この処理X (ABC)Kより、画面は、E2に示すよ
うに無表示の状態になる。
次に、第2ステツプの処理(C)により、E3に示すよ
うに円Cが表示される。ここで、処理初は、円Cを表示
する処理を示す。
その後に、第5ステツプの処理(B)Kより、円Bが表
示される。これによって、画面にはE4に示すような円
Aが消去された図形が表示される。
このような処理で、もとの図形E1の各部分罠おける色
の変化は第4図に示すようKなる。第4図において、0
は図形がない状態であシ、例えば黒色である。
他の図形B、Cを消去する場合も同様の処理が行なわれ
る。
しかし、このような描画回路40をもったカラーグラフ
ィックディスプレイ装置では、表示図形を変更する場合
は、図形各部の表示色は第4図に示すように変化する。
この変化では、表示図形かもとの色から新しい色に変わ
るときに、一時的に黒色になる瞬間(色が0で示す状態
になっている瞬間)があり、表示画面上でのちらつきと
なって見える。
一般に、カラーグラフィックディスプレイ装置の表示で
は、このような図形の変更がしばしば行なわれるが、そ
の度に画面にちらつきが見え、表示図形の変更がスムー
ズな動きに見えないばかりでなく、オペレータの目が疲
れるという問題点があった。
このような問題点を解決するためのカラーグラフィ、ク
ディスプレイ装置として、例えば、グラフィックメモリ
60を2セツト用意し、表示図形の変更を行なうときと
、CRTに画像表示をするときとで、これらのメモリを
選択式に使用することによって、グラフィ、り画面上で
は表示図形の変更を行なわないようKしたものがあった
。しかし、このようなカラーグラフィックディスプレイ
装置では、グラフィックメモリが2倍必要になり、しか
も2セツトのメモリの使用切換を行なう回路が必要にな
ることから、CRTコントローラ300回路が複雑にな
る。このことから、装置が高価になるという問題点があ
った。
〔発明の目的〕
本発明は上述したような点Kl!みてなされたものであ
り、表示図形を変更する場合に画面上にちらつきが発生
することがなく、シかも安価なカラ\ 。
一グラフィックアイスプレイ装置を実現することを目的
とする。
〔実施例による説明〕
第5図は本発明にか゛かるカラーグラフィックディスプ
レイ装置の一実施例についての要部構成を示したブロッ
ク図でるる。このブロック図は描画回路の構成ブロック
図である。このカラー乙ラフイックディスプレイ装置で
は、描画回路以外の構成は第1図に示す構成と同一であ
る。
第5図において、100は描画回路である。
描画回路100は、図形発生器101と論理判断回路1
02からなる。
図形発生器101は、描画情報D5参照情報りおよび制
御信号を論理判断回路102へ送る。
参照情報D°は、グラフィックメモリ60に対しての表
示画像の書き込みを制御する図形情報である。
制御信号は、論理判断回路102の動作を制御する信号
である。
論理判断回路102は、図形発生器101から送られた
信号をもとにして、論理判断を行なう。このような論理
判断の手順の一例を第6図のフローチャートに示す。
第6図において、論理判断回路102は、グラフィック
メモリ60から読み出したデータMが参照情報D°と等
しい場合に、描画情報りをν番き込む制−イー号をグラ
フィックメモリ60に送る。データMと参照情報D゛が
異なる場合には、論理判断回路102は書き込みの制御
信号を出力しないだめ、書き込みが行なわれない。この
ような論理判断はマイクロプログラムにより行なわれる
次に1表示された図形を変更する手順について説明する
第7図は第5図のカラーグラフィックディスプレイ装置
で表示された図形を変更する手順の一例を示した図であ
る。第7図において、第3図と同一のものは同一符号を
付ける。以下、図においてλ 同様とする。
4初の状態CF、に示す状態)で表示された図形は、色
が異なった3個の円が重なり合って配置された図形であ
る。このような図形から、円Aを消去する手順について
説明する。
71に示す状態の図形に第1ステツプの処理B (a)
が行なわれると、円Aと円Bの重ね合わせ状態が変更さ
れる。ここで、処理B (a)とあるのは、第6図で示
す論理判断で、参照情報りにaを、描画情報DKbを割
りあてる意味である。すなわち、処理B(&)は、色a
で塗られている領域(円Aの一部)を対象として円Bを
描くとと゛を示している。
同様にして、第2ステ、プの処理C(&)で色aで塗ら
れている領域を対象にして円Cを描く。これによって、
円Aと円Cの重ね合わせ状態が変えられる。このとき、
円Bの領域への描画が指定されていないことから、色す
で描かれている円Bの領域はこわされない。
次に1第3の処理ステ、プ×(4)で円Aを消去する。
以上のステ、プで、円Aが消去された図形F2が得られ
る。
同様にして、円Bおよび円Cを消去する場合は、第8図
および第9図に示すような処理が行なわれる。
また、無表示の状態の画面に円を表示する場合は、第6
図のフローチャートで参照情報D=0とすれば、図形が
描かれていない領域に順次図形が描かれていくため、重
なり合った図形の一番上からすなわち円A、B、Cの順
に描画することができる。
なお、実施例では論理判断をマイクロプログラムで暮々
う場合について説明したが、これ以外の手段例えば第1
0図に示すハードウェア構成になった論理判断回路罠よ
り論理判断を行なうようにしてもよい。@10図におい
て、SlおよびS2はスイッチであり、描画情報りおよ
び制御信号の信号線にそれぞれ設けられている。Gは一
致回路であり、参照情報DIとグラフィックメモリ60
から読み出したデータMが一致するか否かについて判断
し、一致する場合はスイッチ訂と82を閉じて描画情報
りと制御信号をグラフィ、クメモリ60へ送る。
また、実施例では参照情報D′とグラフィックメモリ6
0から読み出したデータMが一致するときにデータMを
グラフィ、クメモリ乙0に書き込む場合について説明し
たが、これに限らず参照情報りとデータMの関係がこれ
以外の所定の条件を満たすときにグラフィ、クメモリに
データMが書き込まれるようKしてもよい。例えば、参
照情報D“で示す色がaでないときに円Bをグラフィッ
クメモリに書き込むようにしてもよい。これによって、
円A以外の領域を所望の色で塗りつぶすことができる。
〔発明の効果〕
このようなカラーグラフィックディスプレイ装置によれ
ば、次のような効果が得られる。
描画回路100 K論理判断回路102が設けられてい
るため、表示図形の変更処理では、第7図〜第9図に示
すように不要な色変化を生じない。このことから、表示
図形の変更処理では画面上にちらつきが生じない。これ
によって、表示図形の変更処理ではスムーズな動作風が
得られ、しかもオペレータの目に疲労を生じさせない。
また、このような表示図形の変更処理を行なうのに、従
来例で示しだようにグラフィックメモリを2セツト用意
する等の処置を施す必要がないことから、大幅なコスト
アップを行なうことなく上述した効果が得られる。
【図面の簡単な説明】
用1図はカラーシラフィックディスプレイ装置の一般的
な構成例を示したブロック図、第2図は従来のカラーグ
ラフィックディスプレイ装置における描画回路の構成例
を示したブロック図、第3図は第2図のカラーグラフィ
ックディスプレイ装置で表示された図形を変更する手順
の一例を示した図、第4図は第3図の処理における図形
各部の色の変化を示した図、第5図は本発明Kかかるカ
ラーグラフィックディスプレイ装置の一実施例について
の要部構成を示したブロック図、第6図は第5図の論理
判断回路の論理判断の手順の一例を示シタフローチャー
ト、第7図線第5図のカラーグラフィックディスプレイ
装置で表示された図形を変更する手順の一例を示した図
、第8図および第9図は図形を変更する手順の他の例を
示した図、第10図は第5図のカラーグラフィックディ
スプレイ装置の論理判断回路の他の構成例を示した図で
ある。 60・・・グラフィックメモリ、80・・・表示部、1
00 ・・・描画回路、101・・・図形発生器、10
2・・・論理判断回路。 第5図 第9図 第7図 1:2

Claims (1)

  1. 【特許請求の範囲】 色が異なった複数個の図形を重ね合わせて表示部にグラ
    フィ、り表示する機能を有するとともに、この表示部に
    表示される図形はグラフィ、クメモリに格納されている
    カラーグラフィ、クディスプレイ装置忙おいて、 これから表示しようとす、る図形についての描画情報と
    、前記グラフィックメモリ九対しての表示画像の書き込
    みを制御する図形情報でめる参照情報とを入力し、グラ
    フィックメモリから読み出し。 た情報と前記参照情報の関係が所定の条件を満たす場合
    に、前記描画情報をグラフィックメモリに書き込んで表
    示図形の重ね合わせ状態を変える論理判断回路を具備し
    たことを特徴とするカラーグラフィ、クディスプレイ装
    置。
JP59064182A 1984-03-30 1984-03-30 カラ−グラフイツクデイスプレイ装置 Pending JPS60205584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59064182A JPS60205584A (ja) 1984-03-30 1984-03-30 カラ−グラフイツクデイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59064182A JPS60205584A (ja) 1984-03-30 1984-03-30 カラ−グラフイツクデイスプレイ装置

Publications (1)

Publication Number Publication Date
JPS60205584A true JPS60205584A (ja) 1985-10-17

Family

ID=13250656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59064182A Pending JPS60205584A (ja) 1984-03-30 1984-03-30 カラ−グラフイツクデイスプレイ装置

Country Status (1)

Country Link
JP (1) JPS60205584A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274193A (ja) * 1988-04-26 1989-11-01 Ricoh Co Ltd 画像処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124187A (en) * 1979-03-19 1980-09-25 Hitachi Ltd Color graphic display and device therefor
JPS5648680A (en) * 1979-09-27 1981-05-01 Ibm Digital data display system
JPS58189690A (ja) * 1982-04-30 1983-11-05 株式会社日立製作所 画像表示装置
JPS58209784A (ja) * 1982-05-31 1983-12-06 株式会社東芝 メモリシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124187A (en) * 1979-03-19 1980-09-25 Hitachi Ltd Color graphic display and device therefor
JPS5648680A (en) * 1979-09-27 1981-05-01 Ibm Digital data display system
JPS58189690A (ja) * 1982-04-30 1983-11-05 株式会社日立製作所 画像表示装置
JPS58209784A (ja) * 1982-05-31 1983-12-06 株式会社東芝 メモリシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274193A (ja) * 1988-04-26 1989-11-01 Ricoh Co Ltd 画像処理装置

Similar Documents

Publication Publication Date Title
EP0095618B1 (en) Memory system
KR100328424B1 (ko) 고속카피수단을갖는프레임버퍼를구성하기위한방법및장치
JPH0375873B2 (ja)
JPS60205584A (ja) カラ−グラフイツクデイスプレイ装置
JPS604988A (ja) 画像表示装置
JPS61254981A (ja) マルチウインド表示制御装置
JPH0442197A (ja) 図形表示装置
JPS5893097A (ja) 色切換回路
JPS648337B2 (ja)
JPS59177588A (ja) 動画表示装置
JPS61130991A (ja) 図形処理方法及び装置
JPS62267793A (ja) ビツトマツプデイスプレイ装置
JPS61130993A (ja) 図形処理方法及び装置
JPH0695272B2 (ja) 画像表示装置
JPS62102288A (ja) ビツトマツプデイスプレイ装置
JPH01283593A (ja) 表示メモリのアクセス方式
JPH0497390A (ja) 表示装置
JPS62264097A (ja) Crt表示装置
JPS60103396A (ja) 表示メモリ−に対するデ−タ書き込み装置
JPS61209481A (ja) 文字表示装置
JPS61174592A (ja) 画像デ−タ表示装置
JPH07117889B2 (ja) 表示制御装置
JPS60230689A (ja) 表示メモリ−書込制御装置
JPS6259992A (ja) 表示制御装置
JPS62182794A (ja) カ−ソル制御方式