JPS62264097A - Crt表示装置 - Google Patents

Crt表示装置

Info

Publication number
JPS62264097A
JPS62264097A JP61106767A JP10676786A JPS62264097A JP S62264097 A JPS62264097 A JP S62264097A JP 61106767 A JP61106767 A JP 61106767A JP 10676786 A JP10676786 A JP 10676786A JP S62264097 A JPS62264097 A JP S62264097A
Authority
JP
Japan
Prior art keywords
display
memory
crt
color
crtc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61106767A
Other languages
English (en)
Inventor
秀行 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61106767A priority Critical patent/JPS62264097A/ja
Publication of JPS62264097A publication Critical patent/JPS62264097A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はカラー表示を行うCRT表示装置に関するもの
である。
[従来の技術] 従来、CRT表示装置にカラーを表示する際の主なビデ
オRAMの構成としては、1画素を数ビットで構成し、
例えば1画素を3ビツトとし、その各々を赤(R)、緑
(G)、青(B)として表示する方法と、1画素を1ビ
ツトとし、1画面分の表示データをR,G、83画面の
ビデオRAMで構成して表示する方法等がある。そして
パーソナルコンピュータ等のCRTへの表示方式も上記
2通りのうちどちらかが使われている。このように2通
りの方法のうちどちらかを使っていたのでは、CRTコ
ントローラ(CRTC)の変更等によりビデオRAMの
構成が変わった場合、従来のソフトとの互換性がなくな
ってしまうという問題があった。
[発明が解決しようとする問題点] 本発明は上述従来例に鑑みなされたもので、カラー表示
方法の異なる複数の表示回路を備えることにより表示制
御の互換性を保つようにしたCRT表示装置を提供する
ことを目的とする。
[問題点を解決するための手段] 上記目的を達成する本発明は以下の構成から成る。即ち
、 少な(とも2つの表示制御の異なるカラー表示制御手段
と、該カラー表示制御手段のいずれかを選択する第1の
選択手段と、前記カラー表示制御手段に対応して複数の
表示画面メモリを備えたビデオメモリと、前記第1の選
択手段に対応して前記ビデオメモリの表示画面メモリを
選択する第2の選択手段と1.前記表示画面メモリの内
容を表示する表示手段とを備える。
[作用] 以上の構成において、選択されたカラー表示制御手段に
対応してビデオメモリの表示画面メモリを選択して、C
RTにカラー表示するように動作する。
[実施例コ 以下、添付図面に従って本発明の実施例を詳細に説明す
る。
[表示装置の説明(第1図)] 第1図は本発明の一実施例のCRT表示装置のブロック
図である。
1は例えばマイクロプロセッサ等のCPUで、ROM2
の制御プログラムやデータに従って各種演算等を行い、
バス12を介して各種制御信号やデータ、アドレス信号
等を出力して装置全体の制御を行っている。3はcpu
tのワークエリアとして使用されるRAMである。4.
5はそれぞれ表示制御方法の異なるCRTコントローラ
(CRTC)である。6はCPU 1よりの制御信号に
従ってCRT、C4,5のいずれかを選択して駆動させ
、またビデオRAM8のバンク切換回路7に切換指示を
出力するCRTC選択回路である。
8は複数の表示画面を記憶できるように、複数のメモリ
ブレーンを備えたビデオRAMであり、バンク切換回路
7よりの切換信号16に対応して、複数の表示画面のう
ちのいずれかを選択して出力する。9はビデオRAM8
よりのパラレル信号をシリアル信号に変換する並直変換
器(P/S変換器)、10はCRTIIへのビデオ信号
を制御するビデオコントローラである。13はビデオR
AM17)データバス、14はCRTC5よりのビデオ
RAM8へのアドレスバス、15はCRTC4よりのビ
デオRAM8へのアドレスバスである。
[ビデオRAMの説明(第2図)] 第2図はビデオRAM8の構成を示す図である。
ビデオRAM8は複数のメモリブレーン(メモリブレー
ン1.(21)〜n(24))を備えており、メモリブ
レーン2(22)〜メモリプレーンn (24)はそれ
ぞれCRTIIの1画面に対応したメモリ領域を有して
いる。
いまCRTC4が1画素を1ドツトで表示し、複数のメ
モリブレーンを重ねて表示する制御を行うものとする。
このCRTC4によって表示制御が行われるときは、各
メモリブレーンのアドレスはアドレスバス15によって
同一のアドレスが与えられ、CRTC選択回路6は複数
のメモリブレーンを同時に選択するべくバンク切換回路
7に指示を与える。これにより選択信号16により同時
に複数のメモリブレーンが選択される。
各メモリブレーン2(22)〜n (24)の容量は、
CRTIIにmxnドツトの大きさで2P色の色を表示
する場合、ビデオRAM8の必要なメモリブレーンの数
はP、各メモリブレーン2〜nの容量はm”nビット以
上必要になる。
i方、CRT5が1画素を数ビットで表わすとデオデー
タの表示制御用CRTCとすると、CRTC選択回路6
を通してCRTC5が選択された時は、バンク切換回路
フによりメモリブレーン1(20)のみが選択される。
CRTC5はデータバス13とアドレスバス14により
、メモリブレーン(20)のデータ更新や表示データの
出力を行う。メモリブレーン1 (20)の容量は、C
RTIIにmxnビットの大きさで2P色の色を表示す
る時は、1画素にPビット必要なので、ビデオRAM8
のメモリブレーン1  (20)に必要な容量はm”n
’pビット以上となる。
[動作説明(第3図、344図)] 第3図はROM2の構成を示す図である。
30は作業プログラム領域で第4図のフローチャートで
示された制御プログラムが格納されている。31はCR
TCJ用の標準デバイスドライバ(B I OS)の格
納領域で、このBIO3はCRTC4の初期化、各種制
御コマンドの出力、及び表示データの出力等を行って、
30の作業プログラムとCRTC4による表示制御動作
とのインタフェースをとるプロプラムである。32は3
1と同様にCRTC5の8105が格納されている領域
である。
第4図は本実施例のROM2の作業プログラム領域30
に格納されているCPUIの制御プログラムのフローチ
ャートである。本プログラムは装置の電源役人によって
開始される。
まずステップS1でRAM3のイニシャライズや周辺機
器のイニシャライズ等を行う。ステップS2ではホスト
コンピュータ等よりのデータ受信を待ち、データを受信
すると表示モード指定コマンド(CRTC4とCRTC
5のいずれを指定するかのコマンド)かどうかをみる。
表示モード指定コマンドの時はステップS4に進み、対
応するCRTCを選択すべくCRTC選択回路6に選択
指示を与えてCRTC4、あるいはCRTC5のいずれ
かを指定するとともに、バンク切替回路7によりビデオ
RAM8の必要なメモリブレーンを選択する。
ステップS5ではステップS3の指示に従ってROM2
の31.32に格納されている対応するCRTCのB 
I OSを選択して、以下そのBiO8をもとに指示さ
れたCRTCの制御を行う。ステップS6では受信した
データが表示すべきデータかどうかを調べる。表示デー
タでない時はステップS7に進み、そのデータに対応す
る処理を行う。表示データのときはステップS8に進み
、ステップS5で選択したBiO3をもとにCRTC4
、またはCRTC5のいずれかを通してビデオRAM8
にデータを書き込み、CRTIIに表示する。
−なおCRTCの指定は、本実施例ではコマンドによっ
て指定されるように説明したが、これに限定されるもの
でなく、例えばスイッチ等により指定するようにしても
良い。
また本実施例では異なる制御を行うCRTCを2個用い
た場合について説明したが、更に表示方法等によってC
RTCやメモリブレーンを増やしても良い。
以上述べた如く本実施例によれば、ソフトウェアを変更
することなく2種類のカラー表示ができるという効果が
ある。
[発明の効果] 以上述べた如く本発明によれば、プログラムを変更する
ことなく異なるカラー表示が行えるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のCR7表示装置のブロック
図、 第2図はビデオRAMの構成図、 第3図はROMの構成を示す図、 第4図は本実施例のCRT制御装置の制御プログラムの
フローチャートである。 図中、1・・・CPU、2・・・ROM、3・・・RA
M。 4.5・・・CRT″Iントローラ(CRTC)、6・
・・CRTC選択回路、7・・・バンク切替回路、8・
・・ビデオRAM、9・・・パラレル/シリアル変換器
、10・・・ビデオコントローラ、11・・・CRT、
13・・・データバス、14,15・・・アドレスバス
、20〜24・・・メモリブレーン、30・・・作業プ
ログラム領域、31・・・CRTC4のBiO2,32
・・・CRTC5のBiO2である。 特許出願人   キャノン株式会社 代理人 弁理士    大 塚 康 徳第1 】 82図 ′:S3図 公

Claims (2)

    【特許請求の範囲】
  1. (1)表示制御の異なる少なくとも2つのカラー表示制
    御手段と、該カラー表示制御手段のいずれかを選択する
    第1の選択手段と、前記カラー表示制御手段に対応して
    複数の表示画面メモリを備えたビデオメモリと、前記第
    1の選択手段に対応して前記ビデオメモリの表示画面メ
    モリを選択する第2の選択手段と、前記表示画面メモリ
    の内容を表示する表示手段とを備えたことを特徴とする
    CRT表示装置。
  2. (2)カラー表示制御手段は各色成分毎に表示画面メモ
    リを備え、前記表示画面メモリを合成してカラー表示を
    行う表示制御手段と、1画素のカラー情報を複数ビット
    で表わす表示制御手段とを含むことを特徴とする特許請
    求の範囲第1項に記載のCRT表示装置。
JP61106767A 1986-05-12 1986-05-12 Crt表示装置 Pending JPS62264097A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61106767A JPS62264097A (ja) 1986-05-12 1986-05-12 Crt表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61106767A JPS62264097A (ja) 1986-05-12 1986-05-12 Crt表示装置

Publications (1)

Publication Number Publication Date
JPS62264097A true JPS62264097A (ja) 1987-11-17

Family

ID=14442055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61106767A Pending JPS62264097A (ja) 1986-05-12 1986-05-12 Crt表示装置

Country Status (1)

Country Link
JP (1) JPS62264097A (ja)

Similar Documents

Publication Publication Date Title
EP0095618B1 (en) Memory system
JPS5979293A (ja) 表示装置
US4622547A (en) Memory access control apparatus
US4748442A (en) Visual displaying
JPS62264097A (ja) Crt表示装置
JPH06118942A (ja) 液晶表示制御装置および液晶表示システム
JP2761335B2 (ja) 画面表示装置
JPS6146839B2 (ja)
WO1995001609A1 (fr) Procede et dispositif de traitment d'images
JPS6035075B2 (ja) Crt表示装置
JPH0255395A (ja) マルチウインド表示装置
JPH01191191A (ja) 表示制御装置
JPS61130991A (ja) 図形処理方法及び装置
JPS62249193A (ja) 画像表示コントロ−ラ
JPS60205584A (ja) カラ−グラフイツクデイスプレイ装置
JP2922519B2 (ja) ビデオ合成装置
JP2597338B2 (ja) 2次元表示装置のデータ作成方法
JPS62276588A (ja) デイスプレイ装置の画像制御方式
JPS5816190B2 (ja) Crtデイスプレイ駆動方式
JP2562557Y2 (ja) 表示制御装置
JPH02213898A (ja) 描画装置
JPH05130504A (ja) 画像表示制御装置
JPH0540459A (ja) 表示制御装置
JPH0329023A (ja) Crtディスプレイ装置
JPS62205391A (ja) 表示装置