JPS58101311A - 多相電圧電流変換回路 - Google Patents

多相電圧電流変換回路

Info

Publication number
JPS58101311A
JPS58101311A JP56199765A JP19976581A JPS58101311A JP S58101311 A JPS58101311 A JP S58101311A JP 56199765 A JP56199765 A JP 56199765A JP 19976581 A JP19976581 A JP 19976581A JP S58101311 A JPS58101311 A JP S58101311A
Authority
JP
Japan
Prior art keywords
voltage
current
multiphase
transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56199765A
Other languages
English (en)
Inventor
Katsumi Nagano
克己 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56199765A priority Critical patent/JPS58101311A/ja
Priority to US06/446,790 priority patent/US4536701A/en
Publication of JPS58101311A publication Critical patent/JPS58101311A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561Voltage to current converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、多相の入力電圧を出力電流に変換する多相電
圧電流変換回路に関する。
従来、二相の入力電圧にそれぞれ対応した出力電流を得
るトランジスタ回路は知られているが、三相以上の入力
電圧に対してもそれぞれ電流に変換したい場合がある。
本発明は上記の事情に鑑みてなされたもので、多相の入
力電圧にそれぞれ対応し次出力電流を得る多相電圧電流
変換回路を提供するものである0 以下、図面を参照して本発明の一実施例を説明す名。第
1図は3相の入力電圧(Vl  * Vt *v、)を
電流(II  +”l  TIS )に変換する電圧電
流変換回路の原理を示している。図において、QIは入
力電圧V、をペースに受け、コレクタから出力電流■、
を得る第1トランジスタ、q鵞は入力電圧V、をペース
に受け、コレクタから出力電流■、を得る第2トランジ
スタ、Qsは入力電圧v3をペースに受け、コレクタか
ら出力電流!、を得る第3ト2ンジスタである。これら
のl!E1.第2トランジスタQ1 。
Q、のエミッタ間には抵抗11mが接続され、同様にト
ラフジ1フ91.91間には抵抗11mが、トランジス
タQs、Q+間には抵抗Rmlが接続されている。さら
に、これらのトランジスタQ+  、Qm  −Qsの
工ずツタと負電源との間にはそれぞれ電流源1.、、、
I。1sIIHが接続されている。
今、上記回路の入出力の変換伝達特性を求めてみる。こ
こで、トランジスタQ+−Qsが能動領域で動作してい
て、またエミッタ接地電流増幅率が十分大きいと仮定す
るOトランジスタ回路のコレクタ電流!、は、抵抗RI
IとRIIとに流れる電流と電流源!。、の電流との和
であるO上記抵抗RI茸に流れる電流は、トランジスタ
Qlの1考ツタ電圧からトランジスタQ黛のニオツタ電
圧を引いた電圧を抵抗RIfで割った次式にて表わされ
る。
トランジスタQ1とQ鵞のペース・エミッタ間電圧Vl
lが勢しければ、この電流は (V>−Vm)/R□となる。同様にして、抵抗R13
゜RIIを流れる電流も同様にして求められ、トランジ
スタQI〜Qsのコレクタ電流1.〜I。
は ここで、Δvsmij  は1番目のトランジスタのペ
ース拳エミッタ間電圧vl11  と1番目のベース轡
エミッタ間電圧V口j との差電圧である。これが無視
できれば上記(1)式は次式の様に簡単になる。
ここで、抵抗は全て同一、すなわち ntt =Ru ”Ra1” Rとした。上記(2)式
にテ、103 ” 1.m == I 03として2つ
の電流の差を求めるととなる。つまり、トランジスタQ
BとQlのコレクタ電流の差Cx< −I、 )  は
そのトランジスタQ、−Qtの入力電圧の差(vr −
V、 )  に比例する0同様に、電流(It−Is)
  は電圧(Va −Vs )  に比例し、電流(x
i−Ij)は電圧(Vs −V+ )  に比例するこ
とがわかる□この場合の比例係数(相互コンダクタンス
)はiである。前記(1)式の中の微小ベース・エミッ
タ間電圧ノVll  の項が実際には誤差を与え、下記
(4)式の様に示される。
入力電圧差が大きくなると微小電圧Δvmm  の誤差
項は大きくなる□なお、この誤差項の補正については後
述する。
上記第1図ではΔ(デルタ)結線の変換回路を示したが
、第2図はY(ワイ)結線の原理図を示す。つまり、各
トランジスタQ、+ Qt  +Q、のエミッタには対
応して抵抗”I  + R1*Rjの一端が接続され、
これらの抵抗の他端は共通に接続されている0この変換
回路において、抵抗n、# R2* Raの交点の電圧
をVs  とする。この交点に流れ込む電流の和は零で
あるから次式が成立する。
・・・・・・・・・(5) 上記(5)式において、入力電圧%’l  s vt 
 s Vaに比べて各トランジスタのペース・エミッタ
間電圧vmm(Qt〜Qs )が無視できるものと仮定
すると、交点電圧Vs は 逅表わすことができる○但し、抵抗は全て郷しい(R+
 =R* =Rs =1 )とする。トランジスタQ+
()コレクタ電流!、は、電流源の電流I61と抵抗R
1を流れる電流との和である。コレクタ電流11+IS
も同様に求まる〇 前述し九ノ結線の場合の出力電流を与える(2)式に比
べると、上記(7)式は電圧比例項の係数のみが異なっ
ている。従って、係数の変換をすれば(2)式、(7)
式は等価となる。上記(7)式のコレクタ電流の差を求
めると、 と表わすことができる。これも前述し7を一緒繍の(3
)式と右辺の係数のみが違っている。
菖3図はY結線の公知の2人力の電圧電流変換回路を示
す。前述した本発明に係る絡2図の3相のY結線の原理
を適用してこの2相の公知回路の抵抗R1とR1との交
点電圧Vs  を求めると、 と表わせる。ここで、交点電圧Vs  を形式的にに 中点電位とすると、前述した3相の(6)式、−適用す
れば、この交点電圧Vs は次の一般形で書いて良い。
!また、トランジスタQ>、Q*のコレクタ電流11+
I*を求めると、 前述し次3相の場合の(7)式を適用すると、次のよう
に出力電流の一般形が求められる。
上記09式の電流の差を求めると、 となる0但し、電流源の電流は尋しい (101” I眞)ものとする。2相の場合の上記(1
3式は良く知られている。つまり、従来の公知の2相回
路についても、本発明の3相回路の原理を適用して解析
でき、出力電流差は入力電圧差に比例することが分る0 そこで、n相の場合のt、i+1番目の出力電流11 
、 I%+1を前述したaa式から形式的に求めゐと次
の1うに書ける。
上式α4からn相の2つの電流!1 とIi++の差を
求めると、 と表わせる。つまり、前述した2相の1式、3相の(8
)式と同じ形式でn相の場合の2つの出力電流の差が求
められる。
また、量香目の出力電流!量 は次の通り求められる。
n相の場合の任意トランジスタの出力電流!i(1≦l
≦m)  は(17)式から求めることができ、これは
前述し九αり式と同じであ、る。従って、n相の場合の
隣り合う2相のトランジスタの出力電流の差を示す罰記
a5式は上記aη式から求められる。ここで、n相の場
合であっても隣り合う2相のトランジスタの2つの出力
電流の差は入力電圧の差に比例するということがわかる
第4図はn相のY結線の一般的な電圧電流変換回路を示
す0この回路は第2図の回路構成を拡張したもので、n
個のトランジスタ、n個の抵抗、n個の電流源を有して
いる。この回路の中点電圧Vs は次式で示される。
R,=R,=−・= R1=・・・= Rn = Rと
すると、上記ae式は とな・つて、前述し九α〔式が求まることになる。
第5図はn相の)結線の一般的な電圧電流変換回路を示
している。この場合には、トランジスタQ1  のエン
ツタとトランジスタQ1のエミッタとの間には抵抗引、
が、トランジスタQlのエミッタとトランジスタQ!の
エンツタとの間には抵抗1鵞が、順次同様にしてトラン
ジスタQl  のニオツタとトランジスタQn のエイ
ツタと6間には抵抗11Bがそれぞれ接続されている。
ところで、トランジスタQi  のニオツタには(n−
1)本の抵抗R1,、Rt、 、−R1(」−t )を
組(1+1 ) 、・・・、 11!l  が接続され
るが、抵抗RNは存在しないことになる。
各々のトランジスタQ、〜Qn  のベース・1室ツタ
電圧間V1mが無視できるものとすると、1■と1+1
香目のトランジスタQ1.Q量+1の出力電流Ii、 
、 Ii+l  は次の様に表わされる。
ここで、抵抗R1jを全て等しくRと置くと上記α樟式
は となる。これら2つの電流It、Ii÷1の差を求めて
みると、 と表わすことができる。すなわち、Δ結線の上式−は前
述し72y結線の一般式α9と係数が異なるだけであり
、回路動作は同じであることがわかる。
前述した第1図、第2図の三相の電圧電流変換回路には
入力電圧に微小ベース・エンツタ電圧Vllの誤差が存
在する0この誤差を除去して嵐好な精度とする九めに、
トランジスタQ、〜Qsの前段に増幅器A、〜ム1を設
けるようにした回路を第6図、第7図に示す。すなわち
、Is6図は3相Δ結線の電圧電流変換回路を示すもの
で、増幅器A、〜A、の各(+)入力端に対応して入力
電圧V、、V、、V、が導かれ、この増幅器A、〜A1
の各(−)入力端にトランジスタQI −Q黛 −Qs
のエミッタの電圧が各対応して導かれており、この負帰
還作用に1ってトランジスタQl−Qsのエミッタ電圧
がそれぞれ入力電圧V、〜V、に等しくなる。従って、
前述した第1図、第2図の回路に付随して発生するベー
ス・jずツタ電圧V1mの誤差が無くなり、抵抗R□#
 Lm a ”msの各交点には入力電圧v1〜V、が
正確に伝わり、その結果、出力電流I、〜■、に誤差が
無くなる0 17図は三相Y結線の場合の回路を示している。この回
路の場合にも前述のΔ結線の回路と同精に誤差がなくな
り、変換精度が向上する〇第8図は三相Δ結線の電圧電
流変換回路υ具体的回路を示しており、本回路は集積化
を可能としている。この回路では、前述した増幅器A、
〜ムlの負帰還作用によって入力誤差電圧ノvl を無
くす代わりに破線で囲む電圧フォロワ回路VF、〜VF
、を使用し、その際、変換回路のJ−9ンジスタ龜、〜
Qs及び電流1’l I @1〜!、を共用する構成と
なっている。この電圧フォロワ回路VF、〜VF、は入
力電圧をその11出力電゛圧として取り出せる回路であ
り、電圧フオpワ回路VF、〜VF、の入力端子にそれ
ぞれ入力電圧vl  s v、  e v、を印加し、
電圧フォロワ回路VF、〜VF、の出力トランジスタQ
、〜Qsのエンツタ電圧を入力電圧と同じものとする働
きをする0従って、Δ結線された三つの抵抗R□a R
H+ ”IIの各交点の電圧が入力電圧と勢しくなり、
正確な電圧電流変換ができる0変換された出力電流Il
  、I、*Ilは、トランジスタQ+  −Q鵞 −
Qsと直列接続され次トランジスタQ 1’ * Qt
’ # Qs’−の各々のコレクタから得られることに
なる。
ところで、上記第8図の電圧フォロワ回路vy、〜vy
、 t−用いた電圧電流変換回路を集積化する場合に素
子数が多くなる不都合がある。
例えば第8図の回路で見ると、電圧フォロワ回路111
1につき9個のトランジスタが必要である。
従って、全体では27個のトランジスタが必要となる。
そこで、この素子数を減少させる実施例を次に示す0 第9図は変換精度を向上すると共に素子数を減少させる
3相Δ結線の電圧電流変換回路を示している。この回路
では、トランジスタ911〜 、Q+m、)’ランジス
タQ!、〜Qt畠、トランジスタQ 82〜Q amの
9個のトランジスタを螺旋接続し、電圧レベルシフト回
路を構成している。このトランジスタ解旋接続回路によ
れば、複数の隣り合う主要電流路間で複数個のトランジ
スタの各ベース・エイツタ間が直列になるように九すき
掛は接続し、上記主要電流路の初段性トランジスタと終
段行ト2ンジスタとの間の行間電圧は、電流路に供給さ
れる複数の任意変数としての電流とは無関係に等しく、
前記隣り合う2相の各電流路間の電圧差は上記各トラン
ジスタのエミッタ面積にて決まるような回路構成とされ
ており、ここでは、入力電圧をそのまま伝達するレベル
シフト機能回路として用いている。
上記回路において今、トランジスタQu * QIM 
@Q4のベースに対応して入力電圧v、I V、#■、
を印加すると、トランジスタQo * Qt−Qs+の
それぞれo、zミッタ電圧v、’ 、 vl’ 、 y
、/との間には次の関係が得られる0 ここで、vmmljはトランジスタQij(1≦l≦3
.1≦j≦3)のペース・エミッタ間電圧を示す。トラ
ンジスタQss # Qts @ Q+sの各ペースの
電位を略等しくシ、それ等のトランジスタが能動領域で
動作する1うにコレクタの電圧を印加する。こうすると
、9個のトランジスタQm〜Q+m # Q諺〜Q n
 # Q s+〜Q oは全て能動領域で動作させるこ
とができるO ここで、使用する9個のトランジスタのエミッタ接地電
流増幅率が十分に大きいと仮定すると、各トランジスタ
のペース電流は無視することができる0この場合、トラ
ンジスタQ1.。
Q+tsQ+aのコレクタ電流は!、であるから、これ
ら3個のトランジスタのペース・エミッタ間電圧v■は
勢しく、 ymm、、   =  V”It  =  vsm、、
  =  vmm I      −暗 …&Jとして
喪い。トランジスタQz+ * Qts e Qtsと
トランジスタQsr、Q菖*Qssについても同じであ
るから、同様に となる。上記(2)式を00式に代入すると、となル。
ココテ、3Vll = Vmml +VIJ+Vmm。
である。上記(至)式の電圧は、トランジスタQ■。
Qt+*Qs+の各エミッタ電圧がΔ結線された抵抗R
It e Rls s R11の各交点の電圧になり、
入力電圧vl  * vI  e vIから同じ電圧値
3 Vlmだけレベルレフトされていることがわかる0
本回路では、電圧v、’ 、 v、’ 、 y、’のレ
ベルシフト量3Vllが一定であるので、抵抗” It
 * Rlm #R11を流れる電流はこれら抵抗に入
力電圧vj。
vl  # vIが直接印加された場合と同じである0
つ重り、トランジスタQ1s、Q鵞@*Qssのコレク
タからの出力電流1.、I、、I、は前記(2)。
(3)式で表わされることになる。上記回路によれば、
入力電圧の誤差をなくして変換精度を向上し得ると共に
素子数を減少させ、ICのコンパクト化を可能とし得る
次に、第10図を参考にしてこの螺旋接続の電圧電流変
換回路における入力電圧V、を基準とする入力電圧Vt
  # v、の範1囲を求める0今、トランジスタQ 
nのペース電圧をΔv1、トランジスタQ asのペー
ス電圧をΔV、とする。第10図に示すように6個のト
ランジスタ のコレをン瞥ζ圧は次の様になる0 本回路が動作する皮めには各トランジスタOコレクタ・
エミッタ間電圧は正でなければならない。そこで、次式
に示す条件式が導びかれる。
この変換回路の入力動作領域を上記(財)式に基いて第
11図に示す。斜線の領域で回路は動作する0 次に、上記螺旋接続の三相電圧電流変換回路について、
8PICEプログラムを使用して行つ次コンピュータシ
建ニレーVヨン実験につイテ説明する。このシミュレー
ション実験に用いた回路を第12図に示す。この回路は
前記Ia9図の回路と同じである。また、入力電圧とし
て第13図に示す三相のパルスを印加する。この入力パ
ルスは0.IVの振幅を持つパルスであり、入力電圧v
、mV!  、vmo間には12G@O位相のずれがあ
る。さらに、出力トランジスタQ+s 1QCs # 
Quのコレクタ電圧は1vで一定とし、変換用の抵抗R
It * RlB + R□の抵抗値はl0Kg 、バ
イアス用の電流源I0. 、 I鑓。
10、の電流値は100μAとする。この場合の出力電
流ZH+I2  II3は前記(2)式から理論的に求
められ、この(2)式で求め次出力電all。
Itsllの値を第14図に示す。また、シミニレ−5
/ ニレ−VvIン結果は、コンピュータによってZ Jm
毎に解を求め、各点での解を点として図示している。こ
の6115図に示す出力電流ll5I,、I,のシミュ
レーション結果は第14図に示す理論値と良く一致して
いることがわかる0出力電流は最大で−31の鯖差を持
っている。
これは、抵抗”It # RIs m ”IIで変換さ
れた電流が出力端子に出る迄に3個のトランジスタを通
過することに1り引き起こされるものである。
しかし、全体的に従来の変換回路に比べて変換精度は大
幅に向上し得る。
第16図は3相Δ結線変換回路を拡張し艮多相Y結線の
電圧電流変換回路を示している0これは、第4図の回路
における入力電圧誤差をなくすために螺旋接続回路を適
用し、変換精度を向上した回路に相当する。
以上説明したように本発明の多相電圧電流変換回路によ
れば、ペースに多相電圧を受けてコレクタに出力電流を
得る3個以上のトランジスタと、これらトランジスタの
エミッタ間に所定接続される抵抗手段と、上記トランジ
スタOエミッタ儒に接続される電流源を設ける構成とし
ているので、上記多相電圧に対応する出力電流が得られ
る。また、入力される多相電圧の誤差をなくすための誤
差補正手段を設けているので変換精度を向上できる。さ
らに、トランジスタ螺旋接続回路を適用すると素子数を
大幅に減少して集積化が可能となる等の利点を有する0
【図面の簡単な説明】
第1図及び籐2因は本発明の実施例に係るΔ結線,Δ結
線の3相電圧電流変換回路の原理構成因、第3図は本発
明の詳細な説明するために適用した公知の2相電圧電流
変換回路の構成図、第4図,第5図はそれぞれΔ結線、
Δ結線の多相電圧電流変換回路の構成図、!s6図,第
7図は誤差補正のための増幅器を#11N及び第2図の
回路に設けてなるΔ結線,Δ結線の3相電圧電流変換回
路の構成図、II8図は電圧フォロワ回路にて構成し几
3相Δ結線の電圧電流変換回路の構成図、籐9図はトラ
ンジスタ螺旋接続回路にて構成し九3相Δ結線の電圧電
流変換回路の構金図、第10図乃至第一15図は第9図
のシミュレーション実験を説明するための図、第16因
はトランジスタ螺旋接続回路にて構成し九多相Y結線の
電圧電流変換回路の構成図であるO Q,〜Q s  +  Q %〜Qm’−  (IN 
 、  Q1+1 ・ Ql−1  ”’トランジスタ
、101−IO3 m 10%.Ia(++1) − 
Io(1−1)・・・電流源、RII e R ts 
* R al m ” l〜R,、Ri。 R1−1磨R1al IRl(1+1)夛R1(1−1
) ”°抵抗sAI〜A3・・・増幅器。 出願人代理人 弁理士  鈴 江 武 彦第6図 第7図 11361z      11 第991 t     l    t” 13        12 第101 1          12 +3t     t” 第15111 第1611

Claims (1)

  1. 【特許請求の範囲】 (1)多相電圧がベースに供給されコレクタから上記多
    相電圧に対応する出力電流を得る3個以上のトランジス
    タと、これらトランジスタのエンツタ間に所定接続され
    上記多相電圧を電流に変換するための複数個の抵抗手段
    と、上記複数個のトランジスタのエミッタと絡1電源と
    の間にそれぞれ接続される複数個の電流源とを具備して
    なる多相電圧電流変換回路○(2)前記抵抗手段は、相
    隣り合う3相の電圧がベースに与えられる3個のトラン
    ジスタの各エミッタ間で4(デルタ)結線にて接続され
    ることを特徴とする特許請求の範囲第1項記載の多相電
    圧電流変換回路。 (3)前記抵抗手段は、前記各トランジスタのエイツタ
    に各一端一が接続され、各他端が共通接続された複数の
    抵抗よりなることを特徴とする特許請求の□範囲第1′
    fJ4記載の多相電圧電流変換回路。 (4)多相電圧の誤差を補正し、正確な多相電圧を前記
    トランジスタのベースに伝達するための誤差補正手段を
    さらに具備し、電圧電流変換精度を向上してなることを
    特徴とする特許請求の範囲第1項記載の多相電圧電流変
    換回路0 (5)前記誤差補正手段は、前記トランジスタの前段に
    それぞれ設けられ多相電圧が供給される増幅器を有し、
    この増幅器に上記トランジスタのエミッタから負帰還を
    かけ、上記エンツタ電圧を前記多相電圧に等しくなるよ
    うに弘 したことを特徴とする特許請求の範囲g*項記載の多相
    電圧電流変換回路。 (6)前記誤差補正手段は、多相電圧をそのtま出力電
    圧として伝達する電圧フォロワ回路にて構成されること
    を特徴とする特許請求の範弘 sg−e項記載の多相電圧電流変換回路。 (7)前記誤差補正手段は、多相電圧をレベルνフトす
    るトランジスタ螺旋接続回路にて構成
JP56199765A 1981-12-11 1981-12-11 多相電圧電流変換回路 Pending JPS58101311A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56199765A JPS58101311A (ja) 1981-12-11 1981-12-11 多相電圧電流変換回路
US06/446,790 US4536701A (en) 1981-12-11 1982-12-03 Voltage-current converting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56199765A JPS58101311A (ja) 1981-12-11 1981-12-11 多相電圧電流変換回路

Publications (1)

Publication Number Publication Date
JPS58101311A true JPS58101311A (ja) 1983-06-16

Family

ID=16413240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56199765A Pending JPS58101311A (ja) 1981-12-11 1981-12-11 多相電圧電流変換回路

Country Status (2)

Country Link
US (1) US4536701A (ja)
JP (1) JPS58101311A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874964A (en) * 1987-05-28 1989-10-17 Sony Corporation Current generating circuit
JPH0766958B2 (ja) * 1989-03-20 1995-07-19 株式会社東芝 静電保護回路
DE10026699A1 (de) * 2000-05-30 2001-12-06 Basf Ag Formulierung auf Heparin-, Glycosaminoglycan- oder Heparinoidbasis und Verwendung der Formulierung sowie der Formulierungsgrundlage

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7405441A (nl) * 1974-04-23 1975-10-27 Philips Nv Nauwkeurige stroombronschakeling.

Also Published As

Publication number Publication date
US4536701A (en) 1985-08-20

Similar Documents

Publication Publication Date Title
WO2018205832A1 (zh) 一种叠加运算电路及浮动电压数模转换电路
JPS58101311A (ja) 多相電圧電流変換回路
JPH03196280A (ja) 多入力演算増幅回路とそれを用いた積分回路
JPS6058601B2 (ja) 変換回路
JPH0317455Y2 (ja)
JPS60107118A (ja) 電圧電流変換回路
TW200414690A (en) Analog-to-digital converter
JPS6145314A (ja) 絶対値電圧電流変換回路
JPH03117008A (ja) 電流ミラー回路
JP2573279B2 (ja) 電流変換回路
JPS6027061B2 (ja) アナログ二乗演算回路
JPS5819107B2 (ja) 二乗関数発生装置
JPH0546792A (ja) 掛算回路
JPS6225506A (ja) 差動信号検出回路
JPH04158687A (ja) 最小値回路
JP2567145B2 (ja) 複合電流ミラー回路
JPH0426208A (ja) 乗算回路
JPS61226882A (ja) 電圧合成回路
JPS62214728A (ja) D/a変換器
JPH0289410A (ja) 利得可変回路
JPS62193404A (ja) カレントミラ−回路
JPS59195773A (ja) 対数増幅器
JPH03117009A (ja) 電流ミラー回路
JPS61147607A (ja) 電流ミラ−回路
JPH02168708A (ja) 半導体集積回路