JPS6225506A

JPS6225506A - 差動信号検出回路

Info

Publication number: JPS6225506A
Application number: JP16400185A
Authority: JP
Inventors: Toshio Hayashi; 林　敏夫; Yasunobu Inabe; 井鍋　泰宣; Tadakatsu Kimura; 木村　忠勝
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-07-26
Filing date: 1985-07-26
Publication date: 1987-02-03
Anticipated expiration: 2009-01-05
Also published as: JPH061868B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、２つの入力電圧信号の差動信号を不平衡信号
に変換して出力する差動信号検出回路に係り、特に、低
消費電力で構成素子数が少なく、集積回路化に適した差
動信号検出回路に関するものである。

〔従来の技術〕

２つの電圧信号を入力に受けてその差動信号を不平衡信
号に変換して出力する回路としては、第３図に示すよう
なオペアンプ４を用いた差動増幅回路がよ（知られてお
り、Ｒ＋　＝　Ｒ３、Ｒｚ　＝　Ｒ４と設定することに
より、端子１，２に入力される電圧を−それぞれＶ、、
Ｖ２として、端子３の出力電圧Ｖ。

は次式で与えられる〔例えば、日本電気学会線。

電気工学ハンドブック（昭和５３年）、　２６３頁参照
〕。

しかしながら、この第３図従来回路では、ｖｌ。

ｖ２の入力電圧に大きな直流電圧が重畳されている場合
、抵抗Ｒｔ、Ｒ３における消費電力が太き（なったり、
逆に消費電力を小さくするためには抵抗Ｒ８〜Ｒ４の抵
抗値を大きくすることが必要になり、経済的に集積回路
化することが困難であった。

また、オペアンプを使用しているため、オペアンプ自身
の構成素子数が多いことから、集積回路化に際してその
チップサイズを増加させる要因となっていた。

〔発明が解決しようとする問題点〕

本発明は、従来技術での上記した問題点を解決し、低消
費電力で構成素子数が少なく、かつ、高精度な、集積回
路化に適した差動信号検出回路を提供することを目的と
する。

〔問題点を解決するための手段〕

本発明では、２つの電圧信号Ｖ、　、　Ｖ２の差動信号
を不平衡信号に変換する差動信号検出回路において、一
方の電圧Ｖ１を分圧して出力する分圧回路と、他方の電
圧■２と電圧源ＶＢＢの差電圧に比例した電流を出力す
る電圧・電流変換回路と、前記分圧回路の出刃電圧と前
記電圧・電流変換回路の出力電流を抵抗により電圧信号
に変換したものとを加算して差動信号Ｖ、−，Ｖ２に比
例した電圧信号を出力する電圧・電流加算回路とを備え
た構成とする。

すなわち、本発明は、オペアンプを用いることなく、少
ない構成素子で差動信号検出回路を実現するものである
。差動信号を検出するのに、一方の端子の入力電圧につ
いては、電圧信号のまま伝達し、他方の端子の入力電圧
については、電流信号に一度変換し差動信号検出時に電
圧信号に戻す構成とすることにより、他方の端子の直流
電位がどんなに大きくても、消費電力が増えない特徴を
有する。

〔実施例とその作用〕

第１図は本発明の第一の実施例を示す回路図であって、
■は２つの電圧信号のうちの一方Ｖｌの入力端子、２は
他方の電圧信号Ｖ２の入力端子、３は差動信号の検出出
力端子、５は分圧回路、６は電圧・電流変換回路、７は
電圧・電流加算回路、８は出力バッファ回路である。分
圧回路５は、入力端子ｌの電圧■ｌを抵抗Ｒ５，Ｒ６で
分圧して出力する。電圧・電流変換回路６は、入力端子
２．の電圧■２と、電圧源における一定直流電圧ＶＢＢ
との差分に比例した電流を抵抗Ｒ７に流し、トランジス
タＱ、、Ｑ２からなるカレントミラーにより、Ｒ７に流
れる電流と等しい電流を出力する。電圧・電流加算回路
７は、分圧回路５の出力電圧と、電圧・電流変換回路６
の出力電流とを入力として、分圧回路５の出力電圧をト
ランジスタＱ３のベースに入力し、Ｑ３のエミッタに接
続された抵抗Ｒ８の他端に電圧・電流変換回路６の出力
電流を流し、抵抗Ｒ８の他端から差動信号を出力する。

出力バッファ回路８は、本発明には必須ではないが、イ
ンピーダンス変換のためのもので、電圧・電流加算回路
７の出力電圧をトランジスタＱ４のエミッタホロワ−に
入力し、そのエミッタ端子から出力電圧Ｖ３を出力する
。

以上の構成を備えた第１図実施例回路の動作について述
べる。トランジスタのベース・エミッタ間電圧ＶＢＥが
十分小さいとして無視すると分圧回路５の出力電圧は電圧・電流変換回路６の出力電流は２−ＶＢＢ電圧・電流加算回路７の出力電圧はとなり、出力バッファ回路８の出力も同じ電圧となりとなる。ここで、抵抗比をＲｓ／（Ｒｓ＋　Ｒ６）＝Ｒ
ｓ／　Ｒ７ミγとなるように選ぶとＶ３＝　（ＶＩ　　Ｖ２）　’　ｒ　＋　ＶＢＢ　・７
”となり、差動信号ＶＩ　　Ｖ２に比例した電圧が出力
されていることがわかる。

第２図は本発明の第二の実施例を示す回路図で、これは
、差動信号の検出だけでなく、同相信号の検出も同時に
可能にする回路であり、この場合、分圧回路に非線形素
子が挿入されるため、高精度に差動信号を検出するには
、非線形素子の影響をキャンセルする補正回路９が付加
されている。

第２図実施例回路は以下のように動作する。トランジス
タのベース・エミッタ間電圧Ｖ］３にの影響を、微分抵
抗ｒ６で表わすと分圧回路５の出力は電圧・電流変換回路６の出力は２−ＶＢＢＲ７＋　４　ｒｄ電圧・電流加算回路７の出力は補正回路９の電圧シフト量は、トランジスタＱ９とＱｎ
に流れる電流がカレントミラーの動作により等しいため
、Ｑ９に流れる電流値と、ダイオードＤ２．Ｄ１、トラ
ンジスタＱ２１の微分抵抗の和との積がシフト量となりとなる。したがって、出力電圧Ｖ３はとなる。ここで、Ｒ５＋Ｒｇ＝　４Ｒ５，Ｒ７＝４Ｒ［
ｌ。

Ｒｓ　”　Ｒ−に設定すると、上式の分数は、Ｒ５＋　
ｒｄで約分できとなり、非線形素子の影響は、キャンセルできる６また
、第２図実施例回路では、端子１０に、Ｑ＋。

とＱＣｓのコレクタ電流の差分が出力され、カレントミ
ラー回路構成であることからＱＩＯとＱ９のコレクタ電
流は等しく、また、Ｑ１０とＱＣｓのコレクタ電流が等
しく、これにより、端子１０の出力電流Ｉ　ＯＯＭはとなる。この式の第１項は、入力端子電圧Ｖｌ、Ｖ２の
同相電圧ｔＶｔ十Ｖ２）／２に比例する項となっている
。

また、端子１１には、Ｑ５．　Ｑａ、　Ｑ１０のコレク
タ電流の和が出力され、その電流ＩＤＩＩＣＦはとなる
。この式の次１項は、入力端子電圧ＶＢ。

ｖ２の差動電圧に比例する項となっている。

以上の説明は、バイポーラトランジスタを用いて説明し
たが、ＭｏＳトランジスタにおいても同１様に適用でき
、また、ＮＰＮトランジスタとＰＮＰトランジスタを入
れ換え、電源の極性を反転しても、同じ効果が得られる
のは明らかである。

〔発明の効果〕

以上説明したように、本発明の差動信号検出回路によれ
ば、オペアンプを用いることなく、簡単な回路で実現で
き、かつ、トランジスタの非線形素子の影響もキャンセ
ルできるため、高精度な差分検出回路が実現できる。ま
た、消費電力についても、ｖｌの直流電位がグラウンド
レベルに近く、ｖ２の直流電位が電圧源ＶＢＢの電位に
近い状態に設定することにより、■２に大きな直流電位
が重畳されても、抵抗Ｒ？に流れる電流は小さく抑える
ことができ、第３図従来回路の場合のような、消費電力
の増加はない。また、本発明は、第２図に示したように
、同相電圧に比例した電流や、差動電圧に比例した電流
を検出する回路とも容易に結合でき、応用範囲が広い。

【図面の簡単な説明】

第１図は本発明の第一の実施例の回路図、第２図は本発
明の第二の実施例の回路図、第３図は従来例を示す回路
図である。く符号の説明〉１．２・・・入力端子　　　３・・・出力端子４・・・
オペアンプ　　　　５・・・分圧回路ｄ・・・電圧・電
流変換回路７・・・電圧・電流加算回路８・・・出力バッファ回路９・・・補正回路

Claims

【特許請求の範囲】

（１）２つの電圧信号Ｖ＿１、Ｖ＿２の差動信号を不平
衡信号に変換する差動信号検出回路において、一方の電
圧Ｖ＿１を分圧して出力する分圧回路と、他方の電圧Ｖ
＿２と電圧源Ｖ＿Ｂ＿Ｂの差電圧に比例した電流を出力
する電圧・電流変換回路と、前記分圧回路の出力電圧と
前記電圧・電流変換回路の出力電流を抵抗により電圧信
号に変換したものとを加算して差動信号Ｖ＿１−Ｖ＿２
に比例した電圧信号を出力する電圧・電流加算回路とか
ら構成されることを特徴とする差動信号検出回路。
（２）前記分圧回路と前記電圧・電流変換回路と前記電
圧・電流加算回路とが、各回路における非線形素子の特
性と逆特性を有する補正回路を備えていることを特徴と
する特許請求の範囲第１項記載の差動信号検出回路。