JPH061868B2 - 差動信号検出回路 - Google Patents
差動信号検出回路Info
- Publication number
- JPH061868B2 JPH061868B2 JP16400185A JP16400185A JPH061868B2 JP H061868 B2 JPH061868 B2 JP H061868B2 JP 16400185 A JP16400185 A JP 16400185A JP 16400185 A JP16400185 A JP 16400185A JP H061868 B2 JPH061868 B2 JP H061868B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- differential signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２つの入力電圧信号の差動信号を不平衡信号
に変換して出力する差動信号検出回路に係り、特に、低
消費電力で構成素子数が少なく、集積回路化に適した差
動信号検出回路に関するものである。
に変換して出力する差動信号検出回路に係り、特に、低
消費電力で構成素子数が少なく、集積回路化に適した差
動信号検出回路に関するものである。
２つの電圧信号を入力に受けてその差動信号を不平衡信
号に変換して出力する回路としては、第３図に示すよう
なオペアンプ４を用いた差動増幅回路がよく知られてお
り、Ｒ1＝Ｒ3，Ｒ2＝Ｒ4と設定することにより、端子
１，２に入力される電圧をそれぞれＶ1，Ｖ2として、端
子３の出力電圧Ｖ3は次式で与えられる〔例えば、日本
電気学会編，電気工学ハンドブック（昭和５３年），２
６３頁参照〕。
号に変換して出力する回路としては、第３図に示すよう
なオペアンプ４を用いた差動増幅回路がよく知られてお
り、Ｒ1＝Ｒ3，Ｒ2＝Ｒ4と設定することにより、端子
１，２に入力される電圧をそれぞれＶ1，Ｖ2として、端
子３の出力電圧Ｖ3は次式で与えられる〔例えば、日本
電気学会編，電気工学ハンドブック（昭和５３年），２
６３頁参照〕。
Ｖ3＝（Ｖ2−Ｖ1）・Ｒ２／Ｒ１ しかしながら、この第３図従来回路では、Ｖ1，Ｖ2の入
力電圧に大きな直流電圧が重畳されている場合、抵抗Ｒ
1，Ｒ3における消費電力が大きくなったり、逆に消費電
力を小さくするためには抵抗Ｒ1〜Ｒ4の抵抗値を大きく
することが必要になり、経済的に集積回路化することが
困難であった。また、オペアンプを使用しているため、
オペアンプ自身の構成素子数が多いことから、集積回路
化に際してそのチップサイズを増加させる要因となって
いた。
力電圧に大きな直流電圧が重畳されている場合、抵抗Ｒ
1，Ｒ3における消費電力が大きくなったり、逆に消費電
力を小さくするためには抵抗Ｒ1〜Ｒ4の抵抗値を大きく
することが必要になり、経済的に集積回路化することが
困難であった。また、オペアンプを使用しているため、
オペアンプ自身の構成素子数が多いことから、集積回路
化に際してそのチップサイズを増加させる要因となって
いた。
本発明は、従来技術での上記した問題点を解決し、低消
費電力で構成素子数が少なく、かつ、高精度な、集積回
路化に適した差動信号検出回路を提供することを目的と
する。
費電力で構成素子数が少なく、かつ、高精度な、集積回
路化に適した差動信号検出回路を提供することを目的と
する。
本発明では、２つの電圧信号Ｖ1，Ｖ2の差動信号を不平
衡信号に変換する差動信号検出回路において、一方の電
圧Ｖ1を分圧して出力する分圧回路と、他方の電圧Ｖ2と
電圧源ＶBBの差電圧に比例した電流を出力する電圧・電
流変換回路と、前記分圧回路の出力電圧と前記電圧・電
流変換回路の出力電流を抵抗により電圧信号に変換した
ものとを加算して差動信号Ｖ1−Ｖ2に比例した電圧信号
を出力する電圧・電流加算回路とを備えた構成とする。
衡信号に変換する差動信号検出回路において、一方の電
圧Ｖ1を分圧して出力する分圧回路と、他方の電圧Ｖ2と
電圧源ＶBBの差電圧に比例した電流を出力する電圧・電
流変換回路と、前記分圧回路の出力電圧と前記電圧・電
流変換回路の出力電流を抵抗により電圧信号に変換した
ものとを加算して差動信号Ｖ1−Ｖ2に比例した電圧信号
を出力する電圧・電流加算回路とを備えた構成とする。
すなわち、本発明は、オペアンプを用いることなく、少
ない構成素子で差動信号検出回路を実現するものであ
る。差動信号を検出するのに、一方の端子の入力電圧に
ついては、電圧信号のまま伝達し、他方の端子の入力電
圧については、電流信号に一度変換し差動信号検出時に
電圧信号に戻す構成とすることにより、他方の端子の直
流電位がどんなに大きくても、消費電力が増えない特徴
を有する。
ない構成素子で差動信号検出回路を実現するものであ
る。差動信号を検出するのに、一方の端子の入力電圧に
ついては、電圧信号のまま伝達し、他方の端子の入力電
圧については、電流信号に一度変換し差動信号検出時に
電圧信号に戻す構成とすることにより、他方の端子の直
流電位がどんなに大きくても、消費電力が増えない特徴
を有する。
第１図は本発明の第一の実施例を示す回路図であって、
１は２つの電圧信号のうちの一方のＶ1の入力端子、２
は他方の電圧信号Ｖ2の入力端子、３は差動信号の検出
出力端子、５は分圧回路、６は電圧・電流変換回路、７
は電圧・電流加算回路、８は出力バッファ回路である。
分圧回路５は、入力端子１の電圧Ｖ1を抵抗Ｒ5，Ｒ6で
分圧して出力する。電圧・電流変換回路６は、入力端子
２の電圧Ｖ2と、電圧源における一定直流電圧ＶBBとの
差分に比例した電流を抵抗Ｒ7に流し、トランジスタ
Ｑ1，Ｑ2からなるカレントミラーにより、Ｒ7に流れる
電流と等しい電流を出力する。電圧・電流加算回路７
は、分圧回路５の出力電圧と、電圧・電流変換回路６の
出力電流とを入力として、分圧回路５の出力電圧をトラ
ンジスタＱ3のベースに入力し、Ｑ3のエミッタに接続さ
れた抵抗Ｒ8の他端に電圧・電流変換回路６の出力電流
を流し、抵抗Ｒ8の他端から差動信号を出力する。出力
バッファ回路８は、本発明には必須ではないが、インピ
ーダンス変換のためのもので、電圧・電流加算回路７の
出力電圧をトランジスタＱ4のエミッタホロワーに入力
し、そのエミッタ端子から出力電圧Ｖ3を出力する。
１は２つの電圧信号のうちの一方のＶ1の入力端子、２
は他方の電圧信号Ｖ2の入力端子、３は差動信号の検出
出力端子、５は分圧回路、６は電圧・電流変換回路、７
は電圧・電流加算回路、８は出力バッファ回路である。
分圧回路５は、入力端子１の電圧Ｖ1を抵抗Ｒ5，Ｒ6で
分圧して出力する。電圧・電流変換回路６は、入力端子
２の電圧Ｖ2と、電圧源における一定直流電圧ＶBBとの
差分に比例した電流を抵抗Ｒ7に流し、トランジスタ
Ｑ1，Ｑ2からなるカレントミラーにより、Ｒ7に流れる
電流と等しい電流を出力する。電圧・電流加算回路７
は、分圧回路５の出力電圧と、電圧・電流変換回路６の
出力電流とを入力として、分圧回路５の出力電圧をトラ
ンジスタＱ3のベースに入力し、Ｑ3のエミッタに接続さ
れた抵抗Ｒ8の他端に電圧・電流変換回路６の出力電流
を流し、抵抗Ｒ8の他端から差動信号を出力する。出力
バッファ回路８は、本発明には必須ではないが、インピ
ーダンス変換のためのもので、電圧・電流加算回路７の
出力電圧をトランジスタＱ4のエミッタホロワーに入力
し、そのエミッタ端子から出力電圧Ｖ3を出力する。
以上の構成を備えた第１図実施例回路の動作について述
べる。トランジスタのベース・エミッタ間電圧ＶBEが十
分小さいとして無視すると 分圧回路５の出力電圧は 電圧・電流変換回路６の出力電流は 電圧・電流加算回路７の出力電圧は となり、出力バッファ回路８の出力も同じ電圧となり となる。ここで、抵抗比をＲ5／（Ｒ5＋Ｒ6）＝Ｒ8／Ｒ
7≡γとかるように選ぶと Ｖ3＝（Ｖ1−Ｖ2）・γ＋ＶBB・γ となり、差動信号Ｖ1−Ｖ2に比例した電圧が出力されて
いることがわかる。
べる。トランジスタのベース・エミッタ間電圧ＶBEが十
分小さいとして無視すると 分圧回路５の出力電圧は 電圧・電流変換回路６の出力電流は 電圧・電流加算回路７の出力電圧は となり、出力バッファ回路８の出力も同じ電圧となり となる。ここで、抵抗比をＲ5／（Ｒ5＋Ｒ6）＝Ｒ8／Ｒ
7≡γとかるように選ぶと Ｖ3＝（Ｖ1−Ｖ2）・γ＋ＶBB・γ となり、差動信号Ｖ1−Ｖ2に比例した電圧が出力されて
いることがわかる。
第２図は本発明の第二の実施例を示す回路図で、これ
は、差動信号の検出だけでなく、同相信号の検出も同時
に可能にする回路であり、この場合、分圧回路に非線形
素子が挿入されるため、高精度に差動信号を検出するに
は、非線形素子の影響をキャンセルする補正回路９が付
加されている。
は、差動信号の検出だけでなく、同相信号の検出も同時
に可能にする回路であり、この場合、分圧回路に非線形
素子が挿入されるため、高精度に差動信号を検出するに
は、非線形素子の影響をキャンセルする補正回路９が付
加されている。
第２図実施例回路は以下のように動作する。トランジス
タのベース・エミッタ間電圧VBEの影響を、微分抵抗ｒd
で表わすと 分圧回路５の出力は 電圧・電流変換回路６の出力は 電圧・電流加算回路７の出力は 補正回路９の電圧シフト量は、トランジスタＱ9とＱ11
に流れる電流カレントミラーの動作により等しいため、
Ｑ9に流れる電流値と、ダイオードＤ2，Ｄ1、トランジ
スタＱ21の微分抵抗の和との積がシフト量となり となる。したがって、出力電圧Ｖ3は となる。ここで、Ｒ5＋Ｒ6＝4R5，Ｒ7＝4R8，Ｒ5＝Ｒ8
に設定すると、上式の分数は、R5＋ｒdで約分でき となり、非線形素子の影響は、キャンセルできる。
タのベース・エミッタ間電圧VBEの影響を、微分抵抗ｒd
で表わすと 分圧回路５の出力は 電圧・電流変換回路６の出力は 電圧・電流加算回路７の出力は 補正回路９の電圧シフト量は、トランジスタＱ9とＱ11
に流れる電流カレントミラーの動作により等しいため、
Ｑ9に流れる電流値と、ダイオードＤ2，Ｄ1、トランジ
スタＱ21の微分抵抗の和との積がシフト量となり となる。したがって、出力電圧Ｖ3は となる。ここで、Ｒ5＋Ｒ6＝4R5，Ｒ7＝4R8，Ｒ5＝Ｒ8
に設定すると、上式の分数は、R5＋ｒdで約分でき となり、非線形素子の影響は、キャンセルできる。
また、第２図実施例回路では、端子10に、Ｑ10とＱ15の
コレクタ電流の差分が出力され、カレントミラー回路構
成であることからＱ10とＱ9のコレクタ電流は等しく、
また、Ｑ14とＱ15のコレクタ電流が等しく、これによ
り、端子10の出力電流ＩCOMは となる。この式の第１項は、入力端子電圧Ｖ1，Ｖ2の同
相電圧（Ｖ1＋Ｖ2）／２に比例する項となっている。
コレクタ電流の差分が出力され、カレントミラー回路構
成であることからＱ10とＱ9のコレクタ電流は等しく、
また、Ｑ14とＱ15のコレクタ電流が等しく、これによ
り、端子10の出力電流ＩCOMは となる。この式の第１項は、入力端子電圧Ｖ1，Ｖ2の同
相電圧（Ｖ1＋Ｖ2）／２に比例する項となっている。
また、端子１１には、Ｑ5，Ｑ6，Ｑ20のコレクタ電流の
和が出力され、その電流ＩDEFは となる。この式の次１項は、入力端子電圧Ｖ1，Ｖ2の差
動電圧に比例する項となっている。
和が出力され、その電流ＩDEFは となる。この式の次１項は、入力端子電圧Ｖ1，Ｖ2の差
動電圧に比例する項となっている。
以上の説明は、バイポーラトランジスタを用いて説明し
たが、ＮＯＳトランジスタにおいても同様に適用でき、
また、ＮＰＮトランジスタとＰＮＰトランジスタを入れ
換え、電源の極性を反転しても、同じ効果が得られるの
は明らかである。
たが、ＮＯＳトランジスタにおいても同様に適用でき、
また、ＮＰＮトランジスタとＰＮＰトランジスタを入れ
換え、電源の極性を反転しても、同じ効果が得られるの
は明らかである。
以上説明したように、本発明の差動信号検出回路によれ
ば、オペアンプを用いることなく、簡単な回路で実現で
き、かつ、トランジスタの非線形素子の影響もキャンセ
ルできるため、高精度な差分検出回路が実現できる。ま
た、消費電力についても、Ｖ1の直流電位がグラウンド
レベルに近く、Ｖ2の直流電位が電圧源ＶBBの電位に近
い状態に設定することにより、Ｖ2に大きな直流電位が
重畳されても、抵抗Ｒ7に流れる電流は小さく抑えるこ
とができ、第３図従来回路の場合のような、消費電力の
増加はない。また、本発明は、第２図に示したように、
同相電圧に比例した電流や、差動電圧に比例した電流を
検出する回路とも容易に結合でき、応用範囲が広い。
ば、オペアンプを用いることなく、簡単な回路で実現で
き、かつ、トランジスタの非線形素子の影響もキャンセ
ルできるため、高精度な差分検出回路が実現できる。ま
た、消費電力についても、Ｖ1の直流電位がグラウンド
レベルに近く、Ｖ2の直流電位が電圧源ＶBBの電位に近
い状態に設定することにより、Ｖ2に大きな直流電位が
重畳されても、抵抗Ｒ7に流れる電流は小さく抑えるこ
とができ、第３図従来回路の場合のような、消費電力の
増加はない。また、本発明は、第２図に示したように、
同相電圧に比例した電流や、差動電圧に比例した電流を
検出する回路とも容易に結合でき、応用範囲が広い。
第１図は本発明の第一の実施例の回路図、第２図は本発
明の第二の実施例の回路図、第３図は従来例を示す回路
図である。 〈符号の説明〉 １，２…入力端子 ３…出力端子 ４…オペアンプ ５…分圧回路 ６…電圧・電流変換回路 ７…電圧・電流加算回路 ８…出力バッファ回路 ９…補正回路 １０…同相信号電流出力端子 １１…差動信号電流出力端子
明の第二の実施例の回路図、第３図は従来例を示す回路
図である。 〈符号の説明〉 １，２…入力端子 ３…出力端子 ４…オペアンプ ５…分圧回路 ６…電圧・電流変換回路 ７…電圧・電流加算回路 ８…出力バッファ回路 ９…補正回路 １０…同相信号電流出力端子 １１…差動信号電流出力端子
Claims (2)
- 【請求項１】２つの電圧信号Ｖ1，Ｖ2の差動信号を不平
衡信号に変換する差動信号検出回路において、一方の電
圧Ｖ1を分圧して出力する分圧回路と、他方の電圧Ｖ2と
電圧源ＶBBの差電圧に比例した電流を出力する電圧・電
流変換回路と、前記分圧回路の出力電圧と前記電圧・電
流変換回路の出力電流を抵抗により電圧信号に変換した
ものとを加算して差動信号Ｖ1−Ｖ2に比例した電圧信号
を出力する電圧・電流加算回路とから構成されることを
特徴とする差動信号検出回路。 - 【請求項２】前記分圧回路と前記電圧・電流変換回路と
前記電圧・電流加算回路とが、各回路における非線形素
子の特性と逆特性を有する補正回路を備えていることを
特徴とする特許請求の範囲第１項記載の差動信号検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16400185A JPH061868B2 (ja) | 1985-07-26 | 1985-07-26 | 差動信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16400185A JPH061868B2 (ja) | 1985-07-26 | 1985-07-26 | 差動信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6225506A JPS6225506A (ja) | 1987-02-03 |
| JPH061868B2 true JPH061868B2 (ja) | 1994-01-05 |
Family
ID=15784871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16400185A Expired - Lifetime JPH061868B2 (ja) | 1985-07-26 | 1985-07-26 | 差動信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061868B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009284245A (ja) * | 2008-05-22 | 2009-12-03 | Mitsubishi Electric Corp | アクティブバラン回路 |
-
1985
- 1985-07-26 JP JP16400185A patent/JPH061868B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6225506A (ja) | 1987-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0544845B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0344103A (ja) | 電圧／絶対値電流コンバータ回路 | |
| JPH061868B2 (ja) | 差動信号検出回路 | |
| JPS6146566A (ja) | 絶対値回路 | |
| JPS6058601B2 (ja) | 変換回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP2596125Y2 (ja) | 演算増幅回路 | |
| JPH0478044B2 (ja) | ||
| JPS62227204A (ja) | 差動増幅器 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0246093Y2 (ja) | ||
| JPS6130342Y2 (ja) | ||
| JP2550518B2 (ja) | Ｆｍ復調回路 | |
| JPS6223164Y2 (ja) | ||
| JPS60209186A (ja) | 電圧検出回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH06103813B2 (ja) | 電圧制御増幅回路 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPH07274039A (ja) | 画像信号補正器及び信号変換器 | |
| JPS63138270A (ja) | 差電圧検出回路 | |
| JPS6133710Y2 (ja) | ||
| JPH06188645A (ja) | 電流源回路 | |
| JPS6142885B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |