JPS60107118A - 電圧電流変換回路 - Google Patents
電圧電流変換回路Info
- Publication number
- JPS60107118A JPS60107118A JP21556283A JP21556283A JPS60107118A JP S60107118 A JPS60107118 A JP S60107118A JP 21556283 A JP21556283 A JP 21556283A JP 21556283 A JP21556283 A JP 21556283A JP S60107118 A JPS60107118 A JP S60107118A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- output
- current
- transistors
- collectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は、電圧信号を電流信号に変換する電圧電流変換
回路に関し、特に新たな機能を有する電圧電流変換回路
に関する。
回路に関し、特に新たな機能を有する電圧電流変換回路
に関する。
本発明は、従来知られていなかった半導体集積回路技術
に適合した平衡形出力を具備する電圧電流変換回路を提
供することにある。
に適合した平衡形出力を具備する電圧電流変換回路を提
供することにある。
本発明の電圧電流変換回路は、一対のトランジスタの互
いのベースが入力を形成し、互いのエミッターが回路網
を介して接続されるとともに、それぞれのエミッターは
定電流発生源の第１及び第２の出力を負荷とし、さらに
それぞれのコレクタは他の定電流源の第１及び第２の定
電流出力を負荷とし、該定電流発生源と前記コレクタの
接続点を出力としたものである。
いのベースが入力を形成し、互いのエミッターが回路網
を介して接続されるとともに、それぞれのエミッターは
定電流発生源の第１及び第２の出力を負荷とし、さらに
それぞれのコレクタは他の定電流源の第１及び第２の定
電流出力を負荷とし、該定電流発生源と前記コレクタの
接続点を出力としたものである。
第１図は本発明の一実施例を示す回路図であシリ下に構
成を説明した彼に動作を説明する。
成を説明した彼に動作を説明する。
第１の定電流発生源Ｃ８１は第１の定電流出力Ｃ３ｌａ
及び第２の定電流出力Ｃ８１ｂを有しともに互いの出
力電流値は、等しく調整されている。
及び第２の定電流出力Ｃ８１ｂを有しともに互いの出
力電流値は、等しく調整されている。
又、第２の定電流発生源Ｃ８２も第１の定電流出力Ｃ８
２ａ及び第２の定電流出力Ｃ８２ｂを有しかつ第１の定
電流出力の有する出力電流値に等しく調整されている。
２ａ及び第２の定電流出力Ｃ８２ｂを有しかつ第１の定
電流出力の有する出力電流値に等しく調整されている。
そして第１のトランジスタＱｌのコレクタは第１の定電
流出力Ｃ８１ａに接続され第１の出力ＯＵＴ １ を形
成し、エミッタは回路網Ｚの一方の端子に接続されると
ともに第１の定電流出力Ｃ８２３に接続される。又、第
２のトランジスタＱ。
流出力Ｃ８１ａに接続され第１の出力ＯＵＴ １ を形
成し、エミッタは回路網Ｚの一方の端子に接続されると
ともに第１の定電流出力Ｃ８２３に接続される。又、第
２のトランジスタＱ。
のコレクタは第２の定電流出力Ｃ８１ｂに接続され第２
の出力０ＵＴ２ を形成し、エミッタは回路網Ｚの他の
一方の端子に接続されるとともに第２の定電流出力Ｃ８
２ｂに接続される。そして、第１のトランジスタのベー
スを第４の入力ＩＮＩとし第２のトランジスタのベース
を第２の入力ＩＮ２として構成している。
の出力０ＵＴ２ を形成し、エミッタは回路網Ｚの他の
一方の端子に接続されるとともに第２の定電流出力Ｃ８
２ｂに接続される。そして、第１のトランジスタのベー
スを第４の入力ＩＮＩとし第２のトランジスタのベース
を第２の入力ＩＮ２として構成している。
次に動作を説明する。尚説明の簡略化の目的からトラン
ジスタＱ＋ 、 Ｑ、のベース、エミッタ間接合の電位
降下量は動作電流に依存せず常に一定値を示すものとす
る。
ジスタＱ＋ 、 Ｑ、のベース、エミッタ間接合の電位
降下量は動作電流に依存せず常に一定値を示すものとす
る。
又、定電流発生源Ｃ８１及びＣ８２の有する全ての定電
流出力は等しくＩＯなる電流に調整されている。さて、
第２の入力ＩＮ２からみた第１の入力ＩＮＩの電位差を
ｖＯポルトとする時、回路網Ｚの両端子間の電位差は■
０ボルトとなｊ）、Ｖ。
流出力は等しくＩＯなる電流に調整されている。さて、
第２の入力ＩＮ２からみた第１の入力ＩＮＩの電位差を
ｖＯポルトとする時、回路網Ｚの両端子間の電位差は■
０ボルトとなｊ）、Ｖ。
／Ｚなる量の電流が回路網に流れ、その方向はトランジ
スタＱｓのエミッタ側端子に接続されている側からトラ
ンジスタＱ２のエミッタ側端子に接続されている側とな
る。
スタＱｓのエミッタ側端子に接続されている側からトラ
ンジスタＱ２のエミッタ側端子に接続されている側とな
る。
従って、キルヒホッフの法則に依シトランジスタＱＩの
コレクタ電流はベース電流の存在を無視すれば（Ｉｏ十
Ｖｏ／Ｚ）なる値となる。又、同時にトランジスタＱ２
のコレクタ電流は（Ｉｏ−Ｖ。
コレクタ電流はベース電流の存在を無視すれば（Ｉｏ十
Ｖｏ／Ｚ）なる値となる。又、同時にトランジスタＱ２
のコレクタ電流は（Ｉｏ−Ｖ。
／Ｚ）なる値となる。一方、第１の出力０ＵＴＩへ流れ
る電流は定電流出力Ｃ８Ｉの出力電流値■０とトランジ
スタＱｌのコレクタ電流値（Ｉｏ ＋Ｖ。
る電流は定電流出力Ｃ８Ｉの出力電流値■０とトランジ
スタＱｌのコレクタ電流値（Ｉｏ ＋Ｖ。
Ｖ。
／Ｚ）との差であるから ／Ｚ なる電流値が外部へ送
出される。つま）図中矢線で図示する様にＶＯ／Ｚなる
電流が流入する◇ 又、同様に第２の出力０ＵＴ２にはＶＯ／Ｚなる値の電
流が外部へ出力される。つまシロ中に矢線で示すように
流出する。
出される。つま）図中矢線で図示する様にＶＯ／Ｚなる
電流が流入する◇ 又、同様に第２の出力０ＵＴ２にはＶＯ／Ｚなる値の電
流が外部へ出力される。つまシロ中に矢線で示すように
流出する。
又、入力電位差Ｖｏが負の値の場合については容易に理
解できるものであるから説明を省略する。
解できるものであるから説明を省略する。
かくして、第１の入力ＩＮ１と第２の入力ＩＮ２との間
に印加された差電圧Ｖｏは、Ｖ０／Ｚ なる電流値に変
換され第１の出力０ＵＴｌに−Ｖｏ／Ｚなる電流を出力
し、第２の出力０ＵＴ２にＶＯ／Ｚなる電流を出力し平
衡形式の電流出力を得る事が実現できる。
に印加された差電圧Ｖｏは、Ｖ０／Ｚ なる電流値に変
換され第１の出力０ＵＴｌに−Ｖｏ／Ｚなる電流を出力
し、第２の出力０ＵＴ２にＶＯ／Ｚなる電流を出力し平
衡形式の電流出力を得る事が実現できる。
第２図は本発明の重要な構成要素である等しく調整され
た定電流出力を有する定電流発生源Ｃ８１゜Ｃ８２の具
体的な構成の一例を示す図である。定電流発生源Ｃ８Ｉ
はトランジスタＱ１ｏ ＋ Ｑｏ ＋ Ｑ＋鵞よシ成る
衆知のカレントミラー回路で実現され、同様に定電流発
生源Ｃ８２はトランジスタＱｚｏ ＋Ｑ２１ ｒ Ｃ２
２よシ成る衆知のカレントミラー回路で実現されともに
、抵抗比によ多出力電流値が決定される為、定電流出力
Ｃ８１ａ、Ｃ３ｌｂ、Ｃ８２ａ。
た定電流出力を有する定電流発生源Ｃ８１゜Ｃ８２の具
体的な構成の一例を示す図である。定電流発生源Ｃ８Ｉ
はトランジスタＱ１ｏ ＋ Ｑｏ ＋ Ｑ＋鵞よシ成る
衆知のカレントミラー回路で実現され、同様に定電流発
生源Ｃ８２はトランジスタＱｚｏ ＋Ｑ２１ ｒ Ｃ２
２よシ成る衆知のカレントミラー回路で実現されともに
、抵抗比によ多出力電流値が決定される為、定電流出力
Ｃ８１ａ、Ｃ３ｌｂ、Ｃ８２ａ。
Ｃ８２ｂ の各出力電流は互いが等しく調整された状態
となっている。
となっている。
尚、以上の説明及び引用した図面にはバイポーラトラン
ジスタを使用した例で示したが電界効果により動作する
ユニポーラトランジスタを使用しても実現でき、この場
合ベースとはゲートを、コレクタとはドレインを、エミ
ッタとはンースを意味する事は自明である。
ジスタを使用した例で示したが電界効果により動作する
ユニポーラトランジスタを使用しても実現でき、この場
合ベースとはゲートを、コレクタとはドレインを、エミ
ッタとはンースを意味する事は自明である。
又、第１図に於て、トランジスタＱ＋ 、Ｑｔ ’ｋＮ
ＰＮ ）ランジスタで示したがＰＮＰ ）ランジスタで
も良い。そしてその場合にも回路網Ｚは両トランジスタ
のエミッタに配置される事も自明である。
ＰＮ ）ランジスタで示したがＰＮＰ ）ランジスタで
も良い。そしてその場合にも回路網Ｚは両トランジスタ
のエミッタに配置される事も自明である。
又、以上の説明では各定電流発生源の出力を、直接にト
ランジスタのコレクタあるいはエミッタと接続して説明
したが、電流バッフ了一手段を介して接続する事も可能
である。
ランジスタのコレクタあるいはエミッタと接続して説明
したが、電流バッフ了一手段を介して接続する事も可能
である。
以上説明した様に、本発明によれば、半導体集積回路技
術によシ容易に構成可能な、平衡形出力を有する電圧電
流変換回路を実現でき、かつ互いの出力同志が密接不可
分な関係にある為平衡度の高い出力を実現できる効果を
有し、その応用範囲も広範なものである。
術によシ容易に構成可能な、平衡形出力を有する電圧電
流変換回路を実現でき、かつ互いの出力同志が密接不可
分な関係にある為平衡度の高い出力を実現できる効果を
有し、その応用範囲も広範なものである。
第１図は本発明の一実施例を示す回路図、第２図は互い
の出力が等しく調整された定電流発生源の具体的構成を
示す回路図である。 ＩＮＩ 、ＩＮ２ ・・第１及び第２の入力、０ＵＴ１
゜０ＵＴ２・・・・・第１及び第２の出力、Ｑｌ、 Ｑ
ｚ・・・・・・第１及び第２のトランジスタ、Ｃ８１，
Ｃ８２０９１１，第１及び第２の定電流発生源、Ｚ・・
・・・回路網。 消／図
の出力が等しく調整された定電流発生源の具体的構成を
示す回路図である。 ＩＮＩ 、ＩＮ２ ・・第１及び第２の入力、０ＵＴ１
゜０ＵＴ２・・・・・第１及び第２の出力、Ｑｌ、 Ｑ
ｚ・・・・・・第１及び第２のトランジスタ、Ｃ８１，
Ｃ８２０９１１，第１及び第２の定電流発生源、Ｚ・・
・・・回路網。 消／図
Claims (1)
- 一対のトランジスタの互いのペースが入力を形成し互い
のエミッターが回路網を介して接続されるとともにそれ
ぞれのエミッターは定電流発生源の第１及び第２の出力
を負荷としさらにそれぞれのコレクタは他の定電流発生
源の第１及び第２の定電流出力を負荷とし、該定電流発
生源と前記コレクタの接続点を出力としてなる電圧電流
変換回路０
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21556283A JPS60107118A (ja) | 1983-11-16 | 1983-11-16 | 電圧電流変換回路 |
| US06/565,975 US4600811A (en) | 1982-12-28 | 1983-12-27 | Subscriber line interface circuit |
| EP83307997A EP0112731B1 (en) | 1982-12-28 | 1983-12-29 | Subscriber line interface circuit |
| AU22978/83A AU563506B2 (en) | 1982-12-28 | 1983-12-29 | Subscriber line interface circuit |
| DE8383307997T DE3378455D1 (en) | 1982-12-28 | 1983-12-29 | Subscriber line interface circuit |
| CA000444391A CA1206649A (en) | 1982-12-28 | 1983-12-29 | Subscriber line interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21556283A JPS60107118A (ja) | 1983-11-16 | 1983-11-16 | 電圧電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60107118A true JPS60107118A (ja) | 1985-06-12 |
Family
ID=16674480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21556283A Pending JPS60107118A (ja) | 1982-12-28 | 1983-11-16 | 電圧電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60107118A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01314429A (ja) * | 1988-04-29 | 1989-12-19 | Philips Gloeilampenfab:Nv | 電流分割回路 |
| US4937516A (en) * | 1987-11-13 | 1990-06-26 | U.S. Philips Corporation | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter |
-
1983
- 1983-11-16 JP JP21556283A patent/JPS60107118A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4937516A (en) * | 1987-11-13 | 1990-06-26 | U.S. Philips Corporation | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter |
| JPH01314429A (ja) * | 1988-04-29 | 1989-12-19 | Philips Gloeilampenfab:Nv | 電流分割回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432476A (en) | Differential to single-ended converter | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| JPH0152783B2 (ja) | ||
| JPS60107118A (ja) | 電圧電流変換回路 | |
| US5399914A (en) | High ratio current source | |
| JPH033508A (ja) | 歪み補償付きバイポーラトランジスタ回路 | |
| JPS6315766B2 (ja) | ||
| JPS63318817A (ja) | レベル変換回路 | |
| JPS6145314A (ja) | 絶対値電圧電流変換回路 | |
| JPH0328581Y2 (ja) | ||
| JP3507530B2 (ja) | 対数変換回路 | |
| JPH03109808A (ja) | 大きな電流比を有する電流ミラー回路 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPS59104823A (ja) | 波形整形器 | |
| JPH0477329B2 (ja) | ||
| SU1504785A1 (ru) | Усилительный каскад | |
| JPS62224109A (ja) | 波形整形回路 | |
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPH03117008A (ja) | 電流ミラー回路 | |
| JPS62208702A (ja) | 電圧電流変換回路 | |
| JPS616906A (ja) | 電流増幅器 | |
| JPS5957508A (ja) | 可変電流増幅回路 | |
| JPS6178212A (ja) | 増幅器 | |
| JPH01236804A (ja) | 増幅器 |