JPS6027061B2 - アナログ二乗演算回路 - Google Patents
アナログ二乗演算回路Info
- Publication number
- JPS6027061B2 JPS6027061B2 JP12975281A JP12975281A JPS6027061B2 JP S6027061 B2 JPS6027061 B2 JP S6027061B2 JP 12975281 A JP12975281 A JP 12975281A JP 12975281 A JP12975281 A JP 12975281A JP S6027061 B2 JPS6027061 B2 JP S6027061B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- terminal
- multiplier
- input terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/20—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating powers, roots, polynomes, mean square values, standard deviation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、１象限電流乗算器を用いて構成したアナロ
グ二乗演算回路に関する。
グ二乗演算回路に関する。
従来、アナログ二乗演算を行なうには、四象限乗算器の
２個の入力端子に入力信号を印加し、出力端子より入力
信号の二乗値を得る方法が一般にとられていた。
２個の入力端子に入力信号を印加し、出力端子より入力
信号の二乗値を得る方法が一般にとられていた。
しかし四象限秦算器の構成は通常かなり複雑であり、二
乗演算には無駄が多く、コスト面で問題があった。この
発明の目的は、回路的に簡単な１象限電流乗算器を用い
て二乗演算を行なうことができるアナログ二乗演算回路
を提供することにある。
乗演算には無駄が多く、コスト面で問題があった。この
発明の目的は、回路的に簡単な１象限電流乗算器を用い
て二乗演算を行なうことができるアナログ二乗演算回路
を提供することにある。
この発明の原理を第１図を用いて説明する。第１図はこ
の発明の基本的な構成を示したもので、１象限電流乗算
器１０と、第１，第２の電圧−電流変換器１１，１２と
から構成され、入力端子対１，２間に与えられる入力電
圧信号に対し、出力端子３にその二乗値、すなわち対称
２次関数の出力電流信号が得られるようになっている。
１象限電流乗算器１０はその概念を第２図に示したよう
に例えば第１〜第３の電流入力端子Ｔ，〜九と１個の出
力端子Ｔ４を持ち、Ｔ，に電流する電流値をｉＮ，，Ｌ
より流出する電流値をｉＮ２，Ｌより流出する電流値を
ｉＮ４としたとき、ｉｏ＝１凶・１Ｎ２
．．・．．・【１１１Ｎ３なる電流
値ｊｏ、すなわちｉＮ，とｉＮ２との積に比例した電流
値を出力端子Ｌに得るものである。
の発明の基本的な構成を示したもので、１象限電流乗算
器１０と、第１，第２の電圧−電流変換器１１，１２と
から構成され、入力端子対１，２間に与えられる入力電
圧信号に対し、出力端子３にその二乗値、すなわち対称
２次関数の出力電流信号が得られるようになっている。
１象限電流乗算器１０はその概念を第２図に示したよう
に例えば第１〜第３の電流入力端子Ｔ，〜九と１個の出
力端子Ｔ４を持ち、Ｔ，に電流する電流値をｉＮ，，Ｌ
より流出する電流値をｉＮ２，Ｌより流出する電流値を
ｉＮ４としたとき、ｉｏ＝１凶・１Ｎ２
．．・．．・【１１１Ｎ３なる電流
値ｊｏ、すなわちｉＮ，とｉＮ２との積に比例した電流
値を出力端子Ｌに得るものである。
第２図のように表わされる１象限電流乗算器１０の具体
的な構成例を第３図に示す。これはトランジスタＱ，，
Ｑ２からなる第１の可変利得回路３１と、トランジスタ
Ｑ３，Ｑ４および演算増幅器Ａからなる第２の可変利得
回路３２とを絹合せたものである。すなわち、第１の可
変利得回路３１はＱ，，Ｑ２のェミッタ結合点Ｎ２から
流出する電流値ＩＮ２ に対して、Ｑ，，Ｑ２のコレク
タに． １ ． …・．・‘
２｝１１＝・十ごｔＸ２一ＸＩ｝／ＶＴ・ＩＮ２．
１ ・ ．・・・・・‘３’１
２＝・十ご（ＸＩ一×２）／ＶＴ●ＩＮ２なる出力電流
が得られるもので、ゲインはＱ，，Ｑ２のベース電圧ｘ
，，均の差で決定される。但し、ＶＴ＝ｋＴ／ｑ（ｋは
ポルツマン定数、Ｔは絶対温度、ｑは電子の電荷量）を
表わす。｛２１，【３’式はｘ，とめとの差の指数関数
によって関連づけられているため、その利得制御特性は
非線型となる。第２の可変利得回路３２は演算増幅器Ａ
の非反転入力端Ｎ，にトランジスタＱ２のコレクタを接
続し、Ｑ４のベースに演算増幅器Ａの出力端Ｎ２を接続
して負帰還回路を構成したもので入力電流ｉＮ，と出力
＆との間には、． − １ ・
．．・・・・‘４’ＩＮ１一・十ご蛇一ＸＩ）／ＶＴ・
ＩＮ３なる関係がある。
的な構成例を第３図に示す。これはトランジスタＱ，，
Ｑ２からなる第１の可変利得回路３１と、トランジスタ
Ｑ３，Ｑ４および演算増幅器Ａからなる第２の可変利得
回路３２とを絹合せたものである。すなわち、第１の可
変利得回路３１はＱ，，Ｑ２のェミッタ結合点Ｎ２から
流出する電流値ＩＮ２ に対して、Ｑ，，Ｑ２のコレク
タに． １ ． …・．・‘
２｝１１＝・十ごｔＸ２一ＸＩ｝／ＶＴ・ＩＮ２．
１ ・ ．・・・・・‘３’１
２＝・十ご（ＸＩ一×２）／ＶＴ●ＩＮ２なる出力電流
が得られるもので、ゲインはＱ，，Ｑ２のベース電圧ｘ
，，均の差で決定される。但し、ＶＴ＝ｋＴ／ｑ（ｋは
ポルツマン定数、Ｔは絶対温度、ｑは電子の電荷量）を
表わす。｛２１，【３’式はｘ，とめとの差の指数関数
によって関連づけられているため、その利得制御特性は
非線型となる。第２の可変利得回路３２は演算増幅器Ａ
の非反転入力端Ｎ，にトランジスタＱ２のコレクタを接
続し、Ｑ４のベースに演算増幅器Ａの出力端Ｎ２を接続
して負帰還回路を構成したもので入力電流ｉＮ，と出力
＆との間には、． − １ ・
．．・・・・‘４’ＩＮ１一・十ご蛇一ＸＩ）／ＶＴ・
ＩＮ３なる関係がある。
すなわち、その利得制御特性は、第１の可変利得制御回
路３１のそれと逆となる。従って、第３図に示すように
第１，第２の可変利得回路３１，３２を粗合せると、【
２｝，‘４｝式よりｉ２＝ｊｏとおけば、【１｝式が成
立し、１象限電流乗算器となる。
路３１のそれと逆となる。従って、第３図に示すように
第１，第２の可変利得回路３１，３２を粗合せると、【
２｝，‘４｝式よりｉ２＝ｊｏとおけば、【１｝式が成
立し、１象限電流乗算器となる。
但し、ｉｏ，ＩＮ．，ＩＮ２≧０，ｉＮ３＞０である。
なお、第２図、第３図において基準電位端子Ｔ５，Ｔ６
にはそれぞれＶｒｅｆ，，Ｖｒｅｆ２（＝ｘ２）なる電
位が与えられ、Ｖｒｅｆ，により端子Ｔ，の電位が決定
され、Ｖｒｅｒ２ により端子Ｔ２，Ｔ３の電位が非反
転的に決定される。
なお、第２図、第３図において基準電位端子Ｔ５，Ｔ６
にはそれぞれＶｒｅｆ，，Ｖｒｅｆ２（＝ｘ２）なる電
位が与えられ、Ｖｒｅｆ，により端子Ｔ，の電位が決定
され、Ｖｒｅｒ２ により端子Ｔ２，Ｔ３の電位が非反
転的に決定される。
この発明で用いる１象限電流乗算器１０は第２図、第３
図に示したをのに限定されず、要するに少なくとも第１
，第２の電流入力端子Ｔ，，Ｔ２と出力端子Ｌを持ち、
Ｔ，に流入する電流値ｉＮ．とＬより流出する電流値ｉ
Ｎ２との積に比例した電流値ｉＮ４が出力端子Ｔ４に得
られるものであればなんでもよい。
図に示したをのに限定されず、要するに少なくとも第１
，第２の電流入力端子Ｔ，，Ｔ２と出力端子Ｌを持ち、
Ｔ，に流入する電流値ｉＮ．とＬより流出する電流値ｉ
Ｎ２との積に比例した電流値ｉＮ４が出力端子Ｔ４に得
られるものであればなんでもよい。
第１図において、入力端子対１，２間に印加される入力
電圧信号〔Ｖ〕は第１，第２の電圧−電流変換器（以下
Ｖ／１変換器という）に与えられる。
電圧信号〔Ｖ〕は第１，第２の電圧−電流変換器（以下
Ｖ／１変換器という）に与えられる。
これら第１，第２のＶ／１変換器１１，１２は、入力電
圧信号ｘ〔Ｖ〕をｋ〔Ａ／Ｖ〕なる１次の変換係数によ
る直線的結合で電圧−電流変換してｋｘ〔Ａ〕なる電流
信号を得るとともに、この電流信号ｋｘ〔Ａ〕とａ〔Ａ
〕なる正の同一バイアス電流とを、ｋｘ〔Ａ〕を互いに
逆極性に加算し、それぞれ士ｋｘ十ａ，土ｋｘ十ａとし
て端子Ｔ，，Ｔ２へ結合せしめる。このとき、端子Ｔ３
から定電流回路１３（後述するようにカレントミラー回
路でもよい）によりｉＮ３〔Ａ〕なる一定電流値を引出
すようにしておけば、乗算器１０の出力端子Ｔ４‘３’
‘こ，。
圧信号ｘ〔Ｖ〕をｋ〔Ａ／Ｖ〕なる１次の変換係数によ
る直線的結合で電圧−電流変換してｋｘ〔Ａ〕なる電流
信号を得るとともに、この電流信号ｋｘ〔Ａ〕とａ〔Ａ
〕なる正の同一バイアス電流とを、ｋｘ〔Ａ〕を互いに
逆極性に加算し、それぞれ士ｋｘ十ａ，土ｋｘ十ａとし
て端子Ｔ，，Ｔ２へ結合せしめる。このとき、端子Ｔ３
から定電流回路１３（後述するようにカレントミラー回
路でもよい）によりｉＮ３〔Ａ〕なる一定電流値を引出
すようにしておけば、乗算器１０の出力端子Ｔ４‘３’
‘こ，。
＝−ｋ２×２十ａ２ ”
””‘５’ＩＮ３なる出力電流ｉｏ、すなわち〔Ｖ〕に
対し１次項のない対称２次関数の電流信号が得られる。
””‘５’ＩＮ３なる出力電流ｉｏ、すなわち〔Ｖ〕に
対し１次項のない対称２次関数の電流信号が得られる。
なお、第１、第２のＶ／１変換器１ １，１２はある定
数を乗じた電流信号を出力するものではよく、その定数
をｐ，ｑとおけば‘５１式は，。
数を乗じた電流信号を出力するものではよく、その定数
をｐ，ｑとおけば‘５１式は，。
ニｐｑ‐ｋを２十ａ２ ．．
・・・・【６１ＩＮ３となる。
・・・・【６１ＩＮ３となる。
ところで、第１図の機においては第１，第２のＶ／１変
換器１１，１２によって士ｋｘ＋ａ，士ｋｘ＋ａなる第
１，第２の電流信号をバランスよく取出す必要がある。
換器１１，１２によって士ｋｘ＋ａ，士ｋｘ＋ａなる第
１，第２の電流信号をバランスよく取出す必要がある。
これらのバランスが悪いと出力電流ｉｏに誤差が生じる
からである。この発明では、第１，第２のＶ／１変換器
をいずれも抵抗とカレントミラー回路で構成することに
よって、この要求を実現している。
からである。この発明では、第１，第２のＶ／１変換器
をいずれも抵抗とカレントミラー回路で構成することに
よって、この要求を実現している。
第４図はこの発明の一実施例を示したもので、第１のＶ
／１変換器１１は入力電圧信号ｘが印加される入力端子
対１，２の一方の端子１に一端が接続された第１の抵打
ロ，と、この抵抗ｒ，の他端に入力端Ｐ，．が接続され
出力端Ｐ８が１象限電流乗算器１０の第１の電流入力端
子Ｔ，に接続された第１のカレントミラー回路ＣＭ，と
から構成され、また第２のＶ／１変換器１２も同様に端
子１に一端が接続された第２の抵打ロ２と、この抵抗ら
の池端に入力端Ｐ２，が接続され出力端Ｐ２２が１象限
電流乗算器１０の第２の電流入力端子Ｔ２に接続された
第２のカレントミラー回路ＣＭ２とから構成されている
。
／１変換器１１は入力電圧信号ｘが印加される入力端子
対１，２の一方の端子１に一端が接続された第１の抵打
ロ，と、この抵抗ｒ，の他端に入力端Ｐ，．が接続され
出力端Ｐ８が１象限電流乗算器１０の第１の電流入力端
子Ｔ，に接続された第１のカレントミラー回路ＣＭ，と
から構成され、また第２のＶ／１変換器１２も同様に端
子１に一端が接続された第２の抵打ロ２と、この抵抗ら
の池端に入力端Ｐ２，が接続され出力端Ｐ２２が１象限
電流乗算器１０の第２の電流入力端子Ｔ２に接続された
第２のカレントミラー回路ＣＭ２とから構成されている
。
そして、第１，第２のカレントミラー回路ＣＭ，，ＣＭ
２の各入力機Ｐ，．，Ｐ幻の電位は、入力端子対１，２
の他方の端子２に対して、対称電位に保たれている。
２の各入力機Ｐ，．，Ｐ幻の電位は、入力端子対１，２
の他方の端子２に対して、対称電位に保たれている。
すなわちＰ，．，Ｐ２，の端子２に対する電位をＶ，，
−Ｖ２とすればＩＶ，ｌ＝ＩＶ２ｌである。今、第１，
第２の抵打ロ，，らの値を同じ記号で表わすと、これら
の抵抗ｒ，，らを流れる電流値ｉｒ，，ｉｒ２ は，ｒ
，＝−ｘ＋Ｖ， ……｛７’ｒｌ
ｌｒ２ ニＸ−（一Ｖ２）Ｘ＋Ｖ２ ……
【８１ｒ２ ｒ２となる。
−Ｖ２とすればＩＶ，ｌ＝ＩＶ２ｌである。今、第１，
第２の抵打ロ，，らの値を同じ記号で表わすと、これら
の抵抗ｒ，，らを流れる電流値ｉｒ，，ｉｒ２ は，ｒ
，＝−ｘ＋Ｖ， ……｛７’ｒｌ
ｌｒ２ ニＸ−（一Ｖ２）Ｘ＋Ｖ２ ……
【８１ｒ２ ｒ２となる。
従って、第１，第２の電流信号ｉＮ，，ＩＮ２は、第１
，第２のカレントミラー回路ＣＭ，，ＣＭ２の電流増幅
率をＱ，，Ｑ２とすると、ＩＮＩ ニニＱＩ１ｒｌ−Ｑ
，（−ｘ＋Ｖ，） ．．．・・・【９
１ｒｌＩＮＩ ニＱ２１ｒ２ −Ｑよ×十Ｖ２） ・…・・００ｒ
２となる。
，第２のカレントミラー回路ＣＭ，，ＣＭ２の電流増幅
率をＱ，，Ｑ２とすると、ＩＮＩ ニニＱＩ１ｒｌ−Ｑ
，（−ｘ＋Ｖ，） ．．．・・・【９
１ｒｌＩＮＩ ニＱ２１ｒ２ −Ｑよ×十Ｖ２） ・…・・００ｒ
２となる。
よって、‘１’，■，ＯＱ式より出力電流ｉｏはｉ。＝
点・叫（−Ｘ＋ＶＩ）・凶仇Ｖ２２・・・・・・（・・
）ｒｌ ｒ２となる。
点・叫（−Ｘ＋ＶＩ）・凶仇Ｖ２２・・・・・・（・・
）ｒｌ ｒ２となる。
ここでＩＶ，ｌ＝ＩＶ２ｌであるから、ｉ。は結局、ｉ
。
。
＝美毒害（−だ＋Ｖ字） ……（１２）となり、■
式と同様、対称２次関数となる。このような構成であれ
ば、Ｖ，と−Ｖ２とが端子２に対し対象電位に保たれて
いるため、‘７１，‘８１式のｉｎ，ｌｒ２のバランス
を常にとることができ、出力電流ｉｏの誤差を少なくす
ることができる。なお、第１，第２のカレントミラー回
路ＣＭ，，ＣＭ２は例えば、互いに相補型のトランジス
タを用いて簡単に構成することができる。
式と同様、対称２次関数となる。このような構成であれ
ば、Ｖ，と−Ｖ２とが端子２に対し対象電位に保たれて
いるため、‘７１，‘８１式のｉｎ，ｌｒ２のバランス
を常にとることができ、出力電流ｉｏの誤差を少なくす
ることができる。なお、第１，第２のカレントミラー回
路ＣＭ，，ＣＭ２は例えば、互いに相補型のトランジス
タを用いて簡単に構成することができる。
すなわち、第４図においては第１のカレントミラー回路
ＣＭ・は第１，第２のＰＮＰトランジスタＱ，．，Ｑ，
２によって構成され、Ｑ，．のコレクタおよびベースは
第１の抵抗ｒ，の池端は共通接続され、Ｑ，２のコレク
タは端子Ｔ２に接続され、Ｑ，．，Ｑ，２のェミッタは
第１の定電位点である正の電圧源十Ｖ３に接続されてい
る。また、第２のカレントミラー回路ＣＭ２は第１，第
２のＮＰＮトランジスタＱ幻，Ｑ２２によって構成され
、Ｑ２，のコレク夕およびベースは第２の抵抗らの池端
に接続され、Ｑ２２のコレクタは端子ちに接続され、Ｑ
２，，Ｑ２２のェミッタは第１の定電位点より低電位の
第２の定電位点である負の電圧源一Ｖ４に接続されてい
る。この場合、第１，第２のカレントミラー回路ＣＭ，
，ＣＭ２の電流増幅率。
ＣＭ・は第１，第２のＰＮＰトランジスタＱ，．，Ｑ，
２によって構成され、Ｑ，．のコレクタおよびベースは
第１の抵抗ｒ，の池端は共通接続され、Ｑ，２のコレク
タは端子Ｔ２に接続され、Ｑ，．，Ｑ，２のェミッタは
第１の定電位点である正の電圧源十Ｖ３に接続されてい
る。また、第２のカレントミラー回路ＣＭ２は第１，第
２のＮＰＮトランジスタＱ幻，Ｑ２２によって構成され
、Ｑ２，のコレク夕およびベースは第２の抵抗らの池端
に接続され、Ｑ２２のコレクタは端子ちに接続され、Ｑ
２，，Ｑ２２のェミッタは第１の定電位点より低電位の
第２の定電位点である負の電圧源一Ｖ４に接続されてい
る。この場合、第１，第２のカレントミラー回路ＣＭ，
，ＣＭ２の電流増幅率。
，，Ｑ２ はいずれもほぼ１となるから、出力電流ｉｏ
は｝＝ｒこ書；（−だ＋Ｖ字） ……（１３）とな
る。
は｝＝ｒこ書；（−だ＋Ｖ字） ……（１３）とな
る。
このように第１，第２のカレントミラー回路ＣＭ，，Ｃ
Ｍ２を各々ＰＮＰトランジスタ、ＮＰＮトランジスタで
構成すれば、両者の熱的なバランスを保つことによって
、（１３）式におけるその頃は温度ドリフトの影響を受
けなくなり、より一層ｏの誤差を少〈することができる
。
Ｍ２を各々ＰＮＰトランジスタ、ＮＰＮトランジスタで
構成すれば、両者の熱的なバランスを保つことによって
、（１３）式におけるその頃は温度ドリフトの影響を受
けなくなり、より一層ｏの誤差を少〈することができる
。
なお、以上の説明では入力端子対１，２間に印加される
入力電圧信号ｘに対して二乗演算を行ったが、端子１と
第１，第２の抵抗ｒ，，らの一端との間に直流分阻止用
のコンデンサＣを介在させることによって、入力電圧信
号ｘの交流成分に対してのみ二乗演算を行なうことも可
能である。
入力電圧信号ｘに対して二乗演算を行ったが、端子１と
第１，第２の抵抗ｒ，，らの一端との間に直流分阻止用
のコンデンサＣを介在させることによって、入力電圧信
号ｘの交流成分に対してのみ二乗演算を行なうことも可
能である。
この場合、第１，第２の抵抗ｒ，，らを流れる直流ｌｒ
・’ｌｒ２ は共通となり、ｌｒ，＝ｌｒ２ ＝Ｖ，−
（−Ｖ２）ｉＶ，十Ｖ凶十ｒ２ｒ・十ｒ２
・…・・（１公となる。
・’ｌｒ２ は共通となり、ｌｒ，＝ｌｒ２ ＝Ｖ，−
（−Ｖ２）ｉＶ，十Ｖ凶十ｒ２ｒ・十ｒ２
・…・・（１公となる。
従って、ｉＮ・，ＩＮ２は． Ｘ
・・・・・・（１９１ＮＩニｌｒｌ−−こ．
Ｘ ・・・・・・（ＩＱ１Ｎ２ ＝
ｌｒｌ −ｒ２となり、出力電流ｉｏは ・。
・・・・・・（１９１ＮＩニｌｒｌ−−こ．
Ｘ ・・・・・・（ＩＱ１Ｎ２ ＝
ｌｒｌ −ｒ２となり、出力電流ｉｏは ・。
＝亨（・ｎも（１ｒ・十桑） ‐‐…‐（１７）となる
。ここでｒ，＝ｒ２とすれば・。
。ここでｒ，＝ｒ２とすれば・。
＝亨｛１妻・−くさ）２｝−ゴヒ｛（こ妻２）２−み
……（１粉となって、やはり対称２次関数となる。
……（１粉となって、やはり対称２次関数となる。
第５図にこの発明をＲＭＳ検波回路に応用した例を示す
。
。
入力端子１０１にョ与えられる入力信号は、二乗演算回
路１０２および積分器１０３を通して二乗平均がとられ
る。積分器１０３は単なるＣＲ積分型のものでもよい。
積分器１０３の出力は、演算増幅器１０４・とその帰還
路に設けられた二乗演算回路１０５からなる平方器によ
って１／２案根がとちれる。これによって出力端子１０
６に入力信号のＲＭＳ（ＲｏｏｔＭｅａｎＳｑｕａｒｅ
）値が得られる。このような回路において、二乗演算回
路１０２，１０５にこの発明のアナログ二乗演算回路を
用いれば、回路全体を簡単に構成することができる。
路１０２および積分器１０３を通して二乗平均がとられ
る。積分器１０３は単なるＣＲ積分型のものでもよい。
積分器１０３の出力は、演算増幅器１０４・とその帰還
路に設けられた二乗演算回路１０５からなる平方器によ
って１／２案根がとちれる。これによって出力端子１０
６に入力信号のＲＭＳ（ＲｏｏｔＭｅａｎＳｑｕａｒｅ
）値が得られる。このような回路において、二乗演算回
路１０２，１０５にこの発明のアナログ二乗演算回路を
用いれば、回路全体を簡単に構成することができる。
以上説明したように、この発明によれば１象限鰭流乗算
器に若干の回路を付加することによって、四象限乗算器
を用いた従来の構成に比べ大幅に簡略化された経済的な
構成のアナログ二乗演算回路が得られる。
器に若干の回路を付加することによって、四象限乗算器
を用いた従来の構成に比べ大幅に簡略化された経済的な
構成のアナログ二乗演算回路が得られる。
また、この発明によるアナログ二乗演算回路は本質的に
出力の誤差が少なく、高安定、高精度な二乗演算が可能
である。
出力の誤差が少なく、高安定、高精度な二乗演算が可能
である。
第１図はこの発明に係るアナログ二乗演算回路の基本構
成を示す図、第２図は１象限電流乗算器の概念図、第３
図は１象限電流乗算器の具体的構成例を示す図、第４図
はこの発明の実施例を示す図、第５図はこの発明の応用
例としてのＲＭＳ検波回路を示す図である。 １・・・・・・入力端子、３・…・・出力端子、１０・
・・・・・１象限電流乗算器、１１…第１の電圧−電流
変換器、１２…・・・第２の電圧−電流変換器、１３・
・・・・・定電流回路、ｒ，，ｒ２……第１，第２の抵
抗、ＣＭ，，ＣＭ２・・…・第１，第２のカレントミラ
ー回路。 第５図 第１図 第２図 第３図 第４図
成を示す図、第２図は１象限電流乗算器の概念図、第３
図は１象限電流乗算器の具体的構成例を示す図、第４図
はこの発明の実施例を示す図、第５図はこの発明の応用
例としてのＲＭＳ検波回路を示す図である。 １・・・・・・入力端子、３・…・・出力端子、１０・
・・・・・１象限電流乗算器、１１…第１の電圧−電流
変換器、１２…・・・第２の電圧−電流変換器、１３・
・・・・・定電流回路、ｒ，，ｒ２……第１，第２の抵
抗、ＣＭ，，ＣＭ２・・…・第１，第２のカレントミラ
ー回路。 第５図 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １ 第１の電流入力端子に流入すると電流値と第２の電
流入力端子より流出する電流値との積に比例した電流値
を出力端子に得る１象限電流乗算器と、入力電圧信号を
直線的結合により電圧−電流変換した電流信号と正の同
一バイアス電流とを上記電流信号を互いに逆極性にして
加算した第１，第２の電流信号を得る第１，第２の電圧
−電流変換器とを備え、前記第１，第２の電流信号を前
記乗算器の第１，第２の電流入力端子に結合して、前記
乗算器の出力端子に前記入力電圧信号の対称２次関数の
出力電流信号を得るアナログ二乗演算回路であつて、前
記第１の電圧−電流変換器は前記入力電圧信号が印加さ
れる入力端子対の一方の端子に一端が接続された第１の
抵抗と、この第１の抵抗の他端に入力端が接続された出
力端が前記乗算器の第１の電流入力端子に接続された第
１のカレントミラー回路とから構成され、前記第２の電
圧−電流変換器は前記入力端子対の一方の入力端子に一
端が接続された第２の抵抗と、この第２の抵抗の他端に
入力端が接続され出力端が前記乗算器の第２の電流入力
端子に接続された第２のカレントミラー回路とから構成
され、さらに前記第１，第２のカレントミラー回路の各
入力端の電位は前記入力端対の他方の端子に対して対称
電位に保たれていることを特徴とするアナログ二乗演算
回路。 ２ 第１のカレントミラー回路は、コレクタおよびベー
スが第１の抵抗の他端に共通接続されエミツタが第１の
定電位点に接続された第１のＰＮＰトランジスタとベー
スどうしが結合されエミツタが第１の定電位点に接続さ
れコレクタが１象限電流乗算器の第１の電流入力端子に
接続された第２のＰＮＰトランジスタとから構成され、
第２のカレントミラー回路は、コレクタおよびベースが
第２の抵抗の他端に共通接続されエミツタが前記第１の
定電位点より低電位の第２の定電位点に接続された第１
のＰＮＰトランジスタと、この第１のＮＰＮトランジス
タとベースどうしが結合されエミツタが第２の定電位点
に接続されコレクタが１象限電流乗算器の第２の電流入
力端子に接続された第２のＮＰＮトランジスタとから構
成されることを特徴とする特許請求の範囲第１項記載の
アナログ二乗演算回路。 ３ 第１，第２の抵抗の一端はコンデンサを介して入力
端子対の一方の端子に接続されていることを特徴とする
特許請求の範囲第１項記載のアナログ二乗演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12975281A JPS6027061B2 (ja) | 1981-08-19 | 1981-08-19 | アナログ二乗演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12975281A JPS6027061B2 (ja) | 1981-08-19 | 1981-08-19 | アナログ二乗演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5831474A JPS5831474A (ja) | 1983-02-24 |
| JPS6027061B2 true JPS6027061B2 (ja) | 1985-06-27 |
Family
ID=15017316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12975281A Expired JPS6027061B2 (ja) | 1981-08-19 | 1981-08-19 | アナログ二乗演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027061B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0393472U (ja) * | 1990-01-16 | 1991-09-24 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6128497A (ja) * | 1984-07-20 | 1986-02-08 | Masao Kanazawa | 水中・水底への空気注入装置 |
-
1981
- 1981-08-19 JP JP12975281A patent/JPS6027061B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0393472U (ja) * | 1990-01-16 | 1991-09-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5831474A (ja) | 1983-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04506286A (ja) | 対数増幅器 | |
| US3936725A (en) | Current mirrors | |
| JPS6119170B2 (ja) | ||
| JP2995886B2 (ja) | 対数増幅回路 | |
| JPH0113644B2 (ja) | ||
| JPH03263906A (ja) | 利得可変増幅器 | |
| JPH027206B2 (ja) | ||
| US3629719A (en) | Differential amplifying system | |
| JP2000504900A (ja) | 温度補償された対数検出器 | |
| JPS626722Y2 (ja) | ||
| US5712594A (en) | Operational transconductance amplifier operable at low supply voltage | |
| JPS6027061B2 (ja) | アナログ二乗演算回路 | |
| JPS6024989B2 (ja) | アナログ二乗演算回路 | |
| US4385364A (en) | Electronic gain control circuit | |
| EP0250763B1 (en) | Differental summing amplifier for inputs having large common mode signals | |
| US6891437B2 (en) | Current amplifier structure | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JPH0462608B2 (ja) | ||
| JPH0233387Y2 (ja) | ||
| JP3258202B2 (ja) | 差動回路 | |
| JPH0546792A (ja) | 掛算回路 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPH037161B2 (ja) | ||
| JPH0229450Y2 (ja) | ||
| JPS61198065A (ja) | 整流回路 |