JPH0426208A - 乗算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はオーディオ信号処理回路等に適用して好適な乗
算回路に関する。

〔発明の概要〕

本発明は、各ベースが互いに接続され、ベース接続点に
入力電流信号ｉが供給されると共に、飽和電流の比が、 Ｎ−１：１（但し、Ｎ〉２） に設定された第１及び第２のトランジスタと、各ベース
が互いに接続されると共に、飽和電流の比が、 １：Ｎ−１ に設定された第３及び第４のトランジスタと、第１及び
第３のトランジスタの各エミッタが共通接続され、定電
流がＩｘの第１の定電流源と、第２及び第４のトランジ
スタの各エミッタが共通接続され、定電流が１．の第２
の定電流源と、各ベースが互いに接続され、ベース接続
点が第３及び第４のトランジスタのベース接続点に接続
され、飽和電流の比が、 Ｎ−１：１ に設定された第５及び第６のトランジスタと、各ベース
が互いに接続され、ベース接続点が第１及び第２のトラ
ンジスタのベース接続点に接続され、飽和電流の比が、 ４Ｎ−１ に設定された第７及び第８のトランジスタと、第５及び
第７のトランジスタの各エミッタに共通接続され、定電
流が■、の第３の定電流源と、第６及び第８のトランジ
スタの各エミッタに共通接続され、定電流がＩｙの第４
の定電流源とを有し、第６及び第７のトランジスタの各
コレクタ１を流の差として得られる出力電流信号１０が
、１゜ ｉｏ　；±　　　　　　　・　ｌ ― と成るようにしたことにより、大きな電流を流したり、
トランジスタのサイズを大にしなくても、Ｓ／Ｎを向上
することができると共に、オフセ・ノド特性を改善して
、後段との直流結合を容易にしたり、出力側にフィード
スルーを生しないようにすることができるようにしたも
のである。

〔従来の技術〕

アナログ乗算回路は、基本アナログ回路として、変復調
回路１周波数変換回路、利得制御回路、モノリシンクフ
ィルタ回路等に広く使用されている。

以下に、第４図を参照して従来のアナログ乗算回路とし
ての可変利得回路について説明する。

（７）は差動増幅回路で、そのＮＰＮ形差動トランジス
タＱ、、Ｑ、。の各エミッタが利得可変用の定電流Ｂ（
その定電流を１．とする’）　（１２）を通して負電源
−Ｂに接続され、その各コレクタがカレントミラー回路
ＣＭ、を構成する負荷としての定電流源用トランジスタ
Ｑｂ＋＋　　Ｑｉ＋を夫々通じて正電源子Ｂに接続され
る。尚、トランジスタＱ、はそのベース及びコレクタが
直結されて、ダイオード構成と成っている。

（８）は差動増幅回路で、そのＮＰＮ形差動トランジス
タＱｌｌ、Ｑ＋ｚの各エミッタが利得可変用の定電流７
ｇ（その定電流を１．とする）　（１３）を通じて負電
源−Ｂに接続され、その各コレクタがカレントミラー回
路ＣＭ、を構成する負荷としての定電ｆＬ源用トランジ
スタＱｘｚ＋Ｑｂｚを夫々通じて正電源子Ｂに接続され
る。

尚、カレントミラー回路ＣＭ、、ＣＭＺの具体構成は、
第６図に示す如くであって、定電流源用トランジスタＱ
ａ＋　＋Ｑ＊Ｚは夫々エミッタに抵抗器Ｒ，が接続され
たダイオード接続のＰＮＰ形トランジスタＱ、に相当し
、定ＴＨ，ＫＢ用トランジスタＱ　ｂｌ＋　ＱｂＺは夫
々エミッタに抵抗器Ｒ１が接続されたＰＮＰ形トランジ
スタＱ、に相当する。

（１４）は入力信号電流ｉの入力電流源で、トランジス
タＱ、、Ｑ、、の各ベースと接地との間に接続される。

そして、トランジスタＱｌｏ、Ｑｚの各へ一スは接地さ
れている。

Ｒ８は、出力信号電流１０を出力信号電圧に変換して取
り出すための抵抗器で、トランジスタＱ　＋　ｚのコレ
クタ及び接地間に接続されている。

次に、第４図の回路の動作を説明する。トランジスタＱ
、、Ｑ、。、Ｑｌｌ及びＱ１□のコレクタ電流を夫々Ｉ
ｙ、１．．Ｉｙ及び１４、それらの飽和電流を夫々■１
、トランジスタＱ、のコレクタ電圧をＶと夫々すると、
次のような式が成り立つ。

Ｉ　＋Ｉｚ＝Ｉオ　　　　　　　　　・・・・（１）Ｉ
＋　−（１−＋　ｉ）／２　　　　　　・・・・（２）
ｒｚ＝ｃｒヨーｉ〕／２　　　　　・・・・（３）ｒ、
＋ｌ、＝ｌｙ　　　　　　　　　・・・・（４）Ｉｓ　
＝　（Ｉｙ　　ｉｏ）／２　　　　　・・・・（５）１
４　＝　（Ｔｙ　＋　ｒ　−）　／　２　　　　　・・
・・（６）ｖ＝Ｖｔｊ２ｎ（Ｌ）Ｉｓ）−Ｖｔ　　ｆｎ
（Ｉｚ／Ｉｓ）　　　＋＋　−・（７）ｖ＝Ｖｔｆ！ｎ
（Ｌ／ｌ５）−Ｖｔ　ｆｎ（Ｉｉ／Ｉｓ）　　−−・−
（ｓ）尚、上式（７）及び（８）におけるＶｔは、Ｖ　
ｔ　＝ｋＴ／ｑ（ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷を示す）で、その電圧は常温で略２６ｍ
Ｖと成る。

上式（１）〜（８）より次の式（９）及び（１０）が得
られる。

ｖ　＝Ｖｔｊｌ！ｎ［（１＋ｉ／Ｉｘ）／（１−ｉ／Ｉ
ｘ）］　　　”　・・（９）ｉｏ　＝　１−Ｉｙ／Ｉ−
・・・・（１０）上式（１０）から明らかなように、出
力信号電流１０は、入力信号電流ｉに定電流源（１３）
及び（１２）の定電流Ｉｙ、１．の比（１，／１．）を
乗算したもので、この比を変化させることによって、同
じ人力信号電流ｉに対し、出力電流信号ｉｏを変化させ
ることができる。

次に第５図を参照して、上述の乗算回路におけるオフセ
ント及びノイズについて説明する。第５図は、第４図に
ついて説明した乗算回路に、オフセット電圧源及びノイ
ズ電圧源を等価的に挿入した図である。従って、第４図
と対応する部分には同一符号を付して、その重複説明は
省略する。

先ず、オフセットについて説明する。差動増幅回路（７
）及び（８）のオフセント電圧を夫々Ｖｏｒｆ２及び■
。ｆｌとして、図中にその直ｉ電圧源を等価的に示して
いる。尚、差動増幅回路（力及び（８）は互いに構成、
条件等が路間じなので差動増幅回路（８）のオフセット
■。ｔｆ３について説明することで、差動増幅回路（７
）のオフセット■。７，２の説明を兼ねるものとする。

このオフセット電圧■。ｒｔｚは、トランジスタＱ　＋
　＋及び９１２間の飽和電流の不整合によって生し、そ
の値は略ｌ〜２ｍＶである。

このとき、入力電流ｉがＯであれば差動トランジスタＱ
９のコレクタ電圧ＶもＯであるので、次のような式が成
り立つ。

Ｌ＝Ｉｙ−１，・・・・（１２） 又、このとき出力電流１２に含まれるオフセット電圧を
ｌ　ｏｆｆ３とすると次のような式か成り立つ。

・・・・（１３） ここで■。ｔｔｘ＜Ｖｔ であればｅＸｐ ｘ＝ＩＸｘな ので、 ・・・・（１４） と成る。

上式（１４）から明らかなように、■、に対する出力電
流、即ちオフセット電流１　ｏｆｆ３はオフセント電圧
■。ｆｒ３によって決まる。従って、オフセット電流１
６ｆｆ３の値を小さくするには、オフセット電圧を小さ
くしなければならない。尚、上述の差動増幅回路（７）
にオフセット電圧ＶｏｆｆＺがある場合も同様である。

次に乗算回路のノイズについて説明する。乗算回路の各
部分に発生するノイズには、トランジスタＱ、及びＱ、
。並びにＱ、及びＱｌｌのコレクタ電流のンヨソトノイ
ズ、ベース電流のンヨノトノイズ、ベースの抵抗による
熱ノイズ及び余剰ノイズ（１／ｆノイズやバーストノイ
ズ）等がある。

上述したノイズの内で最も不可避なトランジスタＱ、及
びＱ、。並びにＱ、及びＱ　Ｉｚのコレクタ電流のショ
ットノイズを夫々電圧に変換したものをｅｎ、及びｅｎ
、、並びにｅｎ＋＋及びｅｎｌｚとして図中に等価的に
交ｉｔ圧源として示し、以下これについて説明する。

単位周波数のノイズの電圧は次の式で与えられる。

ｅ　ｎ　ｑ”＝　ｅ　ｎ　、ｏ”　＝４（ｋＴ）”／（
ｑＩｘ）　　　−＝　（１５）ｅ　ｎｚ”　＝ｅ　ｎ１
Ｚｚ＝４（ｋＴ）２／（ｑＩｘ）　　−（１６）式（１
５）及び（１６）から、出力信号電流１０中のノイズＷ
ａｉ、、は次の弐０ので示すことができる。

ｉ　ｎ”　”’　ｇＩＩｚ（ｅｎｑ”＋ｅｎ＋ａ”　＋
ｅｎｚ”　＋ｅｎ＋ｚ２）＝２Ｉｙ　　−ｑ　　（１＋
　Ｉｙ　／　Ｉｘ　）　　　　＝・１１７）尚、上式０
７）におけるｇ、はトランジスタＱｌｌ及びＱ、□のト
ランスコンダクタンスである。

上式面から明らかなように、ノイズは直流電流＋ｙのＩ
ｙ２乗に比例して増え、出力電流の最大値は直流電流ｒ
ｙに比例して増えることがわかる。

従って、ダイナミックレンジは電流Ｉｙの１７２乗に比
例して広くなる。

尚、ＰＡＩＪＬ　Ｒ，ＧＲＡＹ　　（ボール・アール・
グレイ）及びＲＯＢＥＲＴ　Ｇ、ＭＥＹＥＲ（ロハート
・ジー・メヤー）の著書ｒＡＮＡＬＹｓＩｓ　ＡＮＤ　
ＤＥＳＩＧＮ　ＯＦ　ＡＮＡＬＯＧ　ＩＮＴＥＧＲＡＴ
ＥＤ　ＣＩＲＣＵＩＴＳ　Ｊ　　（アナログ集積回路の
解析及び設計）の１０．３　Ａｎａｌｏｇ　Ｍｕｌｔｉ
−Ｐｌｉｅｒｓ　Ｅｍｐｌｏｙｉｎｇｔｈｅ　Ｂｉｐｏ
ｌａｒ　Ｔｒａｎｓｉｓｔｏｒ　（バイポーラトランジ
スタを用いたアナログ乗算器）（第５６１〜５７５頁）
にギルバート乗算回路について記載されている。

〔発明が解決しようとする課題〕

ところで、上述した従来の乗算回路を、例えばオーディ
オ回路では、広いダイナミックレンジが要求される利得
制御回路及びフィルタ回路等に使用すると、上述したオ
フセットやノイズがオーディオ回路のＳ／Ｎ等を悪化さ
せる虞がある。特にフィルタ回路を集積化したモノリシ
ックフィルタ回路に上述の乗算回路を使用した場合、モ
ノリシンクフィルタ回路は積分容量を内蔵化させ、小さ
な容量で所望のカントオフ周波数を得るために、乗算回
路の乗算電流Ｉｙは微小電流と成るのでＳ／Ｎが悪い。

従ってＳ／Ｎを良くするためには、乗算電流Ｉｘ及びＴ
ｙを大とすればよいが、一方でトランジスタＱ、、Ｑ、
、並びにＱｌ＋及びＱ１□のベースの抵抗による熱ノイ
ズが大と成る。これに対して、トランジスタＱ、及びＱ
、。並びにＱｌ＋及びＱ　１２の大きさを大とすれば熱
ノイズの低減をはかることができるが、上述したモノリ
シンクフィルタ回路のようにＩＣ化することが困難とな
る。

また、出力オフセットと乗算電流Ｉｙの比がオフセット
電圧■。１，３によって一義的に定まり、この比を改善
するにはオフセット電圧■。ｆｆ３の低減以外に改善手
段がない。従って、オフセット特性を改善しないままで
使用することとなるので、この回路の後段の回路との直
流結合を容易にてきないばかりか、出力側にフィートス
ルーを生じさせてしまう。

かかる点に鑑み、本発明は、大きな電流を流したり、ト
ランジスタのサイズを大にしなくてもＳ７／Ｎを向上す
ることができると共に、オフセット特性を改善して、後
段との直流結合を容易にしたり、出力側にフィードスル
ーを生しさせないようにすることのできる乗算回路を提
案しようとするものである。

〔課題を解決するための手段〕

本発明は、各ベースが互いに接続され、ベース接続点に
入力電流信号ｉが供給されると共に、飽和電流の比が、 Ｎｔｌ：１（但し、Ｎ〉２） に設定された第１及び第２のトランジスタＱ１Ｑ２と、
各ベースが互いに接続されると共に、飽和電流の比が、 １：Ｎ−１ に設定された第３及び第４のトランジスタＱ３゜Ｑ４と
、第１及び第３のトラン−・スタＱ、、Ｑ３の各エミッ
タが共通接続され、定電流がＩｘの第１の定電流源（７
）と、第２及び第４の１−ランンスタＱ２．Ｑ、の各エ
ミッタが共通接続され、定電流がＩｘの第２の定電流源
（８）と、各ベースが互いに接続され、ベース接続点が
第３及び第４のトランジスタＱ、、Ｑ、のベース接続点
に接続され、飽和電流の比が、 Ｎ−１：１ に設定された第５及び第６のトランジスタＱ５Ｑ６と、
各ベースが互いに接続され、ベース接続点が第１及び第
２のトランジスタＱ、、Ｑ、のベース接続点に接続され
、飽和電流の比が、１：Ｎ−１ に設定された第７及び第８のトランジスタＱ、。

Ｑｌｌと、第５及び第７のトランジスタＱ、、Ｑ。

の各エミッタに共通接続され、定電流が１．の第３の定
電流源（９）と、第６及び第８のトランジスタＱ６、Ｑ
Ｂの各エミッタに共通接続され、定電流がＩｙの第４の
定電流源（１０）とを有し、第６及び第７のトランジス
タＱ、、Ｑ、の各コレクタ電流の差として得られる出力
電流信号１０が、■９ 〔作　用］ 上述せる本発明によれば、第６及び第７のトランジスタ
Ｑ、、Ｑ、の各コレクタ電流の差として得られる出力電
流１０が、 ■。

ｉｏ＝±　　　　・ｉ と成るようにする。

〔実施例〕

以下に、第１図を参照して本発明による乗算回路の一実
施例について詳細に説明しよう。第１図において、（１
）は差動トランジスタ（ＮＰＮ型）Ｑ５及びＱ７を備え
る差動増幅回路、トランジスタＱ、及びＱ、のエミッタ
は互に接続されて、利得可変用の定電流′ａ、（定電流
をＩｙとする）（９）を通じて負電源−Ｂに接続され、
トランジスタＱ。

は直接正電差量Ｂに、トランジスタＱ７はカレントミラ
ー回路ＣＭ２を構成する負荷としての定電流源用トラン
ジスタＱ１□を通して正電源ｔＢに接続されている。こ
の場合、トランジスタＱ、Ｑ。

のエミッタ面積の比は、Ｎ−１：１（但し、Ｎ〉２）で
ある。

差動増幅回路（２）は、差動トランジスタ（ＮＰＮ型）
Ｑ、及びその差動トランジスタＱ６のエミッタ面積の（
Ｎ−１）倍のエミッタ面積のエミッタを有する差動トラ
ンジスタ（ＮＰＮ型）Ｑｌｌを備え、トランジスタＱ６
及びＱ、のエミッタは互に接続され、利得可変用の定電
流ｒＸ（定電流をＩｙとする）　（１０）を通して、負
電源−Ｂと接続され、トランジスタＱ８のコレクタは直
接に正電［＋Ｂに接続され、トランジスタＱ、のコレク
タはカレントミラー回路ＣＭ２を構成する負荷としての
定電流源用トランジスタＱ　ｂ　ｚを通じて正電導子Ｂ
に接続されている。トランジスタＱ６のベースは差動増
幅回路（１）のトランジスタＱ、のベースに接続され、
トランジスタＱ、のベースは差動増幅回路（１）のトラ
ンジスタＱ、のベースに接続される。

差動増幅回路（３）は、差動トランジスタ（ＮＰＮ型）
Ｑｌ及びＱ３を備え、トランジスタＱ、及びＱ、のエミ
ッタは互に接続されて利得可変用の定電流源（定電流を
１８とする）（７）を通して、負電源−Ｂに接続され、
トランジスタＱ、のコレクタは直接圧ｔｉＥ（＋Ｂに接
続され、差動トランジスタＱ、のコレクタはカレントミ
ラー回路ＣＭ、を構成する負荷としての定電流源用トラ
ンジスタＱ。

を通し、て正ｔ＃十Ｂに接続されている。トランジスタ
Ｑ、、Ｑ、のエミッタ面積の比；よＮ−１：１である。

差動増幅回路（４）は差動トランジスタ（ＮＰＮ型）Ｑ
２及びその差動トランジスタＱ２のエミッタ面積の（Ｎ
−１）倍のエミッタ面積のエミッタを有する差動トラン
ジスタ（ＮＰＮ型）Ｑ４を備え、トランジスタＱ２及び
Ｑ４のエミッタは互に接続されて利得可変用の定電流源
（定電流を１．、とする）（８）を通じて、貫電Ｂ−Ｂ
４こ接続されている。

トランジスタＱ２のコレクタはカレントミラー回路ＣＭ
を構成する負荷とじての定電流源用トランジスタＱ　ｂ
　＋を通して正電孫子ＢＱこ接続されると共に、トラン
ジスタＱ２のコレクタが差動増幅回路（３）のトランジ
スタＱ１のベース及びトランジスタＱ２のベースに接続
される。トランジスタＱ４のコレクタは正電源＋Ｂに直
接接続される。

尚、カレントミラー回路ＣＭ、、ＣＭｚの具体構成は、
第６図に示す如くであって、定電流源用スタＱ、に相当
し、定電流源用トランジスタＱｂＱ　１２は夫々エミッ
タに抵抗器Ｒ５が接続されたＰＮＰ形トランジスタＱ、
に相当する。

（５）は入力信号電流ｉの入力電流源で、トランＳスジ
Ｑ、、Ｑ、の各ペースと接地との間に接続いれる。そし
て、トランジスタＱ、、Ｑ、の各ペースは接地されてい
る。

Ｒ，は、出力信号電流１０を出力信号電圧に招換して取
り出すための抵抗器で、トランジスタＱ、のコレクタ及
び接地間に接続されている。

次に、第１図の回路の動作を説明する。トランジスタＱ
１．Ｑｔ　　、Ｑ−、Ｑ４の各コレクタ電流を夫々１１
１．１１□、１１３．１＋ａとし、それらの飽和電流を
夫々ｒ５、トランジスタＱｔのコレクタ電圧をＶと夫々
する。ここで、第４図について説明した弐（７）を整理
し、式（２）及び（３）をこの式（７）に代入すると、
このコレクタ電圧ｖは ｖ＝Ｖｔｆｆｉｎ（１＋＋／Ｉｓ）　−Ｖｔｊ！ｎ（Ｌ
ｚ／ｌ５）＝ＶＨ！ｎ（１＋＋／Ｉ＋ｚ） ；νｔｉｎ　［（Ｉｘ＋　ｉ　）　／　（Ｉｘ　　ｉ　
）　）−Ｖｔｌｎ　Ｃ（１＋　ｉ／１ｘ）　／　（１−
Ｉ／１ｘ））・・・・（１７） 次に、第４図について説明した弐（８）を整理し、式（
３）及び（４）を二〇式（８）に代入すると、このコレ
クタ電圧Ｖは ｖ　＝Ｖｉｎ（Ｌ４／Ｉｓ＞　　−Ｖｔ　４２　ｎ　（
１＋　ｚ／Ｊｓ）＝νｔｊ２ｎ（Ｉｚ／Ｌ３） ＝Ｖｔｌｎ　Ｃ（Ｉｙ＋ｉ、）　／　＜Ｉｙ　　ｉｏ）
　）＝Ｖｔｆ！ｎ　（（１＋＋ｏ　／Ｉｙ）／（１−＋
、　／Ｉｙ））・・・・（Ｉ８） 従って、 Ｖｔｊ２ｎ［（１＋ｉ／Ｉｘ）／（１−ｉ／Ｉｘ）］　
−ｖｔ１ｎ　（（１＋ｉ。＃ｙ）／（１−ｉ。／ｌｙ）
　〕＝　＝　（１９）１−４／Ｉｘ　　　　　１−ｉｏ
　／Ｉｙ上式（２０）より、 ｉ　／　Ｉｘ　−ｉ、　／　Ｉｙ　　　　　　　”（２
１）ｉ６−１−Ｉｙ　／　Ｉｘ　　　　　　　・・・（
２２）尚、上式θω及び０９）ニ、にケルＶｔ　Ｌｔ、
Ｖｔ　＝ｋＴ／ｑ（ｋはポルツマン定数、Ｔは絶対温度
、ｑは電子の電荷を示す）で、その電圧は常温で略２６
ｍＶとなる。

上式（２２）から明らかなように、出力信号電流１０は
入力信号電流１に定電流源（１ｏ）及び（７）の定電流
Ｉｙ、Ｉｘの比（Ｉｙ／Ｉｘ）を乗算したもので、この
比を変化させることによって、同じ入力信号電流ｉに対
し、出力電流信号１０を変化させることができる。

次ムこ、第１図について説明した乗算回路にオフセット
電圧源及びノイズ電圧源を挿入した等価回路を示した第
２図を参照して説明する。

又、Ｖｏｆｆはその乗算回路のオフセット電圧の総和で
、■。ｆｆｌは例えば差動増幅回路（１）のオフセント
電圧である。

以下、このオフセット■。７，１について説明する。

このとき、入力信号電流ｉが０であれば、トランジスタ
Ｑ２とトランジスタＱ１のコレクタ・ベース間電圧■、
はＯであるから、次のように表すことができる。

・・・・（２３） ・・・・（２４） １１、− Ｉｙ へ 従って、 上式（２３）〜（２６）によって、 出力電流 １゜に含まれるオフセラ ト電流ｉ。、ｆ は次のよう に表すことができる。

・・・・（２７） 上式（２７）から、第５図について説明した式０４）と
比較すると、オフセット電流が小さいことがわかる。

次にノイズについて説明する。図中、ｅｎ＋＋〜ｅｎ＋
ｓは乗算回路の各トランジスタＱＩ−ＱＩＩのコレクタ
電流のシゴノトノイズを電圧として示し、ｅｎａはノイ
ズ電圧ｅｎｌ〜ｅｎａをまとめたもの、ｅｎ、はノイズ
電圧ｅｎｓ〜ｅｎｓをまとめたものである。単位周波数
当りのノイズ電圧は次の式で与えられる。

ｅ　ｎｌ＋２＝ｅ　ｎｚ”　＝２Ｎ　（ｋＴ）”　／（
ｑＩｘ　　（Ｎ　　１））　　　・・・・（２８）ｅ　
ｎ＋ｚ”　　＝ｅ　ｎ＋３”　＝２Ｎ　（ｋＴ）　”　
／（ｑ−１ｘ　）　　　　　　　　　・・・・（２９）
ｅｎ＋５”　＝ｅｒｚｇ２＝２Ｎ　（ｋＴ）　２／（ｑ
−Ｉｙ　　（Ｎ−１）　ｌ　　　・・・・（３０）ｅ　
ｎ１６”　＝ｅ　ｎ＋７”　＝２Ｎ　（ｋＴ）　”　／
（ｑ・　Ｉｙ）　　　　　　　　　・・・・（３１）こ
こで、 トランジスタＱ７ のベースから 出力電流１０に対するトランスコンダクタンスをｇｌと
し、出力ノイズをＬｏ＆すると、次のような弐で表すこ
とができる。

１７゜ｒ＝　＜　−）・　（ｅｎ＋＋”＋　　ｅｎ＋□
２＋ｅｎ１３”＋　　ｅｎ１４”＋　　ｅｎ１５”＋　
　ｅｎ（ｂ”ＴｅｎＩ〕２＋　　　ｅｎｄｓ”　　　）
・・・・（３２） ここでトランスコンダクタンスｇ。

は次のよう に表すことができる。

・・・・（３３） 従って、上式（３２）　、　（３３）より次式が得られ
る・・・・（３４） 従って、第５図について説明した弐〇′７）と比較して
出力ノイズ１７゜のレベルが小さいことがわかる。

次に第３図を参照して、本発明の他の実施例について説
明するも、第１図について説明した乗算回路と対応する
部分には同一符号を付して、その重複説明を省略する。

第３図の乗算回路は、第１図の乗算回路にオペアンプ（
１１）を追加し、更に、その一端が接地され、他端が差
動増幅回路（３）の差動トランジスタＱ１のベースと接
続された抵抗器Ｒ２に信号源（６）からの電圧■、を印
加した例である。オペアンプ（１１）の出力端子は差動
増幅回路（４）及び（１）の差動トランジスタＱ４及び
Ｑ５のベースに共通に接続（ｂ点とする）され、その非
反転入力端子は接地され、その反転入力端子は抵抗器Ｒ
２及び電ｉｆ！！　（６）を通じて接地されている。従
って、抵抗器　Ｒ，に電圧■。

を印加すると、電流ｉの値は、その印加電圧■。

と抵抗器Ｒ２の抵抗値によって決まる。又、図中すで示
す部分には第１図について説明した乗算回路の同じ部分
、即ち、トランジスタＱ４及び９５間に発生する電圧と
逆相の電圧が発生し、更に差動増幅回路（４）の差動ト
ランジスタＱ２のコレクタ及び差動増幅回路（３）の差
動トランジスタＱ、のベース間の電圧は接地電位に保た
れる。従って、利得の誤差や、出力の非線形状態が発生
しない。尚、差動増幅回路（１）及び（２）の差動トラ
ンジスタＱ７及びＱａのベースは接地されていても良い
。又、上述の実施例及び他の実施例において、更にそれ
らの乗算回路の変形例として、例えば差動増幅回路（３
）及び（４）の差動トランジスタＱ１及びＱ４のコレク
タを差動トランジスタＱ２及びＱ３のコレクタに接続し
たり、差動増幅回路（１）及び（２）の差動トランジス
タＱ、及びＱ３のコレクタを差動トランジスタＱ６及び
Ｑ、のコレクタに夫々接続しても良い。

上述の実施例から明らかなように、上述の乗算回路では
オフセット特性が改善され、上述の乗算回路から他の回
路への直流結合が容易と成り、又、制御信号のフィード
スルーが小さくなる。

（発明の効果］ 上述せる本発明ニこよれば、各ベースが互いに接続され
、ベース接続点に入力電流信号ｉが供給されると共に、
飽和電流の比が、 Ｎ−１：１（但し、Ｎ〉２） に設定された第１及び第２のトランジスタと、各ベース
が互いに接続されると共に、飽和電流の比が、 １：Ｎ−１ に設定された第３及び第４のトランジスタと、第１及び
第３のトランジスタの各エミッタが共通接続され１．定
電流がＩＸの第１の定電流源と、第２及び第４のトラン
ジスタの各エミッタが共通接続され、定電流が１．の第
２の定電流源と、各へ一スが互いに接続され、ベース接
続点が第３及び第４のトランジスタのベース接続点に接
続され、飽和電流の比が、 Ｎ−１：１ に設定された第５及び第６のトランジスタと、各ベース
が互いに接続され、ベース接続点が第１及び第２のトラ
ンジスタのベース接続点に接続され、飽和電流の比が、 １：Ｎ−１ に設定された第７及び第８のトランジスタと、第５及び
第７のトランジスタの各エミッタに共通接続され、定電
流がＩｙの第３の定電流源と、第６及び第８のトランジ
スタの各エミッタに共通接続され、定電流がＩｙの第４
の定電流源とを有し、第６及び第７のトランジスタの各
コレクタ電流の差として得られる出力電流信号１０が、
Ｉア ＩＯ０±　　　　°ｌ ＩＸ と成るようにしたので、大きな電流を流したり、トラン
ジスタのサイズを大にしなくとも、Ｓ／Ｎを向上するこ
とができると共に、オフセット特性を改善し、後段との
直流結合を容易己こしたり、出力側にフィードスルーを
生しないようにすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図はその
実施例の等化回路を示す図、第３図は他の実施例を示す
回路図、第４図は従来の例を示す回路図、第５Ｖはその
従来の例の等化回路を示す図、第６図はカレントミラー
回路を示す回路図である。 （１）、　（２）、　（３）及び（４）は差動増幅回路
、（５）は定電流回路、（６）は信号源、（７Ｌ　（８
）、（９）及び（１０）は定電流源、（１］）はオペア
ンプである。

Claims (1)

1. 【特許請求の範囲】 各ベースが互いに接続され、該ベース接続点に入力電流
   信号ｉが供給されると共に、飽和電流の比が、 Ｎ−１：１（但し、Ｎ＞２） に設定された第１及び第２のトランジスタと、各ベース
   が互いに接続されると共に、飽和電流の比が、 １：Ｎ−１ に設定された第３及び第４のトランジスタと、上記第１
   及び第３のトランジスタの各エミッタが共通接続され、
   定電流がＩ＿ｘの第１の定電流源と、 上記第２及び第４のトランジスタの各エミッタが共通接
   続され、定電流がＩ＿ｘの第２の定電流源と、 各ベースが互いに接続され、該ベース接続点が上記第３
   及び第４のトランジスタのベース接続点に接続され、飽
   和電流の比が、 Ｎ−１：１ に設定された第５及び第６のトランジスタと、各ベース
   が互いに接続され、該ベース接続点が上記第１及び第２
   のトランジスタのベース接続点に接続され、飽和電流の
   比が、 １：Ｎ−１ に設定された第７及び第８のトランジスタと、上記第５
   及び第７のトランジスタの各エミッタに共通接続され、
   定電流がＩ＿ｙの第３の定電流源と、 上記第６及び第８のトランジスタの各エミッタに共通接
   続され、定電流がＩ＿ｙの第４の定電流源とを有し、 上記第６及び第７のトランジスタの各コレクタ電流の差
   として得られる出力電流信号ｉ＿ｏが、ｉ＿ｏ＝±（Ｉ
   ＿ｙ）／（Ｉ＿ｘ）・ｉ と成るようにしたことを特徴とする乗算回路。