JPH1185567A - Ｃｐｕ暴走防止装置 - Google Patents
Ｃｐｕ暴走防止装置Info
- Publication number
- JPH1185567A JPH1185567A JP9238522A JP23852297A JPH1185567A JP H1185567 A JPH1185567 A JP H1185567A JP 9238522 A JP9238522 A JP 9238522A JP 23852297 A JP23852297 A JP 23852297A JP H1185567 A JPH1185567 A JP H1185567A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- time
- clock signal
- circuit
- run away
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ウォッチドッグタイマ回路が検出できないＣ
ＰＵの暴走検出を可能にし、またウォッチドッグタイマ
回路が停止していてもＣＰＵの暴走検出を可能にすると
ともに、ＣＰＵによる交信応答の直後に発生するその暴
走に対して迅速な初期化を可能にする。 【解決手段】 本ＥＣＵが送出する送信データを取り込
む送信データ取込部１５１と、取り込まれた送信データ
から同期用のクロック信号を抽出するクロック信号抽出
部１５２と、クロック信号がＨとなる毎に、この時点か
らの経過時間の計測を開始し、クロック信号がＬとなる
毎に、実行している経過時間の計測を終了するととも
に、計測中の経過時間が所定時間以上になるときにＣＰ
Ｕの暴走を検出してリセットパルスを送出する暴走検出
部１５３とを備えた。
ＰＵの暴走検出を可能にし、またウォッチドッグタイマ
回路が停止していてもＣＰＵの暴走検出を可能にすると
ともに、ＣＰＵによる交信応答の直後に発生するその暴
走に対して迅速な初期化を可能にする。 【解決手段】 本ＥＣＵが送出する送信データを取り込
む送信データ取込部１５１と、取り込まれた送信データ
から同期用のクロック信号を抽出するクロック信号抽出
部１５２と、クロック信号がＨとなる毎に、この時点か
らの経過時間の計測を開始し、クロック信号がＬとなる
毎に、実行している経過時間の計測を終了するととも
に、計測中の経過時間が所定時間以上になるときにＣＰ
Ｕの暴走を検出してリセットパルスを送出する暴走検出
部１５３とを備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、多重通信システ
ム、特に車載多重通信システムにおける多重通信装置に
接続されたＣＰＵ (Central Processing Unit)の暴走を
防止するＣＰＵ暴走防止装置に関するものである。
ム、特に車載多重通信システムにおける多重通信装置に
接続されたＣＰＵ (Central Processing Unit)の暴走を
防止するＣＰＵ暴走防止装置に関するものである。
【０００２】
【従来技術】従来、通信装置を介して通信回線に接続さ
れるＣＰＵの暴走を防止するための種々のＣＰＵ暴走防
止装置（リセット回路）が提案されている。
れるＣＰＵの暴走を防止するための種々のＣＰＵ暴走防
止装置（リセット回路）が提案されている。
【０００３】図５は、通信回線に接続されたＣＰＵ応用
電子機器の概略ブロック図である。このＣＰＵ応用電子
機器は、ＣＰＵ１０１、モデム等の通信装置１０２、電
源オン時にリセットパルスを送出する電源オンリセット
回路１０３、ＣＰＵ１０１の暴走検出時にリセットパル
スを送出するウォッチドッグタイマ回路１０４及びＯＲ
回路１０５を有している。
電子機器の概略ブロック図である。このＣＰＵ応用電子
機器は、ＣＰＵ１０１、モデム等の通信装置１０２、電
源オン時にリセットパルスを送出する電源オンリセット
回路１０３、ＣＰＵ１０１の暴走検出時にリセットパル
スを送出するウォッチドッグタイマ回路１０４及びＯＲ
回路１０５を有している。
【０００４】ＣＰＵ１０１は、電源オンリセット回路１
０３及びウォッチドッグタイマ回路１０４の少なくとも
一方がリセットパルスを送出したときに、ＯＲ回路１０
５を介してリセット端子ＲＳにリセット信号が付与さ
れ、初期化されるようになっている。
０３及びウォッチドッグタイマ回路１０４の少なくとも
一方がリセットパルスを送出したときに、ＯＲ回路１０
５を介してリセット端子ＲＳにリセット信号が付与さ
れ、初期化されるようになっている。
【０００５】ＣＰＵ１０１の暴走検出について説明する
と、ＣＰＵ１０１は、タイマ割込等のプログラムを実行
することで、一定時間毎にウォッチドッグパルスをウォ
ッチドッグタイマ回路１０４に送出するようになってい
る。
と、ＣＰＵ１０１は、タイマ割込等のプログラムを実行
することで、一定時間毎にウォッチドッグパルスをウォ
ッチドッグタイマ回路１０４に送出するようになってい
る。
【０００６】一方、ウォッチドッグタイマ回路１０４
は、ＣＰＵ１０１からウォッチドッグパルスを受けた時
点からの経過時間を監視し、この経過時間が所定時間以
上になると、ＣＰＵ１０１に向けてリセットパルスを送
出するように構成されている。なお、監視中の経過時間
は、ＣＰＵ１０１からウォッチドッグパルスを受ける度
に初期化されるようになっている。このように、監視中
の経過時間が所定時間以上になるときに、ＣＰＵ１０１
の暴走を検出するようにしている。
は、ＣＰＵ１０１からウォッチドッグパルスを受けた時
点からの経過時間を監視し、この経過時間が所定時間以
上になると、ＣＰＵ１０１に向けてリセットパルスを送
出するように構成されている。なお、監視中の経過時間
は、ＣＰＵ１０１からウォッチドッグパルスを受ける度
に初期化されるようになっている。このように、監視中
の経過時間が所定時間以上になるときに、ＣＰＵ１０１
の暴走を検出するようにしている。
【０００７】また、特開平４−２７８６１７号公報に
は、通信回線からの着信信号に対するＣＰＵの応答を監
視するようにして、所定時間内にその応答がなされない
場合にＣＰＵを初期化する方法が開示されている。
は、通信回線からの着信信号に対するＣＰＵの応答を監
視するようにして、所定時間内にその応答がなされない
場合にＣＰＵを初期化する方法が開示されている。
【０００８】
【発明が解決しようとする課題】しかしながら、図５に
示されるＣＰＵ応用電子機器では、ＣＰＵ１０１に何ら
かの異常が発生していても、ウォッチドッグタイマ回路
１０４にウォッチドッグパルスが送出されていれば（メ
インルーチンが正常に機能せず、一定時間毎にウォッチ
ドッグパルスを送出させるタイマ割込処理だけが機能し
ているような場合等）、ＣＰＵ１０１の異常を検出する
ことができなかった。
示されるＣＰＵ応用電子機器では、ＣＰＵ１０１に何ら
かの異常が発生していても、ウォッチドッグタイマ回路
１０４にウォッチドッグパルスが送出されていれば（メ
インルーチンが正常に機能せず、一定時間毎にウォッチ
ドッグパルスを送出させるタイマ割込処理だけが機能し
ているような場合等）、ＣＰＵ１０１の異常を検出する
ことができなかった。
【０００９】また、図５に示されるＣＰＵ暴走防止装置
を車載多重通信システム（ワイヤハーネスの簡略化と軽
量化を図るとともに、センサ等の共用を目的とし、一本
の信号線によって各種信号を伝送しようとするもの）に
適用する場合、暗電流対策等のためにウォッチドッグタ
イマ回路１０４の動作を一時停止させるときがある。こ
の場合、ＣＰＵ１０１は、暴走してもウォッチドッグタ
イマ回路１０４により初期化されないという問題があっ
た。
を車載多重通信システム（ワイヤハーネスの簡略化と軽
量化を図るとともに、センサ等の共用を目的とし、一本
の信号線によって各種信号を伝送しようとするもの）に
適用する場合、暗電流対策等のためにウォッチドッグタ
イマ回路１０４の動作を一時停止させるときがある。こ
の場合、ＣＰＵ１０１は、暴走してもウォッチドッグタ
イマ回路１０４により初期化されないという問題があっ
た。
【００１０】更に、特開平４−２７８６１７号公報記載
の方法では、応答直後にＣＰＵが暴走した場合、交信先
から着信信号が再度送信されない限りＣＰＵを初期化す
ることができず、また着信信号が再度送信される場合で
も、応答直後の暴走に対し、瞬時にＣＰＵを初期化する
ことができず、特にＣＰＵの暴走に対して迅速な初期化
が要求される車載多重通信システムでは大きな問題であ
った。
の方法では、応答直後にＣＰＵが暴走した場合、交信先
から着信信号が再度送信されない限りＣＰＵを初期化す
ることができず、また着信信号が再度送信される場合で
も、応答直後の暴走に対し、瞬時にＣＰＵを初期化する
ことができず、特にＣＰＵの暴走に対して迅速な初期化
が要求される車載多重通信システムでは大きな問題であ
った。
【００１１】本発明は、上記事情に鑑みてなされたもの
で、ウォッチドッグタイマ回路が検出できないＣＰＵの
暴走検出を可能にし、またウォッチドッグタイマ回路が
停止していてもＣＰＵの暴走検出を可能にするととも
に、ＣＰＵによる交信応答の直後に発生するその暴走に
対して迅速な初期化を可能にするＣＰＵ暴走防止装置を
提供することを目的とする。
で、ウォッチドッグタイマ回路が検出できないＣＰＵの
暴走検出を可能にし、またウォッチドッグタイマ回路が
停止していてもＣＰＵの暴走検出を可能にするととも
に、ＣＰＵによる交信応答の直後に発生するその暴走に
対して迅速な初期化を可能にするＣＰＵ暴走防止装置を
提供することを目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
の本発明は、多重通信システムの通信網に接続された多
重通信装置により行われる多重通信の異常状態を検出す
る検出手段と、前記異常状態が検出された場合に、前記
多重通信装置に接続されたＣＰＵを初期化するリセット
手段とを備えたものである。
の本発明は、多重通信システムの通信網に接続された多
重通信装置により行われる多重通信の異常状態を検出す
る検出手段と、前記異常状態が検出された場合に、前記
多重通信装置に接続されたＣＰＵを初期化するリセット
手段とを備えたものである。
【００１３】この構成では、多重通信の異常状態、例え
ば変化すべき信号レベルが変化しなくなった状態が検出
されるようになり、ウォッチドッグタイマ回路の動作に
拘わらず、ＣＰＵが初期化されるようになり、またＣＰ
Ｕによる交信応答の直後に発生するその暴走に対して迅
速な初期化が実行されるようになる。
ば変化すべき信号レベルが変化しなくなった状態が検出
されるようになり、ウォッチドッグタイマ回路の動作に
拘わらず、ＣＰＵが初期化されるようになり、またＣＰ
Ｕによる交信応答の直後に発生するその暴走に対して迅
速な初期化が実行されるようになる。
【００１４】なお、前記検出手段は、前記多重通信の信
号パルスの変化を監視して、該信号パルスが所定時間以
上変化しない場合に、前記異常状態を検出するものでも
よい。この構成によれば、ＣＰＵの暴走で例えば送信デ
ータの信号パルスが変化しなくなる場合、所定時間でそ
の暴走が検出されるようになる。
号パルスの変化を監視して、該信号パルスが所定時間以
上変化しない場合に、前記異常状態を検出するものでも
よい。この構成によれば、ＣＰＵの暴走で例えば送信デ
ータの信号パルスが変化しなくなる場合、所定時間でそ
の暴走が検出されるようになる。
【００１５】また、前記検出手段は、前記多重通信の信
号パルスが送信状態でホールドした場合に、前記異常状
態を検出するものでもよい。この構成によれば、送信時
に発生するＣＰＵの暴走が瞬時に検出されるようにな
る。
号パルスが送信状態でホールドした場合に、前記異常状
態を検出するものでもよい。この構成によれば、送信時
に発生するＣＰＵの暴走が瞬時に検出されるようにな
る。
【００１６】
【発明の実施の形態】図１は、本発明が適用される、車
載多重通信システムにおけるＥＣＵ (Electronic Contr
ol Uint)の概略ブロック図である。本ＥＣＵは、ＣＰＵ
１１、通信回路１２、電源オンリセット回路１３、ウォ
ッチドッグタイマ回路１４、計測回路１５及び遅延ＯＲ
回路１６を有し、車載多重通信システムの通信網（ＳＭ
Ｎ： Single-wire Multiplex Network）に接続された図
外のＥＣＵと多重通信可能に構成されている。なお、本
ＥＣＵは、ＣＰＵ１１とＳＭＮに接続された通信回路１
２とを有するものであればよく、例えば、車両の各ドア
に取り付けられ、ドアロック・アンロック制御及びパワ
ーウインド制御等を行うものが挙げられる。
載多重通信システムにおけるＥＣＵ (Electronic Contr
ol Uint)の概略ブロック図である。本ＥＣＵは、ＣＰＵ
１１、通信回路１２、電源オンリセット回路１３、ウォ
ッチドッグタイマ回路１４、計測回路１５及び遅延ＯＲ
回路１６を有し、車載多重通信システムの通信網（ＳＭ
Ｎ： Single-wire Multiplex Network）に接続された図
外のＥＣＵと多重通信可能に構成されている。なお、本
ＥＣＵは、ＣＰＵ１１とＳＭＮに接続された通信回路１
２とを有するものであればよく、例えば、車両の各ドア
に取り付けられ、ドアロック・アンロック制御及びパワ
ーウインド制御等を行うものが挙げられる。
【００１７】ＣＰＵ１１は、本ＥＣＵ全般の制御を行う
もので、例えば、通信回路１２を介して、ＳＭＮに接続
された図外のＥＣＵと通信データを送受信したり、タイ
マ割込等のプログラムを実行することで、一定時間毎に
ウォッチドッグパルスをウォッチドッグタイマ回路１４
に送出したりする。なお、ＣＰＵ１１は、自己のリセッ
ト端子ＲＳにリセット信号が付与されると、自己を初期
化するようになっている。
もので、例えば、通信回路１２を介して、ＳＭＮに接続
された図外のＥＣＵと通信データを送受信したり、タイ
マ割込等のプログラムを実行することで、一定時間毎に
ウォッチドッグパルスをウォッチドッグタイマ回路１４
に送出したりする。なお、ＣＰＵ１１は、自己のリセッ
ト端子ＲＳにリセット信号が付与されると、自己を初期
化するようになっている。
【００１８】通信回路１２は、ＣＰＵ１１からの送信デ
ータを多重化してＳＭＮ上に送出するマルチプレクサ１
２１と、ＳＭＮからの多重化信号を受信し、本ＥＣＵ宛
の通信データを取り出してＣＰＵ１１に渡すデマルチプ
レクサ１２２とによって構成され、ＳＭＮを介して他の
ＥＣＵと多重通信を行うものである。なお、本実施形態
の通信アクセス方式は、各ノード（ＥＣＵ）がＳＭＮの
空き状態（送受信が行われていない状態）を監視し、空
き状態であれば通信可能となるＣＳＭＡ／ＣＤ(Carrier
Sense Multiple Access with Collision Detection)方
式でもよく、いわゆるトークンと呼ばれる送信権コード
を得たノードのみが次の送信の権利を持つトークンパッ
シブ方式でもよく、或いは各ノードが送信するデータ長
を固定長とし、１フレームを時間毎に分割して各々を各
ノードに割り当てるＴＤＭＡ (Time Division Multiple
Access)方式等でもよい。要するに、本ＥＣＵが自己の
送信データを取り出し得る方式であればよい。
ータを多重化してＳＭＮ上に送出するマルチプレクサ１
２１と、ＳＭＮからの多重化信号を受信し、本ＥＣＵ宛
の通信データを取り出してＣＰＵ１１に渡すデマルチプ
レクサ１２２とによって構成され、ＳＭＮを介して他の
ＥＣＵと多重通信を行うものである。なお、本実施形態
の通信アクセス方式は、各ノード（ＥＣＵ）がＳＭＮの
空き状態（送受信が行われていない状態）を監視し、空
き状態であれば通信可能となるＣＳＭＡ／ＣＤ(Carrier
Sense Multiple Access with Collision Detection)方
式でもよく、いわゆるトークンと呼ばれる送信権コード
を得たノードのみが次の送信の権利を持つトークンパッ
シブ方式でもよく、或いは各ノードが送信するデータ長
を固定長とし、１フレームを時間毎に分割して各々を各
ノードに割り当てるＴＤＭＡ (Time Division Multiple
Access)方式等でもよい。要するに、本ＥＣＵが自己の
送信データを取り出し得る方式であればよい。
【００１９】電源オンリセット回路１３は、電源オン時
にリセットパルスを送出するものである。
にリセットパルスを送出するものである。
【００２０】ウォッチドッグタイマ回路１４は、ＣＰＵ
１１からウォッチドッグパルスを受けた時点からの経過
時間を監視し、この経過時間が所定時間以上になると、
ＣＰＵ１１に向けてリセットパルスを送出するものであ
る。なお、監視中の経過時間は、ＣＰＵ１１からウォッ
チドッグパルスを受ける度に初期化されるようになって
いる。
１１からウォッチドッグパルスを受けた時点からの経過
時間を監視し、この経過時間が所定時間以上になると、
ＣＰＵ１１に向けてリセットパルスを送出するものであ
る。なお、監視中の経過時間は、ＣＰＵ１１からウォッ
チドッグパルスを受ける度に初期化されるようになって
いる。
【００２１】図２は、計測回路（タイマ回路）１５のブ
ロック図で、図３は、送信途中でＣＰＵ１１が暴走した
場合の計測回路１５の動作を示すタイムチャートであ
る。但し、説明の便宜上、通信アクセス方式はＣＳＭＡ
／ＣＤ方式であるとする。まず、計測回路１５による暴
走検出の原理について説明する。マルチプレクサ１２１
がＳＭＮ上に送出するＣＰＵ１１からの送信データに
は、ハイ（Ｈ）とロー（Ｌ）のレベルの信号で示される
種々の制御用情報が含まれている。この送信時に信号レ
ベルが途中でホールドするような場合、ＣＰＵ１１の暴
走が原因であると考えられることから、信号レベルのホ
ールド状態を検出するようにすれば、ＣＰＵ１１の暴走
検出が可能となる。
ロック図で、図３は、送信途中でＣＰＵ１１が暴走した
場合の計測回路１５の動作を示すタイムチャートであ
る。但し、説明の便宜上、通信アクセス方式はＣＳＭＡ
／ＣＤ方式であるとする。まず、計測回路１５による暴
走検出の原理について説明する。マルチプレクサ１２１
がＳＭＮ上に送出するＣＰＵ１１からの送信データに
は、ハイ（Ｈ）とロー（Ｌ）のレベルの信号で示される
種々の制御用情報が含まれている。この送信時に信号レ
ベルが途中でホールドするような場合、ＣＰＵ１１の暴
走が原因であると考えられることから、信号レベルのホ
ールド状態を検出するようにすれば、ＣＰＵ１１の暴走
検出が可能となる。
【００２２】そこで、本実施形態では、送信データ取込
部１５１、クロック信号抽出部１５２及び暴走検出部１
５３により計測回路１５を構成するようにしている。
部１５１、クロック信号抽出部１５２及び暴走検出部１
５３により計測回路１５を構成するようにしている。
【００２３】送信データ取込部１５１は、ＳＭＮからの
多重化信号（図３参照）を受信して本ＥＣＵが送出する
送信データを取り込むものである。なお、送信データ取
込部１５１は、ＳＭＮからではなく、マルチプレクサ１
２１又はデマルチプレクサ１２２から送信データを取り
込むようにしてもよい。
多重化信号（図３参照）を受信して本ＥＣＵが送出する
送信データを取り込むものである。なお、送信データ取
込部１５１は、ＳＭＮからではなく、マルチプレクサ１
２１又はデマルチプレクサ１２２から送信データを取り
込むようにしてもよい。
【００２４】クロック信号抽出部１５２は、取り込まれ
た送信データから同期用のクロック信号（図３参照）を
抽出するものである。
た送信データから同期用のクロック信号（図３参照）を
抽出するものである。
【００２５】暴走検出部１５３は、クロック信号がＨと
なる毎に、この時点からの経過時間の計測を開始し、ク
ロック信号がＬとなる毎に、実行している経過時間の計
測を終了するとともに、計測中の経過時間が所定時間以
上になるときにＣＰＵの暴走を検出してリセットパルス
を送出するものである。これにより、例えばクロック信
号がＨ状態のときにＣＰＵ１１が暴走して、クロック信
号がＨ状態でホールドしたとしても、Ｈとなった時点か
らの経過時間が所定時間（図３の例では正常時の時間幅
の２倍）以上になると、計測回路１５からＣＰＵ１１に
向けてリセットパルスが送出されるので、ＣＰＵ１１
は、瞬時にリセットされ、上記ホールド状態から脱出す
ることとなる。
なる毎に、この時点からの経過時間の計測を開始し、ク
ロック信号がＬとなる毎に、実行している経過時間の計
測を終了するとともに、計測中の経過時間が所定時間以
上になるときにＣＰＵの暴走を検出してリセットパルス
を送出するものである。これにより、例えばクロック信
号がＨ状態のときにＣＰＵ１１が暴走して、クロック信
号がＨ状態でホールドしたとしても、Ｈとなった時点か
らの経過時間が所定時間（図３の例では正常時の時間幅
の２倍）以上になると、計測回路１５からＣＰＵ１１に
向けてリセットパルスが送出されるので、ＣＰＵ１１
は、瞬時にリセットされ、上記ホールド状態から脱出す
ることとなる。
【００２６】遅延ＯＲ回路１６は、電源オンリセット回
路１３、ウォッチドッグタイマ回路１４及び計測回路１
５の少なくとも１つからリセットパルスが送られてくる
と、ＣＰＵ１１のリセット端子ＲＳにリセット信号を送
出するものである。
路１３、ウォッチドッグタイマ回路１４及び計測回路１
５の少なくとも１つからリセットパルスが送られてくる
と、ＣＰＵ１１のリセット端子ＲＳにリセット信号を送
出するものである。
【００２７】次に、本ＥＣＵの動作について説明する。
図４は、本ＥＣＵ各部の動作例を示すタイムチャートで
ある。但し、説明の便宜上、通信アクセス方式は、ＣＳ
ＭＡ／ＣＤ方式であるとする。受信時、ＳＭＮからの多
重化信号は、デマルチプレクサ１２２で受信され、本Ｅ
ＣＵ宛の通信データが取り出される。この取り出された
通信データは、クロック信号に従ってＣＰＵ１１に読み
込まれる。ここで、図４の左半分のタイムチャート例で
は、交信先の図外のＥＣＵは正常に動作しており、また
本ＥＣＵも正常に動作しているので、受信動作は正常に
終了する。なお、通信データの読み込み時に使用される
クロック信号は、デマルチプレクサ１２２で抽出される
ようにしてもよく、或いは計測回路１５で抽出されるよ
うにしてもよい。
図４は、本ＥＣＵ各部の動作例を示すタイムチャートで
ある。但し、説明の便宜上、通信アクセス方式は、ＣＳ
ＭＡ／ＣＤ方式であるとする。受信時、ＳＭＮからの多
重化信号は、デマルチプレクサ１２２で受信され、本Ｅ
ＣＵ宛の通信データが取り出される。この取り出された
通信データは、クロック信号に従ってＣＰＵ１１に読み
込まれる。ここで、図４の左半分のタイムチャート例で
は、交信先の図外のＥＣＵは正常に動作しており、また
本ＥＣＵも正常に動作しているので、受信動作は正常に
終了する。なお、通信データの読み込み時に使用される
クロック信号は、デマルチプレクサ１２２で抽出される
ようにしてもよく、或いは計測回路１５で抽出されるよ
うにしてもよい。
【００２８】一方、送信時、ＣＰＵ１１からの送信デー
タは、マルチプレクサ１２１で多重化されてＳＭＮ上に
送信される。この送信された多重化信号は、計測回路１
５で取り込まれ、クロック信号が抽出される。
タは、マルチプレクサ１２１で多重化されてＳＭＮ上に
送信される。この送信された多重化信号は、計測回路１
５で取り込まれ、クロック信号が抽出される。
【００２９】次いで、クロック信号がＨになった時点か
らの経過時間が計測され、この経過時間は所定時間と比
較される。経過時間が所定時間以上になれば、ＣＰＵ１
１が暴走したとしてリセットパルスが送出され、ＣＰＵ
１１は初期化される。一方、経過時間が所定時間未満で
あれば、クロック信号がＬになった時点で実行中の経過
時間の計測は終了する。これら計測、ＣＰＵ１１の暴走
検出及び計測終了の動作は、計測回路１５でクロック信
号が抽出されている間繰り返される。
らの経過時間が計測され、この経過時間は所定時間と比
較される。経過時間が所定時間以上になれば、ＣＰＵ１
１が暴走したとしてリセットパルスが送出され、ＣＰＵ
１１は初期化される。一方、経過時間が所定時間未満で
あれば、クロック信号がＬになった時点で実行中の経過
時間の計測は終了する。これら計測、ＣＰＵ１１の暴走
検出及び計測終了の動作は、計測回路１５でクロック信
号が抽出されている間繰り返される。
【００３０】ここで、図４の右半分のタイムチャート例
では、クロック信号は、終端部でＨ状態にホールドす
る。このホールド開始時点からの経過時間が所定時間以
上になった時点で、計測回路１５からリセットパルスが
送出され、これを受けた遅延ＯＲ回路１６がリセット信
号をＣＰＵ１１のリセット端子ＲＳに出力する。これに
より、ＣＰＵ１１は初期化され、瞬時に正常な状態に復
帰する（ＳＭＮからの信号はＬになり、クロック信号の
ホールド状態も解消され、またＣＰＵ１１からウォッチ
ドッグタイマ回路１４へのウォッチドッグパルスの送出
も再開される。）。
では、クロック信号は、終端部でＨ状態にホールドす
る。このホールド開始時点からの経過時間が所定時間以
上になった時点で、計測回路１５からリセットパルスが
送出され、これを受けた遅延ＯＲ回路１６がリセット信
号をＣＰＵ１１のリセット端子ＲＳに出力する。これに
より、ＣＰＵ１１は初期化され、瞬時に正常な状態に復
帰する（ＳＭＮからの信号はＬになり、クロック信号の
ホールド状態も解消され、またＣＰＵ１１からウォッチ
ドッグタイマ回路１４へのウォッチドッグパルスの送出
も再開される。）。
【００３１】なお、本実施形態では、計測回路１５は、
クロック信号を監視するようになっているが、これに限
らず、取り込んだ送信データ中の信号レベルそのものを
監視するものでもよい。この場合、計測回路１５は、送
信データの信号レベルがＨになった時点からの経過時間
が、予め設定された正常動作時のＨの最長時間幅を超え
たときにリセットパルスを送出するようにすればよい。
クロック信号を監視するようになっているが、これに限
らず、取り込んだ送信データ中の信号レベルそのものを
監視するものでもよい。この場合、計測回路１５は、送
信データの信号レベルがＨになった時点からの経過時間
が、予め設定された正常動作時のＨの最長時間幅を超え
たときにリセットパルスを送出するようにすればよい。
【００３２】また、本実施形態では、本ＥＣＵが有する
ＣＰＵを初期化するようにしたが、受信データから抽出
されるクロック信号がＨ状態でホールドした場合、受信
データを送信した交信先（他のＥＣＵ）のＣＰＵが暴走
したと考えられることから、多重化通信でリセット信号
を交信先に送信するようにしてもよい。この場合、交信
先のデマルチプレクサは、ＣＰＵの動作に拘わらず、多
重化信号からリセット信号が取り出された場合、そのリ
セット信号をＣＰＵのリセット端子に出力するように構
成される必要がある。
ＣＰＵを初期化するようにしたが、受信データから抽出
されるクロック信号がＨ状態でホールドした場合、受信
データを送信した交信先（他のＥＣＵ）のＣＰＵが暴走
したと考えられることから、多重化通信でリセット信号
を交信先に送信するようにしてもよい。この場合、交信
先のデマルチプレクサは、ＣＰＵの動作に拘わらず、多
重化信号からリセット信号が取り出された場合、そのリ
セット信号をＣＰＵのリセット端子に出力するように構
成される必要がある。
【００３３】
【発明の効果】以上のことから明らかなように、請求項
１記載の発明によれば、ウォッチドッグタイマ回路が検
出できないＣＰＵの暴走検出が可能になり、またウォッ
チドッグタイマ回路が停止していてもＣＰＵの暴走検出
が可能になるとともに、ＣＰＵによる交信応答の直後に
発生するその暴走に対して迅速な初期化が可能になる。
１記載の発明によれば、ウォッチドッグタイマ回路が検
出できないＣＰＵの暴走検出が可能になり、またウォッ
チドッグタイマ回路が停止していてもＣＰＵの暴走検出
が可能になるとともに、ＣＰＵによる交信応答の直後に
発生するその暴走に対して迅速な初期化が可能になる。
【００３４】請求項２記載の発明によれば、ＣＰＵの暴
走で例えば送信データの信号パルスが変化しなくなる場
合、所定時間でその暴走を検出することが可能になる。
走で例えば送信データの信号パルスが変化しなくなる場
合、所定時間でその暴走を検出することが可能になる。
【００３５】請求項３記載の発明によれば、送信時に発
生するＣＰＵの暴走を瞬時に検出することが可能にな
る。
生するＣＰＵの暴走を瞬時に検出することが可能にな
る。
【図１】本発明が適用される、車載多重通信システムに
おけるＥＣＵの概略ブロック図である。
おけるＥＣＵの概略ブロック図である。
【図２】計測回路（タイマ回路）のブロック図である。
【図３】送信途中でＣＰＵが暴走した場合の計測回路の
動作を示すタイムチャートである。
動作を示すタイムチャートである。
【図４】本ＥＣＵ各部の動作例を示すタイムチャートで
ある。
ある。
【図５】通信回線に接続されたＣＰＵ応用電子機器の概
略ブロック図である。
略ブロック図である。
１１ ＣＰＵ １２ 通信回路 １３ 電源オンリセット回路 １４ ウォッチドッグタイマ回路 １５ 計測回路 １６ 遅延ＯＲ回路 １５１ 送信データ取込部 １５２ クロック信号抽出部 １５３ 暴走検出部（検出手段、リセット手段）
Claims (3)
- 【請求項１】 多重通信システムの通信網に接続された
多重通信装置により行われる多重通信の異常状態を検出
する検出手段と、前記異常状態が検出された場合に、前
記多重通信装置に接続されたＣＰＵを初期化するリセッ
ト手段とを備えたことを特徴とするＣＰＵ暴走防止装
置。 - 【請求項２】 前記検出手段は、前記多重通信の信号パ
ルスの変化を監視して、該信号パルスが所定時間以上変
化しない場合に、前記異常状態を検出することを特徴と
する請求項１記載のＣＰＵ暴走防止装置。 - 【請求項３】 前記検出手段は、前記多重通信の信号パ
ルスが送信状態でホールドした場合に、前記異常状態を
検出することを特徴とする請求項１又は２記載のＣＰＵ
暴走防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9238522A JPH1185567A (ja) | 1997-09-03 | 1997-09-03 | Ｃｐｕ暴走防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9238522A JPH1185567A (ja) | 1997-09-03 | 1997-09-03 | Ｃｐｕ暴走防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1185567A true JPH1185567A (ja) | 1999-03-30 |
Family
ID=17031513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9238522A Pending JPH1185567A (ja) | 1997-09-03 | 1997-09-03 | Ｃｐｕ暴走防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1185567A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008234484A (ja) * | 2007-03-22 | 2008-10-02 | Fujitsu Ltd | リセット回路及びシステム |
| KR101507022B1 (ko) * | 2013-12-26 | 2015-04-07 | 한국항공우주연구원 | 서보 구동 장치의 포화구동을 방지하는 제어 장치 및 방법 |
| CN109753404A (zh) * | 2017-11-07 | 2019-05-14 | 比亚迪股份有限公司 | 控制系统状态监测电路、方法及控制系统中央处理器 |
-
1997
- 1997-09-03 JP JP9238522A patent/JPH1185567A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008234484A (ja) * | 2007-03-22 | 2008-10-02 | Fujitsu Ltd | リセット回路及びシステム |
| KR101507022B1 (ko) * | 2013-12-26 | 2015-04-07 | 한국항공우주연구원 | 서보 구동 장치의 포화구동을 방지하는 제어 장치 및 방법 |
| CN109753404A (zh) * | 2017-11-07 | 2019-05-14 | 比亚迪股份有限公司 | 控制系统状态监测电路、方法及控制系统中央处理器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002158668A (ja) | 車両用ネットワークシステムの異常検出装置 | |
| US8902063B2 (en) | Safety detection system with integrated diagnostic functions | |
| US8018867B2 (en) | Network system for monitoring operation of monitored node | |
| JPH1185567A (ja) | Ｃｐｕ暴走防止装置 | |
| JPH08307438A (ja) | トークンリング型伝送システム | |
| US5661736A (en) | Multiple use timer and method for pulse width generation, echo failure detection, and receive pulse width measurement | |
| JP3875509B2 (ja) | 異常検出方式、及び、異常検出システム | |
| JP3652910B2 (ja) | 装置内状態監視方式 | |
| JP3039361B2 (ja) | 装置内情報収集システム | |
| JP3910903B2 (ja) | 制御パケットの受信方法及び受信装置 | |
| JPH1051515A (ja) | 通信異常検出装置 | |
| JP2891135B2 (ja) | ソフトウェア障害検出装置及びソフトウェア障害検出方法 | |
| JP3230308B2 (ja) | リング型ｌａｎ | |
| JP2541492B2 (ja) | マイクロプロセッサ遠隔リセット方式 | |
| JP3564549B2 (ja) | 通信制御装置 | |
| JP2648430B2 (ja) | フレーム同期確立回路 | |
| JPH04287448A (ja) | ステーション障害検出方式 | |
| US20080310412A1 (en) | Information relay apparatus, control method and information processing system | |
| JPS63158691A (ja) | 火災報知システムの感知器回線の異常保護方式 | |
| JP2800765B2 (ja) | 光バースト信号出力制御回路 | |
| JP3080906B2 (ja) | Ｌａｎにおけるフレーム送信方法およびｌａｎの端末装置 | |
| JPH06296294A (ja) | 通信制御装置 | |
| JPH05173903A (ja) | 多重伝送装置 | |
| JPH0522312A (ja) | 多重伝送装置 | |
| JP3396649B2 (ja) | 周期監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010828 |