JP3396649B2 - 周期監視回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２つのＣＰＵを備
えて、互いに相手側ＣＰＵの出力信号の周期の変動を検
出する周期監視回路に関する。

【０００２】

【従来の技術】近年の電気機器（例えば、多光軸光電ス
イッチ）の高機能・高性能化に伴い、膨大な量のデータ
を処理すべく、制御部に２個のＣＰＵを備えたものが知
られている。そして、従来は、これら２個のＣＰＵが、
互いに相手側のＣＰＵの出力信号を取り込んで、その周
期を監視していた。

【０００３】従来の周期監視回路は、その一例が図４に
示されており、２つのＣＰＵ１及びＣＰＵ２は、互いに
相手側の出力ポートの１つを、自分の入力ポートの１つ
に接続することで、相手側ＣＰＵから所定周期で出力さ
れたクロックパルスを取り込む。そして、これら各ＣＰ
Ｕ１，２から出力される両クロックパルスは、互いに同
一周期に設定され、各ＣＰＵ１，２は、相手側ＣＰＵが
出力したクロックパルスの周期と、自分が出力したクロ
ックパルスの周期とが一致しているか否かを判断する構
成となっていた。

【０００４】なお、ＣＰＵは、一般にクロック回路から
受けた基準信号に基づいて一定の周期で動作しており、
その基準信号を分周した周期で、所定の信号を出力して
いるから、その出力信号の周期を診断すれば、ＣＰＵが
正常に動作しているか否かを判断することができる。

【０００５】

【発明が解決しようとする課題】しかしながら、上記し
た従来の周期監視回路では、相手側ＣＰＵからクロック
パルスがいつ入力されるかわからないため、割り込み処
理を行わなければならず、ＣＰＵの動作効率が低下して
しまう。また、割り込み処理を行わずに、常に入力ポー
トを監視するとしても、同様にＣＰＵの動作効率が低下
する。

【０００６】本発明は、上記事情に鑑みてなされたもの
で、２つのＣＰＵが、共に動作効率を低下させることな
く、相手側ＣＰＵの出力信号の周期を監視することが可
能な周期監視回路の提供を目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明に係る周期監視回路は、所定周期の
クロックパルスを出力する２つのＣＰＵ間で周期変動の
有無を監視する周期監視回路において、一方のＣＰＵか
ら出力されるクロックパルスの周期をＴ１とし、他方の
ＣＰＵから出力されるクロックパルスの周期をＴ２と
し、他方のクロックパルスの１パルス幅をｄとしたとき
に、 Ｔ２＋ｄ≦Ｔ１≦１．５×Ｔ２＋ｄ の関係を有するように設定して、これら両クロックパル
スのいずれか一方をＲＳフリップフロップのセット端子
に与える一方、他方をリセット端子に与え、セット端子
にクロックパルスを与えるＣＰＵは、そのクロックパル
スを出力する直前にＲＳフリップフロップの非反転出力
信号を取り込む一方、リセット端子にクロックパルスを
与えるＣＰＵは、そのクロックパルスを出力する直前に
ＲＳフリップフロップの反転出力信号を取り込むこと
で、両ＣＰＵは、共に、正常動作時には、ＲＳフリップ
フロップから連続してオフ信号を取り込む構成とされ、
各ＣＰＵは、オフ信号に次いでオン信号を取り込む動作
を、２回連続して行ったときに、ＣＰＵがクロックパル
スを出力する周期に変動が生じたと判別するところに特
徴を有する。

【０００８】請求項２の発明に係る周期監視回路は、所
定周期のクロックパルスを出力する２つのＣＰＵ間で周
期変動の有無を監視する周期監視回路において、一方の
ＣＰＵから出力されるクロックパルスの周期をＴ１と
し、他方のＣＰＵから出力されるクロックパルスの周期
をＴ２とし、他方のクロックパルスの１パルス幅をｄと
したときに、 Ｔ２＋ｄ≦Ｔ１≦１．５×Ｔ２＋ｄ の関係を有するように設定して、これら両クロックパル
スのいずれか一方をＲＳフリップフロップのセット端子
に与える一方、他方をリセット端子に与え、セット端子
にクロックパルスを与えるＣＰＵは、そのクロックパル
スを出力する直前にＲＳフリップフロップの反転出力信
号を取り込む一方、リセット端子にクロックパルスを与
えるＣＰＵは、そのクロックパルスを出力する直前にＲ
Ｓフリップフロップの非反転出力信号を取り込むこと
で、両ＣＰＵは、共に、正常動作時には、ＲＳフリップ
フロップから連続してオン信号を取り込む構成とされ、
各ＣＰＵは、オン信号に次いでオフ信号を取り込む動作
を、２回連続して行ったときに、ＣＰＵがクロックパル
スを出力する周期に変動が生じたと判別するところに特
徴を有する。

【０００９】

【発明の作用】＜請求項１の発明＞請求項１の構成によ
れば、一方のクロックパルスの周期Ｔ１を、他方のクロ
ックパルスの周期Ｔ２より、Ｔ２＋ｄ≦Ｔ１≦１．５×
Ｔ２＋ｄ、（ここで、ｄは他方のクロックパルスのパル
ス幅）の関係を有するようにずらしてあるから、ＣＰＵ
が正常に動作している場合には、各ＣＰＵからＲＳフリ
ップフロップのセット端子とリセット端子とに、交互に
クロックパルスが与えられ、各ＣＰＵがクロックパルス
を出力する毎に、セット動作とリセット動作とが繰り返
される。そして、各ＣＰＵは、クロックパルスを出力す
る直前に、ＲＳフリップフロップからのオフ信号を取り
込む。ところが、ＣＰＵが異常動作して周期が変動した
場合には、セット端子とリセット端子に交互にクロック
パルスが与えられず、一方のＣＰＵからＲＳフリップフ
ロップにクロックパルスを与えても、セット又はリセッ
ト動作が行われない事態が生じて、一方のＣＰＵは、オ
フ信号に次いでオン信号を取り込む動作を行う。そし
て、この動作が２回連続して行いわれたところで、クロ
ックパルスを出力する周期に変動が生じたと判別され
る。

【００１０】＜請求項２の発明＞請求項２の構成によれ
ば、一方のクロックパルスの周期Ｔ１を、他方のクロッ
クパルスの周期Ｔ２より、Ｔ２＋ｄ≦Ｔ１≦１．５×Ｔ
２＋ｄ、（ここで、ｄは他方のクロックパルスのパルス
幅）の関係を有するようにずらしてあるから、ＣＰＵが
正常に動作している場合には、各ＣＰＵからＲＳフリッ
プフロップのセット端子とリセット端子とに、交互にク
ロックパルスが与えられ、各ＣＰＵがクロックパルスを
出力する毎に、セット動作とリセット動作とが繰り返さ
れる。そして、各ＣＰＵは、クロックパルスを出力する
直前に、ＲＳフリップフロップからのオン信号を取り込
む。ところが、ＣＰＵが異常動作して周期が変動した場
合には、セット端子とリセット端子に交互にクロックパ
ルスが与えられず、一方のＣＰＵからＲＳフリップフロ
ップにクロックパルスを与えても、セット又はリセット
動作が行われない事態が生じて、一方のＣＰＵは、オン
信号に次いでオフ信号を取り込む動作を行う。そして、
この動作が２回連続して行いわれたところで、クロック
パルスを出力する周期に変動が生じたと判別される。

【００１１】

【発明の効果】上記請求項１及び請求項２の発明によれ
ば、ＣＰＵは、クロックパルスの出力に伴ったタイミン
グで、ＣＰＵの異常を検出するから、割り込み処理を必
要とせず、また、常に入力ポートを監視する必要もなく
なり、ＣＰＵの動作効率を向上させることができる。

【００１２】

【発明の実施の形態】以下、本発明の一実施形態を図１
〜図３に基づいて説明する。本実施形態の周期監視回路
は、図１に示されており、第１及び第２ＣＰＵ１１，１
２と、ＲＳフリップフロップ１３とを備え、ＲＳフリッ
プフロップ１３のセット端子に第１ＣＰＵ１１の出力ポ
ート１１Ｐが接続され、リセット端子に第２ＣＰＵ１２
の出力ポート１２Ｐが接続されている。また、第１ＣＰ
Ｕ１１の入力ポート１１Ｎには、ＲＳフリップフロップ
１３の非反転出力端子が接続されて、後述する所定のタ
イミングで、非反転出力信号Ｙ１（図２及び図３参照）
が第１ＣＰＵ１１に取り込まれる一方、第２ＣＰＵ１２
の入力ポート１２Ｎには、ＲＳフリップフロップ１３の
反転出力端子が接続されて、やはり後述する所定のタイ
ミングで、反転出力信号Ｙ２（図２及び図３参照）が第
２ＣＰＵ１２に取り込まれる。

【００１３】各ＣＰＵ１１，１２は、図示しない別々の
クロック回路から一定周期で基準信号を受けており、こ
の基準信号を受ける度に、図示しないメインプログラム
をランする。そして、それら各メインプログラムの設定
に従って、図２に示すように、第１ＣＰＵ１１は、周期
Ｔ１でクロックパルスを出力ポート１１Ｐから出力し、
第２ＣＰＵ１２は、周期Ｔ２でクロックパルスを出力ポ
ート１２Ｐから出力する。ここで、一方のクロックパル
スの周期Ｔ２は、他方のクロックパルスの周期Ｔ１に対
して、クロックパルスの１パルス幅ｄ分、長くなるよう
に設定されている。なお、これら各周期Ｔ１，Ｔ２は、
前記基準信号を分周した周期となっており、また、両Ｃ
ＰＵ１１，１２から出力される両クロックパルスは、同
じパルス幅ｄとなっている。

【００１４】各ＣＰＵ１１，１２は、各メインプログラ
ムに従い、クロックパルスを出力する直前に、それぞれ
のＣＰＵ１１，１２の入力ポート１１Ｎ，１２Ｎに与え
られている反転又は非反転出力信号Ｙ１，Ｙ２を取り込
む。具体的には、各ＣＰＵ１１，１２は、クロックパル
スを出力する毎に、各メインプログラムにおけるタイマ
ーをスタートし、その計測時間がクロックパルスを出力
する１周期より僅かに短い設定時間に至ったタイミング
で、入力ポートに与えられている信号を取り込む。

【００１５】そして、各ＣＰＵ１１，１２は、取り込ん
だ信号が、オン信号（Ｈレベルの信号）又はオフ信号
（Ｌレベルの信号）のいずれであるかを判別し、「オフ
信号に次いでオン信号を取り込む動作」を２回連続して
行ったときに、いずれかのＣＰＵの周期に変動が生じた
と判別するように設定されている。

【００１６】次に、上記構成からなる本実施形態の動作
を説明する。図２の時刻Ｓ１〜Ｓ６に示すように、両Ｃ
ＰＵ１１，１２からＲＳフリップフロップ１３に、交互
にクロックパルスが出力されたときには、以下のように
動作する。まず、第１ＣＰＵ１１は、図２の時刻Ｓ２
に、クロックパルス（図２（Ａ）のＣＰ１１参照）をＲ
Ｓフリップフロップ１３のセット端子へと出力すると共
に、その時刻Ｓ２の直前にＲＳフリップフロップ１３の
非反転出力信号Ｙ１（図２（Ｃ）参照）であるオフ信号
を取り込む。時刻Ｓ２では、第２ＣＰＵ１２は、ＲＳフ
リップフロップ１３のリセット端子に、クロックパルス
を与えていないから（図２（Ｂ）参照）、ＲＳフリップ
フロップ１３は、時刻Ｓ２にセット動作し、非反転出力
信号Ｙ１（図２（Ｃ）参照）は、オフからオンに反転
し、反転出力信号Ｙ２（図２（Ｄ）参照）は、オンから
オフに反転する。

【００１７】次いで、第２ＣＰＵ１２が時刻Ｓ３の直前
にＲＳフリップフロップ１３の反転出力信号Ｙ２である
オフ信号を取り込むと共に、時刻Ｓ３に、クロックパル
スをＲＳフリップフロップ１３のリセット端子へと出力
する。この時刻Ｓ３では、第１ＣＰＵ１１はクロックパ
ルスをセット端子へと出力していないから、ＲＳフリッ
プフロップ１３がリセット動作し、非反転出力信号Ｙ１
は、オンからオフに反転し、反転出力信号Ｙ２は、オフ
からオンに反転する。これにより、ＲＳフリップフロッ
プ１３の出力信号Ｙ１，Ｙ２は、時刻Ｓ２の直前の状態
に戻る。

【００１８】そして、上記時刻Ｓ２，Ｓ３の場合と同様
にして、両ＣＰＵ１１，１２からＲＳフリップフロップ
１３に交互にクロックパルスが与えられる度に、セット
動作とリセット動作とが繰り返され、両ＣＰＵ１１，１
２に、ＲＳフリップフロップ１３からオフ信号が取り込
まれる。

【００１９】さて、各ＣＰＵ１１，１２は、取り込んだ
信号が、オフ又はオフ信号のいずれであるかを判別し、
「オフ信号に次いでオン信号を取り込む動作」を２回連
続して行ったときに、いずれかのＣＰＵの周期に変動が
生じたと判別する。

【００２０】ここで、本実施形態では、第２ＣＰＵ１２
から出力されるクロックパルスの周期Ｔ２が第１ＣＰＵ
１１から出力されるクロックパルスの周期Ｔ１より１パ
ルス幅ｄ分長く設定されているから、両ＣＰＵ１１，１
２が正常に動作している場合には、図２の時刻Ｓ１〜Ｓ
６に示すように、各ＣＰＵ１１，１２からＲＳフリップ
フロップ１３へと交互にクロックパルスが出力される状
態が連続して続く。そして、かりに、両ＣＰＵ１１，１
２から同時にクロックパルスがＲＳフリップフロップ１
３へと与えられる事態や（図２の時刻Ｓ０参照）、一方
のＣＰＵだけから連続して２つ以上のクロックパルスが
与えられる事態が生じても、次に各ＣＰＵ１１，１２か
らそれぞれ出力されたクロックパルスは、互いに１パル
ス幅ｄ分、前回よりずれているから、上記のような事態
が２回連続して生じることはない。

【００２１】従って、ＣＰＵ１１，１２が正常動作して
いる場合は、各ＣＰＵ１１，１２は、ＲＳフリップフロ
ップ１３から「オフ信号に次いでオン信号を取り込む動
作」を２回連続して行うことはなく、ＣＰＵの所定周期
に変動が生じたと判別することはない。

【００２２】一方、図３に示すように、第１ＣＰＵ１１
に異常が生じて、第１ＣＰＵ１１から出力されるクロッ
クパルスの周期Ｔ１が、正常動作時の倍になった場合
は、以下のようである。この場合、例えば、同図の時刻
Ｓ１０〜Ｓ１６に示すように、第１ＣＰＵ１１から２つ
のクロックパルス（図３のＣＰ１、ＣＰ１参照）が出力
される間に、ＣＰＵ２から２つのクロックパルス（図３
のＣＰ２，ＣＰ２参照）が出力されるという動作が、２
回以上連続して起きる。すると、本実施形態の周期監視
回路は、以下のように動作する。

【００２３】即ち、第２ＣＰＵ１２は、時刻Ｓ１１の直
前では、反転出力信号Ｙ２をオフ信号として取り込み、
ＲＳフリップフロップ１３をリセット動作させて、反転
出力信号Ｙ２をオフからオンに反転させるが、次に、第
２ＣＰＵ１２が、反転出力信号Ｙ２を取り込む前に、第
１ＣＰＵ１１はクロックパルスを出力していないから、
ＲＳフリップフロップ１３はセット動作せず、第２ＣＰ
Ｕ１２が、次に（時刻Ｓ１２の直前に）取り込んだ反転
出力信号Ｙ２は、オン信号となる。よって、第２ＣＰＵ
１２は、「オフ信号に次いでオン信号を取り込む動作」
を１回行い、例えばその旨のフラッグが立てられる。

【００２４】次いで、時刻Ｓ１３となると、第１ＣＰＵ
１１がクロックパルスを出力してＲＳフリップフロップ
１３をセット動作させ、反転出力信号Ｙ２がオンからオ
フに反転する。そして、第２ＣＰＵ１２は、時刻Ｓ１４
の直前に反転出力信号Ｙ２をオフ信号として取り込んで
から、ＲＳフリップフロップ１３をリセット動作させ、
反転出力信号Ｙ２をオフからオンに反転させる。ところ
が、やはり、次に第２ＣＰＵ１２が、反転出力信号Ｙ２
を取り込む前に、第１ＣＰＵ１１はクロックパルスを出
力しないから、ＲＳフリップフロップ１３はセット動作
せず、第２ＣＰＵ１２は、オン信号を取り込む。これに
より、第２ＣＰＵ１２は、「オフ信号に次いでオン信号
を取り込む動作」を２回連続して行い、ＣＰＵのクロッ
クパルスの出力周期に変動が生じたと判断して、例え
ば、警告信号を出力する。

【００２５】これと同様にして、第２ＣＰＵ１２のクロ
ックパルスの周期が正常時の２倍になった場合や、第１
又は第２ＣＰＵ１１，１２のクロックパルスの周期が正
常時の半分になった場合も、一方のＣＰＵが、クロック
パルスの出力周期に変動が生じたと判断することができ
る。

【００２６】なお、第２ＣＰＵ１２が、「オフ信号に次
いでオン信号を取り込む動作」を１回行った後に、「オ
フ信号を２回連続して取り込むという動作」を行った場
合には、前記フラッグが取り消される。また、例えば、
第１ＣＰＵ１１のクロックパルスの周期が正常時の２倍
より長くなった場合は、第２ＣＰＵ１２が「１つのオフ
信号に次いで２つ以上のオン信号を取り込む動作」を２
回連続して行うこととなるが、この場合、上記した「オ
フ信号を２回連続して取り込むという動作」は行われな
いのでフラッグが取り消されず、周期の変動が生じたと
判断される。

【００２７】このように、本実施形態によれば、ＣＰＵ
１１，１２は、自らのクロックパルスの出力に伴ったタ
イミングで、いずれかのＣＰＵ１１，１２の異常を検出
するから、割り込み処理を必要とせず、また、常に入力
ポートを監視する必要もなくなり、ＣＰＵの動作効率を
向上させることができる。

【００２８】＜他の実施形態＞本発明は、前記実施形態
に限定されるものではなく、例えば、以下に説明するよ
うな実施形態も本発明の技術的範囲に含まれ、さらに、
下記以外にも要旨を逸脱しない範囲内で種々変更して実
施することができる。 （１）前記実施形態では、両ＣＰＵ１１，１２が出力す
るクロックパルスは、同じパルス幅であったが、これら
を異なるパルス幅としてもよい。

【００２９】（２）両ＣＰＵが出力するクロックパルス
の周期は、必ずしも、前記実施形態のように、１パルス
幅分だけずらした設定としなくてもよく、一方のＣＰＵ
から出力されるクロックパルスの周期Ｔ１と、他方のＣ
ＰＵから出力されるクロックパルスの周期Ｔ２とそのク
ロックパルスの１パルス幅ｄとの間に、 Ｔ２＋ｄ≦Ｔ１≦１．５×Ｔ２＋ｄ の関係があればよい。

【００３０】（３）前記実施形態において、セット端子
にクロックパルスを与える第１ＣＰＵ１１に、ＲＳフリ
ップフロップ１３の反転出力信号を取り込む一方、リセ
ット端子にクロックパルスを与える第２ＣＰＵ１２に、
非反転出力信号を取り込むように接続して、両ＣＰＵ１
１，１２が、共に正常動作時には、ＲＳフリップフロッ
プから連続してオン信号を取り込むようにしてもよい。
また、この場合は、各ＣＰＵ１１，１２が、オン信号に
次いでオフ信号を取り込む動作を、２回連続して行った
ときに、周期変動が生じたと判断すればよい。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る周期監視回路のブロ
ック図

【図２】２つのＣＰＵが共に正常動作している場合のタ
イムチャート

【図３】第１ＣＰＵのクロックパルスの周期が倍になっ
たときのタイムチャート

【図４】従来の周期監視回路のブロック図

【符号の説明】

１３…ＲＳフリップフロップ Ｔ１，Ｔ２…クロックパルスの周期 １１，１２…ＣＰＵ Ｙ１…非反転出力信号 Ｙ２…反転出力信号 ｄ…パルス幅

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 所定周期のクロックパルスを出力する２
   つのＣＰＵ間で周期変動の有無を監視する周期監視回路
   において、 一方の前記ＣＰＵから出力されるクロックパルスの周期
   をＴ１とし、 他方のＣＰＵから出力されるクロックパルスの周期をＴ
   ２とし、 前記他方のクロックパルスの１パルス幅をｄとしたとき
   に、 Ｔ２＋ｄ≦Ｔ１≦１．５×Ｔ２＋ｄ の関係を有するように設定して、これら両クロックパル
   スのいずれか一方をＲＳフリップフロップのセット端子
   に与える一方、他方をリセット端子に与え、 前記セット端子にクロックパルスを与えるＣＰＵは、そ
   のクロックパルスを出力する直前に前記ＲＳフリップフ
   ロップの非反転出力信号を取り込む一方、前記リセット
   端子にクロックパルスを与えるＣＰＵは、そのクロック
   パルスを出力する直前に前記ＲＳフリップフロップの反
   転出力信号を取り込むことで、前記両ＣＰＵは、共に、
   正常動作時には、前記ＲＳフリップフロップから連続し
   てオフ信号を取り込む構成とされ、 前記各ＣＰＵは、オフ信号に次いでオン信号を取り込む
   動作を、２回連続して行ったときに、前記ＣＰＵがクロ
   ックパルスを出力する周期に変動が生じたと判別するこ
   とを特徴とする周期監視回路。
2. 【請求項２】 所定周期のクロックパルスを出力する２
   つのＣＰＵ間で周期変動の有無を監視する周期監視回路
   において、 一方の前記ＣＰＵから出力されるクロックパルスの周期
   をＴ１とし、 他方のＣＰＵから出力されるクロックパルスの周期をＴ
   ２とし、 前記他方のクロックパルスの１パルス幅をｄとしたとき
   に、 Ｔ２＋ｄ≦Ｔ１≦１．５×Ｔ２＋ｄ の関係を有するように設定して、これら両クロックパル
   スのいずれか一方をＲＳフリップフロップのセット端子
   に与える一方、他方をリセット端子に与え、 前記セット端子にクロックパルスを与えるＣＰＵは、そ
   のクロックパルスを出力する直前に前記ＲＳフリップフ
   ロップの反転出力信号を取り込む一方、前記リセット端
   子にクロックパルスを与えるＣＰＵは、そのクロックパ
   ルスを出力する直前に前記ＲＳフリップフロップの非反
   転出力信号を取り込むことで、前記両ＣＰＵは、共に、
   正常動作時には、前記ＲＳフリップフロップから連続し
   てオン信号を取り込む構成とされ、 前記各ＣＰＵは、オン信号に次いでオフ信号を取り込む
   動作を、２回連続して行ったときに、前記ＣＰＵがクロ
   ックパルスを出力する周期に変動が生じたと判別するこ
   とを特徴とする周期監視回路。