CN109753404A - 控制系统状态监测电路、方法及控制系统中央处理器 - Google Patents

Abstract

本申请提出一种控制系统状态监测电路、方法及控制系统中央处理器，该电路包括：第一中央处理器、第二中央处理器及安全逻辑电路；第一中央处理器的输出端与安全逻辑电路的第一输入端连接；第二中央处理器的输出端与安全逻辑电路的第二输入端连接；安全逻辑电路的输出端，分别与第一中央处理器的输入端及第二中央处理器的输入端连接；第一中央处理器及第二中央处理器分别用于向安全逻辑电路输出预设时长的脉冲控制信号，并根据安全逻辑电路输出的信号确定控制系统的状态；安全逻辑电路用于根据获取的脉冲控制信号状态确定输出信号的状态。只需利用控制系统原有的中央处理器及安全逻辑电路，即可实现对控制系统的状态监测，设计成本低，可靠性高。

Description

控制系统状态监测电路、方法及控制系统中央处理器

技术领域

本申请涉及电子技术领域，尤其涉及一种控制系统状态监测电路、方法及控制系统中央处理器。

背景技术

在计算机控制系统中，中央处理器(Central Processing Unit，简称CPU)的工作常常会受到外接电磁场的干扰，造成程序跑飞，陷入死循环，而程序的正常运行被打断，极易导致系统陷入停滞状态，从而发生不可预料的后果。因此，对控制系统的运行状态进行监测，对于保证控制系统的正常运行具有重要意义。

现有技术，通常利用硬件看门狗或软件看门狗对控制系统的运行状态进行监测。硬件看门狗利用一个定时器电路实现对控制系统的状态监测，其定时输出连接到系统的复位端，程序在一定时间范围内对定时器清零，当程序正常时，定时器不会发生溢出，从而不会产生复位信号，而程序出现故障时，不能在定时周期内复位看门狗，从而看门狗定时器会溢出产生复位信号使系统重启。软件看门狗的原理同硬件看门狗相同，仅是将硬件电路上的定时器用CPU的内部定时器代替。

上述利用硬件看门狗对控制系统运行状态进行监测的方法，电路设计复杂，设计成本高，而利用软件看门狗对控制系统运行状态进行监测的方法，虽然可以简化电路设计，但却无法检测定时器自身的故障，因此可靠性差，用户体验差。

发明内容

本申请旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本申请提出一种控制系统状态监测电路，只需利用控制系统原有的中央处理器及安全逻辑电路，即可实现对控制系统的状态监测，设计成本低，可靠性高。

本申请还提出一种控制系统状态监测方法。

本申请还提出一种控制系统中央处理器。

本申请还提出一种计算机可读存储介质。

本申请第一方面实施例提出了一种控制系统状态监测电路，包括：第一中央处理器、第二中央处理器及安全逻辑电路；所述第一中央处理器的输出端与所述安全逻辑电路的第一输入端连接；所述第二中央处理器的输出端与所述安全逻辑电路的第二输入端连接；所述安全逻辑电路的输出端，分别与所述第一中央处理器的输入端及所述第二中央处理器的输入端连接；所述第一中央处理器及所述第二中央处理器，分别用于向所述安全逻辑电路输出预设时长的脉冲控制信号，并根据所述安全逻辑电路输出的信号，确定所述控制系统的状态；所述安全逻辑电路，用于根据获取的脉冲控制信号状态，确定输出信号的状态。

本申请实施例的控制系统状态监测电路，包括第一中央处理器、第二中央处理器及安全逻辑电路，第一中央处理器的输出端与安全逻辑电路的第一输入端连接，第二中央处理器的输出端与安全逻辑电路的第二输入端连接，安全逻辑电路的输出端，分别与第一中央处理器的输入端及第二中央处理器的输入端连接，第一中央处理器及第二中央处理器，分别用于向安全逻辑电路1输出预设时长的脉冲控制信号，并根据安全逻辑电路输出的信号，确定控制系统的状态，安全逻辑电路，用于根据获取的脉冲控制信号状态，确定输出信号的状态。由此，只需利用控制系统原有的中央处理器及安全逻辑电路，即可实现对控制系统的状态监测，设计成本低，可靠性高。

本申请第二方面实施例提出了一种控制系统状态监测方法，应用于包括两路中央处理器的控制系统中，其特征在于，所述方法包括：第一中央处理器向安全逻辑电路发送脉冲控制信号，以使所述安全逻辑电路根据所述第一中央处理器发送的脉冲控制信号，及第二中央处理器发送的脉冲控制信号，输出信号；所述第一中央处理器根据获取的所述安全逻辑电路输出的信号，确定所述控制系统的状态。

本申请实施例的控制系统状态监测方法，在第一中央处理器向安全逻辑电路发送脉冲控制信号，以使安全逻辑电路根据第一中央处理器发送的脉冲控制信号，及第二中央处理器发送的脉冲控制信号，输出信号后，第一中央处理器可以根据获取的安全逻辑电路输出的信号，确定控制系统的状态。由此，只需利用控制系统原有的中央处理器及安全逻辑电路，即可实现对控制系统的状态监测，设计成本低，可靠性高。

本申请第三方面实施例提出了一种控制系统中央处理器，用于执行存储在控制系统的存储器上的程序，实现如第二方面所述的控制系统状态监测方法。

本发明第四方面实施例提出了一种计算机可读存储介质，其上存储有计算机程序，当该程序被处理器执行时实现如第二方面所述的控制系统状态监测方法。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1是本申请一个实施例的控制系统状态监测电路的流程图；

图2是本申请另一个实施例的控制系统状态监测电路的流程图；

图3是本申请一个实施例的控制系统状态监测方法的流程图；

图4是本申请另一个实施例的控制系统状态监测方法的流程图。

具体实施方式

下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。

本申请实施例针对现有的利用硬件看门狗对控制系统运行状态进行监测的方法，电路设计复杂，设计成本高，而利用软件看门狗对控制系统运行状态进行监测的方法，虽然可以简化电路设计，但却无法检测定时器自身的故障，因此可靠性差，用户体验差的问题，提出一种控制系统状态监测电路及控制系统状态监测方法。

本发明实施例提供的控制系统状态检测电路，包括第一中央处理器、第二中央处理器及安全逻辑电路，第一中央处理器和第二中央处理器可以分别向安全逻辑电路发送脉冲控制信号，安全逻辑电路可以根据获取的脉冲控制信号状态，确定输出信号的状态，从而第一中央处理器和第二中央处理器可以分别根据安全逻辑电路输出的信号，确定控制系统的状态。由此，只需利用控制系统原有的元器件即可实现对控制系统的状态监测，设计成本低，可靠性高。

下面参考附图描述根据本发明实施例的控制系统状态监测电路、方法及控制系统中央处理器。

首先结合附图，对本发明实施例提供的控制系统状态监测电路进行具体说明。

图1是根据本发明一个实施例的控制系统状态监测电路的结构示意图。

如图1所示，控制系统状态监测电路包括第一中央处理器CPU1、第二中央处理器CPU2及安全逻辑电路1。

具体的，所述第一中央处理器CPU1的输出端与所述安全逻辑电路1的第一输入端连接；

所述第二中央处理器CPU2的输出端与所述安全逻辑电路1的第二输入端连接；

所述安全逻辑电路1的输出端，分别与所述第一中央处理器CPU1的输入端及所述第二中央处理器CPU2的输入端连接；

所述第一中央处理器CPU1及所述第二中央处理器CPU2，分别用于向所述安全逻辑电路1输出预设时长的脉冲控制信号，并根据所述安全逻辑电路1输出的信号，确定所述控制系统的状态；

所述安全逻辑电路1，用于根据获取的脉冲控制信号状态，确定输出信号的状态。

其中，安全逻辑电路1，为控制系统中，可以根据第一中央处理器CPU1和第二中央处理器CPU2分别输出的脉冲控制信号，通过逻辑运算输出信号的任意电路。其可以由与门、或门或非门等门电路组成，也可以由其它具有逻辑运算功能的电路组成，本申请对此不作限定。

预设时长，为预先设置的第一中央处理器CPU1和第二中央处理器CPU2分别向安全逻辑电路1输出脉冲控制信号的持续时间，其可以根据需要设置。

具体的，第一中央处理器CPU1和第二中央处理器CPU2可以分别根据安全逻辑电路1的运算逻辑，预先设置第一中央处理器CPU1和第二中央处理器CPU2分别向安全逻辑电路1输出预设时长的脉冲控制信号时，安全逻辑电路1应输出的信号。从而在第一中央处理器CPU1和第二中央处理器CPU2分别获取到安全逻辑电路1输出的信号后，可以分别判断安全逻辑电路1输出的信号，是否与预先设置的安全逻辑电路1应输出的信号匹配。若匹配，则可以确定控制系统的状态正常，若不匹配，则可以确定控制系统异常。

需要说明的是，若确定控制系统异常，可以控制第一中央处理器CPU1和/或第二中央处理器CPU2下电，从而避免控制系统异常可能会发生的不良后果。

在一种可能的实现形式中，还可以利用现场可编程门阵列(Field-ProgrammableGate Array，简称FPGA)，提高控制系统状态监测电路的处理速度。即，如图2所示，控制系统状态监测电路中还可以包括第一现场可编程门阵列FPGA1及第二现场可编程门阵列FPGA2。

其中，所述第一现场可编程门阵列FPGA1，分别与所述第一中央处理器CPU1的输出端及所述安全逻辑电路1的第一输入端连接；

所述第二现场可编程门阵列FPGA2，分别与所述第二中央处理器CPU2的输出端及所述安全逻辑电路1的第二输入端连接；

所述第一现场可编程门阵列FPGA1及第二现场可编程门阵列FPGA2，分别用于根据获取到的控制信号，向所述安全逻辑电路1输出脉冲控制信号。

具体的，第一中央处理器CPU1和第二中央处理器CPU2可以分别向第一现场可编程门阵列FPGA1及第二现场可编程门阵列FPGA2发送控制信号，在第一现场可编程门阵列FPGA1及第二现场可编程门阵列FPGA2分别对第一中央处理器CPU1和第二中央处理器CPU2分别发送的控制信号进行信号处理后，可以分别向安全逻辑电路1输出脉冲控制信号，从而安全逻辑电路1可以根据获取的脉冲控制信号，确定输出信号的状态，以使第一中央处理器CPU1和第二中央处理器CPU2可以分别根据安全逻辑电路1输出的信号，确定控制系统的状态。

可以理解的是，控制系统通常与继电器、加速器等被控设备连接，从而通过控制系统实现对被控设备的控制，此时，如图2所示，控制系统状态监测电路中的安全逻辑电路1的输出端与被控设备2连接。

通常，第一中央处理器CPU1和第二中央处理器CPU2分别向安全逻辑电路1发送的脉冲控制信号，用于指示被控设备2执行对应的操作，安全逻辑电路1在获取到第一中央处理器CPU1和第二中央处理器CPU2分别发送的脉冲控制信号后，可以向被控设备2输出控制信号，从而实现对被控设备2的控制。

在本发明实施例中，第一中央处理器CPU1和第二中央处理器CPU2分别向安全逻辑电路1发送的脉冲控制信号，可以不指示被控设备2执行对应的操作，仅用于判断控制系统的状态，也可以指示被控设备2执行对应的操作。当脉冲控制信号不用于指示被控设备2执行对应的操作时，为了避免第一中央处理器CPU1和第二中央处理器CPU2分别发送的脉冲控制信号对被控设备2的运行造成影响，可以设置预设时长小于被控设备2的响应延迟时间。

举例来说，假设被控设备2为响应延迟时间是200毫秒(ms)的继电器，为了对控制系统的状态进行监测，可以设置预设时长为160ms。当继电器关断时，第一中央处理器CPU1和第二中央处理器CPU2分别向安全逻辑电路1发送了持续时间为160ms的可以控制继电器打开的脉冲控制信号。则第一中央处理器CPU1可以根据安全逻辑电路1输出的信号，确定了控制系统的状态。由于脉冲控制信号仅持续了160ms，继电器不会有任何动作，从而对控制系统的状态进行监测的过程不会对继电器的正常运行造成影响。

本发明实施例提供的控制系统状态监测电路，包括第一中央处理器、第二中央处理器及安全逻辑电路，第一中央处理器的输出端与安全逻辑电路的第一输入端连接，第二中央处理器的输出端与安全逻辑电路的第二输入端连接，安全逻辑电路的输出端，分别与第一中央处理器的输入端及第二中央处理器的输入端连接，第一中央处理器及第二中央处理器，分别用于向安全逻辑电路1输出预设时长的脉冲控制信号，并根据安全逻辑电路输出的信号，确定控制系统的状态，安全逻辑电路，用于根据获取的脉冲控制信号状态，确定输出信号的状态。由此，只需利用控制系统原有的中央处理器及安全逻辑电路，即可实现对控制系统的状态监测，设计成本低，可靠性高。

基于上述控制系统状态监测电路，本发明实施例还提出一种控制系统状态监测方法。

图3是根据本发明一个实施例的控制系统状态监测方法的流程图。

如图3所示，控制系统状态监测方法应用于包括两路中央处理器的控制系统中，该方法包括以下步骤：

步骤301，第一中央处理器向安全逻辑电路发送脉冲控制信号，以使安全逻辑电路根据第一中央处理器发送的脉冲控制信号，及第二中央处理器发送的脉冲控制信号，输出信号。

具体的，本发明实施例提供的控制系统状态监测方法，可以由本发明实施例提供的控制系统中央处理器执行，以实现对控制系统的状态监测。该控制系统中央处理器可以是包括两路中央处理器的控制系统中的任一中央处理器。

其中，安全逻辑电路，为控制系统中，可以根据第一中央处理器和第二中央处理器分别输出的脉冲控制信号，通过逻辑运算输出信号的任意电路。其可以由与门、或门或非门等门电路组成，也可以由其它具有逻辑运算功能的电路组成，本申请对此不作限定。

步骤302，第一中央处理器根据获取的安全逻辑电路输出的信号，确定控制系统的状态。

具体的，第一中央处理器和第二中央处理器均可以向安全逻辑电路发送脉冲控制信号，安全逻辑电路获取到第一中央处理器和第二中央处理器分别发送的脉冲控制信号后，可以根据两路脉冲控制信号，输出信号，从而第一中央处理器和第二中央处理器可以分别根据安全逻辑电路输出的信号，确定控制系统的状态。

具体实现时，第一中央处理器和第二中央处理器可以分别根据安全逻辑电路的运算逻辑，预先设置第一中央处理器和第二中央处理器分别向安全逻辑电路输出脉冲控制信号时，安全逻辑电路应输出的信号。从而在第一中央处理器和第二中央处理器分别获取到安全逻辑电路输出的信号后，可以判断安全逻辑电路输出的信号，是否与预先设置的安全逻辑电路应输出的信号匹配。若匹配，则可以确定控制系统的状态正常，若不匹配，则可以确定控制系统异常。

即，步骤302具体可以包括：

判断安全逻辑电路输出的信号，是否与预设的与脉冲控制信号对应的响应信号匹配；

若是，则确定控制系统的状态正常。

需要说明的是，若确定控制系统异常，则可以控制第一中央处理器和/或第二中央处理器下电，从而避免控制系统异常可能会发生的不良后果。

可以理解的是，控制系统异常时，可能是第一中央处理器异常引起的，也可能是第二中央处理器或安全逻辑电路异常引起的。在本发明实施例中，第一中央处理器和第二中央处理器的输出端分别与安全逻辑电路的第一输入端和第二输入端连接时，若确定控制系统异常，第一中央处理器和第二中央处理器还可以分别通过检测安全逻辑电路的第一输入端和第二输入端的脉冲控制信号，确定引起控制系统状态异常的具体部件。

具体的，第一中央处理器和第二中央处理器可以分别检测安全逻辑电路的第一输入端和第二输入端的脉冲控制信号，是否第一中央处理器和第二中央处理分别发送的脉冲控制信号相同。若均相同，则可以确定安全逻辑电路异常；若第一中央处理器确定安全逻辑电路的第一输入端的脉冲控制信号与第一中央处理器发送的脉冲控制信号不同，则可以确定第一中央处理器异常；若第二中央处理器确定安全逻辑电路的第二输入端的脉冲控制信号与第二中央处理器发送的脉冲控制信号不同，则可以确定第二中央处理器异常。

另外，控制系统状态监测电路中包括第一现场可编程门阵列和第二现场可编程门阵列时，也可以通过分别检测第一现场可编程门阵列和第二现场可编程门阵列输入端或输出端的控制信号，确定第一现场可编程门阵列和第二现场可编程门阵列是否异常，具体过程与上述过程类似，此处不再赘述。

可以理解的是，本发明实施例提供的控制系统状态检测方法，在控制系统的任一中央处理器或安全逻辑电路异常时，均可以确定控制系统异常，因此可靠性高。

本发明实施例提供的控制系统状态监测方法，在第一中央处理器向安全逻辑电路发送脉冲控制信号，以使安全逻辑电路根据第一中央处理器发送的脉冲控制信号，及第二中央处理器发送的脉冲控制信号，输出信号后，第一中央处理器可以根据获取的安全逻辑电路输出的信号，确定控制系统的状态。由此，只需利用控制系统原有的中央处理器及安全逻辑电路，即可实现对控制系统的状态监测，设计成本低，可靠性高。

图4是本发明另一个实施例的控制系统状态监测方法的流程图。

如图4所示，该控制系统状态监测方法包括：

步骤401，第一中央处理器根据当前控制指令的属性，确定脉冲控制信号的频率和/或持续时长。

步骤402，第一中央处理器向安全逻辑电路发送脉冲控制信号，以使安全逻辑电路根据第一中央处理器发送的脉冲控制信号，及第二中央处理器发送的脉冲控制信号，输出信号。

其中，控制指令的属性，可以包括控制指令的类型，作用等等。

比如，控制指令可以是用于判断控制系统的状态的测试指令，也可以是用于控制被控设备执行对应操作的指令。

具体的，可以预先设置控制指令的属性不同时，对应的脉冲控制信号的频率和/或持续时长不同，从而可以根据当前控制指令的属性，确定脉冲控制信号的频率和/或持续时长。

举例来说，假设预先设置控制指令为指示被控设备开启的指令时，对应的脉冲控制信号的频率为1.5千赫兹(KHZ)、持续时长为300ms；控制指令为指示被控设备关闭的指令时，对应的脉冲控制信号的频率为2KHZ、持续时长为250ms；控制指令为测试指令时，对应的脉冲控制信号的频率为1.5千赫兹(KHZ)、持续时长为100ms。则当前的控制指令为指示被控设备开启的指令时，可以确定脉冲控制信号的频率为1.5KHZ、持续时长为100ms。

需要说明的是，第一中央处理器和第二中央处理器分别发送的脉冲控制信号的频率可以相同，也可以不同，此处不作限制。

具体实现时，若当前的控制指令为用于判断控制系统的状态的测试指令，为了避免第一中央处理器和第二中央处理器分别发送的脉冲控制信号对被控设备的运行造成影响，在本发明实施例中，可以设置脉冲控制信号的持续时长，小于被控设备的响应延迟时间。

即，步骤401中确定脉冲控制信号的频率和/或持续时长可以包括：

若当前的控制指令为测试指令，则获取被控设备的响应延迟时间；

确定脉冲控制信号的持续时长，小于响应延迟时间。

相应的，在步骤402之后，还可以包括：

步骤403，第一中央处理器判断安全逻辑电路输出的信号，是否与预设的与脉冲控制信号对应的响应信号匹配。

步骤404，若是，则确定控制系统的状态正常。

其中，上述步骤402-404的具体实现过程及原理，可以参照上述实施例的详细描述，此处不再赘述。

举例来说，假设被控设备为响应延迟时间是200ms的继电器，为了对控制系统的状态进行监测，可以设置预设时长为160ms。假设第一中央处理器和第二中央处理器分别根据安全逻辑电路的运算逻辑，确定第一中央处理器输出的脉冲控制信号为1.5KHZ、持续时长为160ms，且第二中央处理器输出的脉冲控制信号为50KHZ，持续时长为160ms时，安全逻辑电路持续100ms输出1，持续60ms输出0。若第一中央处理器每隔20ms取值一次，获取到安全逻辑电路输出的信号为11111000，则可以确定控制系统的状态正常。

需要说明的是，由于第一中央处理器和第二中央处理器分别向安全逻辑电路发送脉冲控制信号，以判断控制系统的状态时，若当前有正在执行或待执行的控制指令，则会对当前的控制指令的执行造成影响，因此，对控制系统的状态监测过程可以在当前没有正在执行或待执行的控制指令时进行。

进一步，本发明实施例提供的控制系统状态监测方法，还可以确定控制系统中最近执行的控制指令是否被可靠执行。即，在步骤404之后，还可以包括：

确定控制系统中最近执行的控制指令已被可靠执行。

具体的，若确定控制系统的状态正常，则可以确定在第一中央处理器和第二中央处理器分别向安全逻辑电路发送脉冲控制信号，以判断控制系统的状态是否正常之前，控制系统最近执行的控制命令已被可靠执行。

另外，若当前的控制指令为用于控制被控设备执行对应的操作的指令，则可以设置第一中央处理器和第二中央处理器分别向安全逻辑电路发送的脉冲控制信号的持续时长，大于被控设备的响应延迟时间。则第一中央处理器和第二中央处理器分别向安全逻辑电路发送脉冲控制信号后，安全逻辑电路可以根据获取的脉冲控制信号，向被控设备发送控制信号，从而对被控设备进行控制。

本实施例提出的控制系统状态监测方法，第一中央处理器首先根据当前控制指令的属性，确定脉冲控制信号的频率和/或持续时长，然后向安全逻辑电路发送脉冲控制信号，以使安全逻辑电路根据第一中央处理器发送的脉冲控制信号，及第二中央处理器发送的脉冲控制信号，输出信号，再判断安全逻辑电路输出的信号，是否与预设的与脉冲控制信号对应的响应信号匹配，若是，则确定控制系统的状态正常。由此，只需利用控制系统原有的中央处理器及安全逻辑电路，即可实现对控制系统的状态监测，设计成本低，可靠性高。

本申请还提出一种控制系统中央处理器，用于执行存储在控制系统的存储器上的程序，实现如前述实施例中的控制系统状态监测方法。

本发明还提出了一种计算机可读存储介质，其上存储有计算机程序，当该程序被处理器执行时实现如前述实施例中的控制系统状态监测方法。

本发明还提出了一种计算机程序产品，当所述计算机程序产品中的指令由处理器执行时，执行如前述实施例中的控制系统状态监测方法。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构或者特点包含于本申请的至少一个实施例或示例中。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。

应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种控制系统状态监测电路，其特征在于，包括：第一中央处理器、第二中央处理器及安全逻辑电路；

所述第一中央处理器的输出端与所述安全逻辑电路的第一输入端连接；

所述第二中央处理器的输出端与所述安全逻辑电路的第二输入端连接；

所述安全逻辑电路的输出端，分别与所述第一中央处理器的输入端及所述第二中央处理器的输入端连接；

所述第一中央处理器及所述第二中央处理器，分别用于向所述安全逻辑电路输出预设时长的脉冲控制信号，并根据所述安全逻辑电路输出的信号，确定所述控制系统的状态；

所述安全逻辑电路，用于根据获取的脉冲控制信号状态，确定输出信号的状态。

2.如权利要求1所述的电路，其特征在于，还包括：第一现场可编程门阵列及第二现场可编程门阵列；

所述第一现场可编程门阵列，分别与所述第一中央处理器的输出端及所述安全逻辑电路的第一输入端连接；

所述第二现场可编程门阵列，分别与所述第二中央处理器的输出端及所述安全逻辑电路的第二输入端连接；

所述第一现场可编程门阵列及第二现场可编程门阵列，分别用于根据获取到的控制信号，向所述安全逻辑电路输出脉冲控制信号。

3.如权利要求1所述的电路，其特征在于，所述安全逻辑电路的输出端与被控设备连接；

所述预设时长小于所述被控设备的响应延迟时间。

4.一种控制系统状态监测方法，应用于包括两路中央处理器的控制系统中，其特征在于，所述方法包括：

第一中央处理器向安全逻辑电路发送脉冲控制信号，以使所述安全逻辑电路根据所述第一中央处理器发送的脉冲控制信号，及第二中央处理器发送的脉冲控制信号，输出信号；

所述第一中央处理器根据获取的所述安全逻辑电路输出的信号，确定所述控制系统的状态。

5.如权利要求4所述的方法，其特征在于，所述向安全逻辑电路发送脉冲控制信号之前，还包括：

根据当前控制指令的属性，确定所述脉冲控制信号的频率和/或持续时长。

6.如权利要求5所述的方法，其特征在于，所述确定所述脉冲控制信号的频率和/或持续时长，包括：

若当前的控制指令为测试指令，则获取被控设备的响应延迟时间；

确定所述脉冲控制信号的持续时长，小于所述响应延迟时间。

7.如权利要求4-6任一所述的方法，其特征在于，所述确定所述控制系统的状态，包括：

判断所述安全逻辑电路输出的信号，是否与预设的与所述脉冲控制信号对应的响应信号匹配；

若是，则确定所述控制系统的状态正常。

8.如权利要求7所述的方法，其特征在于，所述确定所述控制系统的状态正常之后，还包括：

确定所述控制系统中最近执行的控制指令已被可靠执行。

9.一种控制系统中央处理器，用于执行存储在控制系统的存储器上的程序，实现如权利要求4-8中任一所述的控制系统状态监测方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求4-8中任一所述的控制系统状态监测方法。