CN109254894B - 芯片的心跳监测装置及方法 - Google Patents

Abstract

本发明公开了一种芯片的心跳监测装置及方法，该心跳监测装置包括：心跳监测模块，多个芯片分别向心跳监测模块发送心跳信号，心跳信号嵌入在各个芯片的被监测线程中；其中，心跳监测模块对心跳信号进行监测、并根据心跳信号对被监测线程的运行状态进行监测。本发明的上述技术方案，至少能够对CPU的多个线程或进程进行心跳监控。

Description

芯片的心跳监测装置及方法

技术领域

本发明涉及计算机技术领域，具体来说，涉及一种芯片的心跳监测装置及方法。

背景技术

随着计算机、电子信息、通信领域科技快速发展，作为载体的板卡的硬件与软件复杂度空前巨大，特别是在服务器、通信设备、航天电子、控制领域，板卡的可靠性要求极高。时常伴有芯片(比如CPU、单片机、ASIC等)运行状态不清、失效挂死的情况发生，监测主芯片的实时状态极为重要。如果能实时监测芯片运行状态，那对于板卡的故障处理、分析等机制有巨大帮助。

当前硬件板卡领域主要是基于主芯片自身的内部寄存器监测，当出现严重故障时，只能通过主芯片自身的串口或其他低速接口进行诊断分析。如果遇到低速接口也失效时则无法诊断与处理。当芯片出现故障时，最底层处理的程序也可能失效，且最底层时芯片对于程序状态信息获取不全，造成了监测盲区。另外，目前已有的心跳监测时间过长，无法做到高速实时监测，且心跳监测功能简单有缺陷，且无法软件配置修改。

因此，需要更可靠、更高速、能监控芯片底层运行状态的手段。

发明内容

针对相关技术中上述的问题，本发明提出一种芯片的心跳监测装置及方法，至少能够对CPU的多个线程或进程进行心跳监控。

本发明的技术方案是这样实现的：

根据本发明的一个方面，提供了一种芯片的心跳监测装置，包括：心跳监测模块，多个芯片分别向心跳监测模块发送心跳信号，心跳信号嵌入在各个芯片的被监测线程中；

其中，心跳监测模块对心跳信号进行监测、并根据心跳信号对被监测线程的运行状态进行监测。

根据本发明的实施例，心跳监测装置还包括：上电复位电路，用于向心跳监测模块发送复位信号，心跳监测模块响应于复位信号对用于监测心跳信号的多个寄存器同时进行初始化。

根据本发明的实施例，其中，多个寄存器包括心跳监测使能寄存器、心跳中断确认时间寄存器和心跳状态寄存器；当心跳监测使能寄存器在有效位，开启心跳监测，根据心跳信号判断心跳中断后，心跳中断计时器开始对中断时间计值，并当中断时间大于心跳中断确认时间寄存器中的预设值时，触发心跳状态寄存器置有效位。

根据本发明的实施例，当判断心跳中断后，心跳监测模块进入向相应的芯片是否执行复位的确认流程。

根据本发明的实施例，多个寄存器还包括复位使能寄存器，用于心跳状态寄存器被置有效位以后，确认是否触发复位功能。

根据本发明的实施例，心跳监测装置还包括：外部复位控制器件，与心跳监测模块连接，用于心跳状态寄存器被置有效位以后，确认是否触发复位功能。

根据本发明的实施例，各个芯片通过总线与心跳监测模块连接，并通过总线读取和写入对应的心跳监测使能寄存器的值、心跳中断确认时间寄存器的值和复位使能寄存器的值。

根据本发明的实施例，各个芯片对其他的芯片对应的心跳监测使能寄存器、心跳中断确认时间寄存器和复位使能寄存器具有读取权限，并且，各个芯片对各个芯片对应的心跳状态寄存器具有读取权限。

根据本发明的另一方面，提供了一种芯片的心跳监测方法，包括：

各个芯片分别向心跳监测模块发送心跳信号，心跳信号嵌入在各个芯片的被监测线程中；

心跳监测模块对心跳信号进行监测、并根据心跳信号对被监测线程的运行状态进行监测。

根据本发明的实施例，其中，心跳监测模块使用心跳信号频率作为时钟，对计数器进行累加；使用心跳监测模块的监测时钟的上升沿或下降沿判断计数器是否变化，并且，若计数器变化则判断心跳信号正常，若计数器不变化则判断心跳中断，同时能够实现毫秒级的心跳中断判断。

本发明的上述技术方案，基于心跳监测模块完成对多个被监测芯片的心跳监测，能够降低硬件成本；并且，通过将心跳信号嵌入在各个芯片受监测的线程或进程中，因此可以对芯片的多个线程或进程进行心跳监控，实时获知线程或进程是否良好运行。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例的芯片的心跳监测装置的框图；

图2是图1中的心跳监测模块的运行方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，根据本发明的实施例，提供了一种芯片的心跳监测装置，该心跳监测装置包括心跳监测模块20，多个芯片10分别向心跳监测模块20发送心跳信号，心跳信号嵌入在各个芯片10的被监测线程中。其中，心跳监测模块20对心跳信号进行监测、并根据心跳信号对被监测线程的运行状态进行监测。

其中，各个芯片10可以是x86CPU、ARM、PowerPC、龙芯、单片机、ASIC等具有中央处理器功能的芯片。各个芯片10为被监测器件。心跳监测模块20可以是基于FPGA或CPLD等可编程逻辑器件的心跳监测模块。各个被监测芯片10可以通过GPIO(General Purpose InputOutput，通用输入/输出)管脚向心跳监测模块20发送心跳信号，可以通过1个GPIO发送1路心跳或者N个GPIO发送多路心跳信号(N>1)。

本发明的上述技术方案，基于心跳监测模块20完成对多个被监测芯片10的心跳监测，心跳监测模块20是基于FPGA或CPLD等的可编程逻辑器件，而非专门芯片，可以灵活编程配置实现，并能够降低硬件成本。并且，通过将心跳信号嵌入在各个芯片10受监测的线程或进程中，心跳有则线程或进程处于运行中，心跳无则线程或进程挂死，因此可以对芯片的多个线程或进程进行心跳监控，以便实时获知线程或进程是否良好运行。

继续参考图1所示，心跳监测装置还可以包括：上电复位电路30，用于向心跳监测模块20发送复位信号，心跳监测模块20响应于复位信号对用于监测心跳信号的多个寄存器同时进行初始化。心跳监测模块20连接于该上电复位电路30，能够确保心跳监测模块20上电几百毫秒后对内部统一进行初始化，包括对内部的各个寄存器统一进行初始化。通过采用这样的上电复位电路30，实现了对寄存器进行统一初始化，避免了寄存器不定态。

其中，多个寄存器包括心跳监测使能寄存器、心跳中断确认时间寄存器和心跳状态寄存器；当心跳监测使能寄存器为有效位时，根据心跳信号判断心跳中断后，心跳中断计时器开始对中断时间计值，并当中断时间大于心跳中断确认时间寄存器中的预设值时，触发心跳状态寄存器置有效位。

当心跳状态寄存器置有效位后，心跳监测模块进入向相应的芯片是否执行复位的确认流程。心跳监测模块20通过GPIO管脚连接至被监测芯片10的Reset管脚。因此，可以在关键线程或进程失效后可对芯片10进行重启。

上述多个寄存器还可以包括复位使能寄存器，用于心跳状态寄存器被置有效位以后，确认是否触发复位功能。

另外，心跳监测装置还可以包括：外部复位控制器件40，与心跳监测模块20连接，其中，心跳监测模块20基于复位使能寄存器的逻辑值和外部复位控制器件40的逻辑值而向相应的芯片10发送复位信号。该外部复位控制器件40可采用跳线40，心跳监测模块20可通过GPIO连接具有复位功能的Disable跳线40。具有复位控制功能的Disable跳线40作为心跳监测模块20外部预留的硬件控制，其优先级与心跳监测模块20内部的复位使能寄存器一致。

各个芯片10通过总线50与心跳监测模块20连接，并通过总线50读取和写入对应的心跳监测使能寄存器、心跳中断确认时间寄存器的值和复位使能寄存器的值。被监测芯片10与心跳监测模块20可以通过I2C总线50进行通信。各个芯片10对其他的芯片10对应的心跳监测使能寄存器、心跳中断确认时间寄存器和复位使能寄存器具有读取权限，并且，各个芯片10对每个芯片10对应的心跳状态寄存器具有读取权限。通过这种将心跳功能多种寄存器配合的方法，使得I2C总线50能够灵活地对心跳功能进行配置。并且，连接于同一心跳监测模块的多个芯片可获取所有芯片的心跳状态，形成了共享机制，因此多个芯片可以共享访问心跳状态。

以下结合图1至图2所示，对本发明的技术方案进行详细说明。

图2示出了心跳监测模块20的运行方法的流程图。结合图1和图2所示，心跳监测模块20监测心跳的方法包括：系统上电，心跳监测模块20初始化可在几百毫秒级别完成。上电复位电路30在心跳监测模块20上电几百毫秒后发送Reset低脉冲信号，心跳监测模块20接收到后，对内部寄存器初始化；在其内部为对应的芯片10分别初始化心跳状态寄存器默认值，初始化心跳监测使能寄存器默认值，初始化心跳中断确认时间寄存器默认值，初始化复位使能寄存器默认值。初始化完成后，开始正常工作。心跳监测模块20正常工作。判断心跳监测使能寄存器是否在有效位，如在有效位监测模块20监测心跳信号高低电平变化，如不在有效位则不启动心跳监测，同时轮训地去判断心跳监测使能寄存器是否变为有效。心跳监测启动后，如果几毫秒内，无高低电平变化，则心跳中断，开始对中断时间开始计值，此值与心跳中断确认时间寄存器值进行比较，超过后触发心跳状态寄存器置有效位，并根据(复位使能寄存器)逻辑与(复位功能的Disable跳线40)判断是否触发复位功能。如果心跳中断计时器值在超过心跳中断确认时间寄存器值前，心跳信号高低电平变化一次，则心跳中断计时器停止被清零，心跳状态寄存器不会被置有效位。复位功能由某个心跳信号触发，还是多个心跳信号均可独立触发，可以由复位使能寄存器决定。

被监测芯片的运行方法如下：系统上电，各个芯片10(即被监测芯片)上电初始化在几秒到几百秒完成。各个芯片10根据芯片型号不同初始化时间不同。各个芯片10初始化心跳GPIO完毕后，发送心跳信号；心跳信号是变化的高低电平逻辑信号，速率几十千赫兹；心跳信号嵌入在各个芯片10被监测的关键进程或线程中，若程序良好运行，则心跳信号就会高低变化，若程序挂死，则心跳信号停止变化。各个芯片10通过I2C总线50对本组心跳监测模块20的心跳监测使能寄存器、心跳中断确认时间寄存器、复位使能寄存器值有写/读权限，对于其他芯片10的心跳监测模块20的只有读权限；对于心跳状态寄存器，各个芯片10均只有读权限；芯片10读取所有心跳状态寄存器的值，即可监控芯片关键线程或进程底层运行状态信息，可判断出线程或进程是否挂死。芯片10的Reset管脚接收心跳监测模块20的低脉冲信号。在芯片关键进程或线程挂死时，可用于重置芯片。

另外，心跳监测模块判断心跳是否中断的方法包括：使用两路时钟信号，一路为来自被监测芯片的心跳信号，另外一路为心跳监测模块本身监测时钟。其中，监测时钟的频率低于心跳信号的频率。使用心跳信号频率作为时钟，对计数器一直加1。计时器溢出后变零，继续加1，正常运行。使用监测时钟的上升或下降沿去判断该计数器是否变化，如果变化则心跳信号在正常高低电平变化，如果不变化，则心跳信号已经是某种持续电平，心跳中断。由于心跳信号频率为几十千赫兹，因此监测时钟可以在千级赫兹频率上侦测到心跳中断。即实现毫秒级别的心跳中断判断。

根据本发明的实施例，还提供了一种芯片的心跳监测方法，包括以下步骤：

各个芯片分别向心跳监测模块发送心跳信号，心跳信号嵌入在各个芯片的被监测线程中；

心跳监测模块对心跳信号进行监测、并根据心跳信号对被监测线程的运行状态进行监测。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种芯片的心跳监测装置，其特征在于，包括：

心跳监测模块，多个芯片分别向心跳监测模块发送心跳信号，所述心跳信号嵌入在各个芯片的被监测线程中；

其中，所述心跳监测模块对所述心跳信号进行监测、并根据所述心跳信号对所述被监测线程的运行状态进行监测，

上电复位电路，用于向所述心跳监测模块发送复位信号，所述心跳监测模块响应于所述复位信号对用于监测心跳信号的多个寄存器同时进行初始化，

其中，所述多个寄存器包括心跳监测使能寄存器、心跳中断确认时间寄存器和心跳状态寄存器；

当心跳监测使能寄存在有效位时，根据所述心跳信号判断心跳中断后，心跳中断计时器开始对中断时间计值，并当所述中断时间大于所述心跳中断确认时间寄存器中的预设值时，触发所述心跳状态寄存器置有效位。

2.根据权利要求1所述的芯片的心跳监测装置，其特征在于，

当判断心跳中断后，所述心跳监测模块进入向相应的芯片是否执行复位的确认流程。

3.根据权利要求2所述的芯片的心跳监测装置，其特征在于，所述多个寄存器还包括复位使能寄存器，用于心跳状态寄存器被置有效位以后，确认是否触发复位功能。

4.根据权利要求3所述的芯片的心跳监测装置，其特征在于，还包括：外部复位控制器件，与所述心跳监测模块连接，用于心跳状态寄存器被置有效位以后，确认是否触发复位功能。

5.根据权利要求3所述的芯片的心跳监测装置，其特征在于，

各个芯片通过总线与所述心跳监测模块连接，并通过所述总线读取和写入对应的心跳监测使能寄存器的值、心跳中断确认时间寄存器的值和所述复位使能寄存器的值。

6.根据权利要求5所述的芯片的心跳监测装置，其特征在于，

各个芯片对其他的芯片对应的心跳监测使能寄存器、心跳中断确认时间寄存器和复位使能寄存器具有读取权限，并且，各个芯片对各个芯片对应的心跳状态寄存器具有读取权限。

7.一种芯片的心跳监测方法，其特征在于，包括：

各个芯片分别向心跳监测模块发送心跳信号，所述心跳信号嵌入在各个芯片的被监测线程中；

所述心跳监测模块对所述心跳信号进行监测、并根据所述心跳信号对所述被监测线程的运行状态进行监测，

上电复位电路向所述心跳监测模块发送复位信号，所述心跳监测模块响应于所述复位信号对用于监测心跳信号的多个寄存器同时进行初始化，

其中，所述多个寄存器包括心跳监测使能寄存器、心跳中断确认时间寄存器和心跳状态寄存器；

当心跳监测使能寄存在有效位时，根据所述心跳信号判断心跳中断后，心跳中断计时器开始对中断时间计值，并当所述中断时间大于所述心跳中断确认时间寄存器中的预设值时，触发所述心跳状态寄存器置有效位。

8.根据权利要求7所述的芯片的心跳监测方法，其特征在于，其中，所述心跳监测模块使用心跳信号频率作为时钟，对计数器进行累加；使用心跳监测模块的监测时钟的上升沿或下降沿判断计数器是否变化，并且，若计数器变化则判断心跳信号正常，若计数器不变化则判断心跳中断，同时能够实现毫秒级的心跳中断判断。

Images