CN110069381A - 一种通过cpld实现国产平台心跳检测的方法 - Google Patents

一种通过cpld实现国产平台心跳检测的方法 Download PDF

Info

Publication number
CN110069381A
CN110069381A CN201910212960.7A CN201910212960A CN110069381A CN 110069381 A CN110069381 A CN 110069381A CN 201910212960 A CN201910212960 A CN 201910212960A CN 110069381 A CN110069381 A CN 110069381A
Authority
CN
China
Prior art keywords
signal
heartbeat
cpld
detection
low level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910212960.7A
Other languages
English (en)
Inventor
姜微微
刘怀泉
周胜群
赵鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Chaoyue CNC Electronics Co Ltd
Original Assignee
Shandong Chaoyue CNC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Chaoyue CNC Electronics Co Ltd filed Critical Shandong Chaoyue CNC Electronics Co Ltd
Priority to CN201910212960.7A priority Critical patent/CN110069381A/zh
Publication of CN110069381A publication Critical patent/CN110069381A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提出的一种通过CPLD实现国产平台心跳检测的方法，在固件运行时周期性的通过CPU上某一个GPIO引脚上产生5ms的低电平信号，并将该信号作为心跳检测信号。CPLD实时检测GPIO端的心跳信号，6秒钟之内若收到心跳信号，则认为系统工作正常，若超过6秒还没有收到心跳信号，则认为系统工作不正常，发出复位信号，复位整个系统。固件在加载OS之前，在该GPIO引脚上产生500ms的低电平信号，并将该信号作为心跳结束信号。CPLD检测到心跳结束信号后，则停止检查心跳。

Description

一种通过CPLD实现国产平台心跳检测的方法
技术领域
本发明涉及计算机技术领域，更具体的说是涉及一种通过CPLD实现国产平台心跳检测的方法。
背景技术
目前，心跳检测作为一种提高系统可用性的措施，在服务器、计算机领域广为应用。随着国产处理器芯片的发展及安全可信要求的提高，国产平台在计算机领域占据越来越大的优势。
目前，X86平台在设备初始化运行时，可通过BIOS配置直观的展现设备运行状态；但是现有的国产平台无法实时判断系统当前状态，因此，如何实现国产平台的心跳检测，是我们亟待解决的问题。
发明内容
针对以上问题，本发明的目的在于提供一种通过CPLD实现国产平台心跳检测的方法，通过实时检测固件加载过程中的电平状态，实现与CPU的心跳通信，从而判断系统运行状态是否正常。
本发明为实现上述目的，通过以下技术方案实现：一种通过CPLD实现国产平台心跳检测的方法，包括如下步骤：
步骤1：在国产平台上加载预设固件；
步骤2：预设固件运行时周期性的通过CPU上的GPIO引脚上产生5ms的低电平信号，并将所述低电平信号作为心跳检测信号；
步骤3：通过CPLD实时检测GPIO引脚上的心跳信号，在预设计时时间之内若收到心跳信号，则认为系统工作正常，若超过预设计时时间还没有收到心跳信号，则认为系统工作不正常，发出复位信号，复位整个系统。
进一步，所述步骤3之后还包括：
步骤4：GPIO引脚上产生500ms的低电平信号，并将所述低电平信号作为心跳结束信号，CPLD检测到心跳结束信号后，则CPLD停止检测心跳信号。
进一步，如果CPU的GPIO引脚的电平与CPLD的IO port电平不一致，采用电平转换芯片，用于保证两端的电平一致。
进一步，所述预设计时时间为6S。
进一步，所述步骤1之前还包括；开机启动后等待5S，用于确保CPU初始化完成。
进一步，通过预设程序定义GPIO引脚的REG_CRU_SEL_GPIO_ADDR，并配置高低电平输出，作为心跳信号。
进一步，在通过CPLD实时检测GPIO引脚上的心跳信号之前，在CPLD中预设看门狗模块，并分别预定义看门狗模块内的信号。
进一步，所述预定义看门狗模块内的信号具体包括：
Clk定义为输入信号，并设定为50Mhz时钟的分频输入；
rst定义为模块复位信号；
wdog_sig定义为看门狗复位信号触发输入；
o_rst定义为输出信号，如果6S内未收到脉冲心跳，则输出用于调试的低电平；
stop定义为心跳检测停止信号，设定为500ms的低电平；
wdog_rst定义为复位输出，如果连续6秒内无wdog_sig变化且未收到stop信号，则输出低电平，用于控制CPU的重启/复位。
对比现有技术，本发明有益效果在于：本发明提出的一种通过CPLD实现国产平台心跳检测的方法，在国产平台上通过实时检测固件加载过程中的电平状态，实现与CPU的心跳通信，从而判断系统运行状态是否正常。
本发明有效解决了现有国产平台无法实时判断系统当前状态的技术问题，实现了国产平台的心跳检测，通过CPLD实现，具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化的优点，并可广泛应用于各种国内平台上。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
附图1是本发明的实施例一的方法流程图。
附图2是本发明的实施例二的方法流程图。
具体实施方式
下面结合附图对本发明的具体实施方式做出说明。
实施例一：
如图1所示的一种通过CPLD实现国产平台心跳检测的方法，包括如下步骤：
步骤1：在国产平台上加载预设固件。
步骤2：预设固件运行时周期性的通过CPU上的GPIO引脚上产生5ms的低电平信号，并将所述低电平信号作为心跳检测信号。
步骤3：通过CPLD实时检测GPIO引脚上的心跳信号，在预设计时时间之内若收到心跳信号，则认为系统工作正常，若超过预设计时时间还没有收到心跳信号，则认为系统工作不正常，发出复位信号，复位整个系统。
步骤4：在GPIO引脚上产生500ms的低电平信号，并将所述低电平信号作为心跳结束信号，CPLD检测到心跳结束信号后，则CPLD停止检测心跳信号。
实施例二：
如图2所示的一种通过CPLD实现国产平台心跳检测的方法，包括如下步骤：
步骤1：开机启动后等待5S，用于确保CPU初始化完成。
步骤2：在国产平台上加载预设固件。
步骤3：预设固件运行时周期性的通过CPU上的GPIO引脚上产生5ms的低电平信号，并将所述低电平信号作为心跳检测信号。
具体来说，通过预设程序定义GPIO引脚的REG_CRU_SEL_GPIO_ADDR，并配置高低电平输出，作为心跳信号。
步骤4：在CPLD中预设看门狗模块，并分别预定义看门狗模块内的信号。
具体包括：
Clk定义为输入信号，并设定为50Mhz时钟的分频输入；
rst定义为模块复位信号；
wdog_sig定义为看门狗复位信号触发输入；
o_rst定义为输出信号，如果6S内未收到脉冲心跳，则输出用于调试的低电平；
stop定义为心跳检测停止信号，设定为500ms的低电平；
wdog_rst定义为复位输出，如果连续6秒内无wdog_sig变化且未收到stop信号，则输出低电平，用于控制CPU的重启/复位。
步骤5：通过CPLD实时检测GPIO引脚上的心跳信号，在6S之内若收到心跳信号，则认为系统工作正常，若超过6S还没有收到心跳信号，则认为系统工作不正常，发出复位信号，复位整个系统。
其中，如果CPU的GPIO引脚的电平与CPLD的IO port电平不一致，采用电平转换芯片，用于保证两端的电平一致。
步骤6：在GPIO引脚上产生500ms的低电平信号，并将所述低电平信号作为心跳结束信号，CPLD检测到心跳结束信号后，则CPLD停止检测心跳信号。
综上，本发明在运行时，在固件运行过程中周期性的通过CPU上某一个GPIO引脚上产生5ms的低电平信号，并将该信号作为心跳检测信号。CPLD实时检测GPIO端的心跳信号，6秒钟之内若收到心跳信号，则认为系统工作正常，若超过6秒还没有收到心跳信号，则认为系统工作不正常，发出复位信号，复位整个系统。固件在加载OS之前，在该GPIO引脚上产生500ms的低电平信号，并将该信号作为心跳结束信号。CPLD检测到心跳结束信号后，则停止检查心跳。
结合附图和具体实施例，对本发明作进一步说明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所限定的范围。

Claims (8)

1.一种通过CPLD实现国产平台心跳检测的方法，其特征在于，包括如下步骤：
步骤1：在国产平台上加载预设固件；
步骤2：预设固件运行时周期性的通过CPU上的GPIO引脚上产生5ms的低电平信号，并将所述低电平信号作为心跳检测信号；
步骤3：通过CPLD实时检测GPIO引脚上的心跳信号，在预设计时时间之内若收到心跳信号，则认为系统工作正常，若超过预设计时时间还没有收到心跳信号，则认为系统工作不正常，发出复位信号，复位整个系统。
2.根据权利要求1所述的通过CPLD实现国产平台心跳检测的方法，其特征在于，所述步骤3之后还包括：
步骤4：在GPIO引脚上产生500ms的低电平信号，并将所述低电平信号作为心跳结束信号，CPLD检测到心跳结束信号后，则CPLD停止检测心跳信号。
3.根据权利要求1所述的通过CPLD实现国产平台心跳检测的方法，其特征在于：如果CPU的GPIO引脚的电平与CPLD的IO port电平不一致，采用电平转换芯片，用于保证两端的电平一致。
4.根据权利要求1所述的通过CPLD实现国产平台心跳检测的方法，其特征在于，所述预设计时时间为6S。
5.根据权利要求1所述的通过CPLD实现国产平台心跳检测的方法，其特征在于，所述步骤1之前还包括；开机启动后等待5S，用于确保CPU初始化完成。
6.根据权利要求1所述的通过CPLD实现国产平台心跳检测的方法，其特征在于：通过预设程序定义GPIO引脚的REG_CRU_SEL_GPIO_ADDR，并配置高低电平输出，作为心跳信号。
7.根据权利要求1所述的通过CPLD实现国产平台心跳检测的方法，其特征在于：在通过CPLD实时检测GPIO引脚上的心跳信号之前，在CPLD中预设看门狗模块，并分别预定义看门狗模块内的信号。
8.根据权利要求7所述的通过CPLD实现国产平台心跳检测的方法，其特征在于，所述预定义看门狗模块内的信号具体包括：
Clk定义为输入信号，并设定为50Mhz时钟的分频输入；
rst定义为模块复位信号；
wdog_sig定义为看门狗复位信号触发输入；
o_rst定义为输出信号，如果6S内未收到脉冲心跳，则输出用于调试的低电平；
stop定义为心跳检测停止信号，设定为500ms的低电平；
wdog_rst定义为复位输出，如果连续6秒内无wdog_sig变化且未收到stop信号，则输出低电平，用于控制CPU的重启/复位。
CN201910212960.7A 2019-03-20 2019-03-20 一种通过cpld实现国产平台心跳检测的方法 Pending CN110069381A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910212960.7A CN110069381A (zh) 2019-03-20 2019-03-20 一种通过cpld实现国产平台心跳检测的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910212960.7A CN110069381A (zh) 2019-03-20 2019-03-20 一种通过cpld实现国产平台心跳检测的方法

Publications (1)

Publication Number Publication Date
CN110069381A true CN110069381A (zh) 2019-07-30

Family

ID=67366432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910212960.7A Pending CN110069381A (zh) 2019-03-20 2019-03-20 一种通过cpld实现国产平台心跳检测的方法

Country Status (1)

Country Link
CN (1) CN110069381A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112486758A (zh) * 2020-10-28 2021-03-12 苏州浪潮智能科技有限公司 一种基于cpld的处理器心跳检测方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050207105A1 (en) * 2003-04-23 2005-09-22 Dot Hill Systems Corporation Apparatus and method for deterministically performing active-active failover of redundant servers in a network storage appliance
CN101382872A (zh) * 2008-10-21 2009-03-11 浪潮电子信息产业股份有限公司 一种通过检测心跳对sas与sata信号进行双控存储切换控制方法
CN105871849A (zh) * 2016-04-05 2016-08-17 山东超越数控电子有限公司 一种防火墙系统架构
CN206209580U (zh) * 2016-09-08 2017-05-31 深圳中电长城信息安全系统有限公司 一种计算机以及用于计算机主板的复位电路
US20170213053A1 (en) * 2016-01-25 2017-07-27 Raytheon Company Firmware security interface for field programmable gate arrays
CN107133119A (zh) * 2017-05-02 2017-09-05 郑州云海信息技术有限公司 一种通过cpld实现硬件看门狗功能的方法
CN109032883A (zh) * 2018-03-15 2018-12-18 山东超越数控电子股份有限公司 一种应用于机架模块的软硬件看门狗结构及实现方法
CN109254894A (zh) * 2018-08-20 2019-01-22 曙光信息产业(北京)有限公司 芯片的心跳监测装置及方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050207105A1 (en) * 2003-04-23 2005-09-22 Dot Hill Systems Corporation Apparatus and method for deterministically performing active-active failover of redundant servers in a network storage appliance
CN101382872A (zh) * 2008-10-21 2009-03-11 浪潮电子信息产业股份有限公司 一种通过检测心跳对sas与sata信号进行双控存储切换控制方法
US20170213053A1 (en) * 2016-01-25 2017-07-27 Raytheon Company Firmware security interface for field programmable gate arrays
CN105871849A (zh) * 2016-04-05 2016-08-17 山东超越数控电子有限公司 一种防火墙系统架构
CN206209580U (zh) * 2016-09-08 2017-05-31 深圳中电长城信息安全系统有限公司 一种计算机以及用于计算机主板的复位电路
CN107133119A (zh) * 2017-05-02 2017-09-05 郑州云海信息技术有限公司 一种通过cpld实现硬件看门狗功能的方法
CN109032883A (zh) * 2018-03-15 2018-12-18 山东超越数控电子股份有限公司 一种应用于机架模块的软硬件看门狗结构及实现方法
CN109254894A (zh) * 2018-08-20 2019-01-22 曙光信息产业(北京)有限公司 芯片的心跳监测装置及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
邢维艳等: "用AT91RM9200构建高可靠嵌入式系统", 《单片机与嵌入式系统应用》 *
陈晓俊: "基于CPLD的看门狗电路设计应用", 《科技风》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112486758A (zh) * 2020-10-28 2021-03-12 苏州浪潮智能科技有限公司 一种基于cpld的处理器心跳检测方法及装置
CN112486758B (zh) * 2020-10-28 2022-11-25 苏州浪潮智能科技有限公司 一种基于cpld的处理器心跳检测方法及装置

Similar Documents

Publication Publication Date Title
US9928077B2 (en) Chip starting method, multi-core processor chip and storage medium
TWI516959B (zh) A method and device for debugging Godson CPU and north and south bridge wafers
US20130103935A1 (en) Method and system for programmable power state change in a system-on-a-chip device
CN107704258B (zh) Uboot升级方法、系统及终端设备
CN104125504B (zh) 一种基于持续集成的部署方法、装置及系统
CN103257922B (zh) 一种快速测试bios与os接口代码可靠性的方法
CN110069381A (zh) 一种通过cpld实现国产平台心跳检测的方法
US11874787B2 (en) Platform controller hub (PCH) chipsets in platforms as extended IO expander(s)
US7698544B2 (en) Automatic halting of a processor in debug mode due to reset
TWI515550B (zh) 晶片裝置及其電子系統
US9858087B2 (en) System platform supporting infrared receiver/transmitter and operation method thereof
CN101159499B (zh) 一种硬件模块的测试方法
CN201035573Y (zh) 一种闪存微控制器
CN110162499B (zh) 一种peci总线切换装置、方法及系统
CN104142839B (zh) 一种防止音频芯片初始化失效的方法
CN109344107A (zh) 一种Linux系统控制台设置的方法和装置
CN106484438B (zh) 计算机开机方法和系统
CN112486758B (zh) 一种基于cpld的处理器心跳检测方法及装置
US20150082107A1 (en) State machine based functional stress tests
CN114942871A (zh) 一种nfc芯片的测试方法、装置、可读介质及电子设备
CN110781501B (zh) 一种控制电路及服务器
Shin et al. Soft Core Firmware-Based Board Management Module for High Performance Blockchain/Fintech Servers
CN103902423A (zh) 一种调试中央处理器死机的方法和系统
CN108388481B (zh) Olt设备的智能看门狗电路系统
CN102841877B (zh) 工作模式的检测方法、自动检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190730

RJ01 Rejection of invention patent application after publication