CN107133119A - 一种通过cpld实现硬件看门狗功能的方法 - Google Patents

Abstract

本发明公开一种通过CPLD实现硬件看门狗功能的方法，涉及服务器硬件设计领域，通过CPLD芯片Verilog编程方式实现看门狗功能，经CPLD芯片一个IO端口将受监控模块的喂狗信号输入CPLD芯片，经CPLD另一个IO端口将复位信号输入至受监控模块；一段时间内，若CPLD芯片接收的喂狗信号有高低电平变化，则表示受监控模块工作正常，CPLD芯片输出高电平信号；若CPLD芯片接收的喂狗信号没有电平变化，则判断受监控模块异常或死掉，CPLD芯片输出低电平信号。本发明可以节约成本，节省主板的布局布线空间，提高主板设计的集成度，降低板卡功耗，提高服务器运行的稳定性。

Description

一种通过CPLD实现硬件看门狗功能的方法

技术领域

本发明涉及服务器硬件设计领域，具体的说是一种通过CPLD实现硬件看门狗功能的方法。

背景技术

为了提高服务器运行的可靠性，防止服务器某些功能模块在运行过程中失去响应影响整机的正常工作，目前，监控主板上各个模块是否正常工作，均是通过MAX16058、MAX813等看门狗芯片检测BMC(Baseboard management controller,基板管理控制器)等模块是否正常工作实现的。看门狗芯片（Watchdog Timer，WDT）,是一个定时器电路，一般有一个输入叫喂狗，一个输出到受监控端的RST端，受监控端正常工作时每隔一段时间输出一个信号到喂狗端，给WDT清零；看门狗芯片接收受监控模块发出的喂狗信号来判断其是否在正常工作。如在一段时间内（1分钟或其他时间段）看门狗芯片没有收到喂狗信号即受监控模块失去响应时，会输出reset复位信号到受监控端使其复位，保证受监控模块能快速从异常状况恢复。监控时长需要通过看门狗芯片的外围电阻、电容等器件来调节。

通过MAX16058、MAX813等看门狗芯片检测BMC(Baseboard managementcontroller,基板管理控制器)等模块的工作状态，需要增加额外的芯片，占据主板上紧张的布局布线空间，增加成本。看门狗芯片为不可编程芯片，其可识别的喂狗信号形式有限，无法兼容各个模块的喂狗信号。调整看门狗的监控时长需要通过rework方式更换器件才能实现，兼容性差、调整不方便。Rework是指重焊接，将PCB板上原有器件取下，更换上其余器件的操作方法。

发明内容

本发明针对目前技术发展的需求和不足之处，提供一种通过CPLD实现硬件看门狗功能的方法。

本发明所述一种通过CPLD实现硬件看门狗功能的方法，解决上述技术问题采用的技术方案如下：所述通过CPLD实现硬件看门狗功能的方法，通过CPLD芯片Verilog编程方式实现看门狗功能，经CPLD芯片一个IO端口将受监控模块的喂狗信号输入CPLD芯片，经CPLD另一个IO端口将复位信号输入至受监控模块；

一段时间内，通过监控受监控模块（BMC模块）输入的喂狗信号电平变化，来判断受监控模块是否正常工作。

优选的，一定时间内，若CPLD芯片接收的喂狗信号有高低电平变化，则表示受监控模块工作正常，CPLD芯片输出高电平信号。

优选的，一定时间内，若CPLD芯片接收的喂狗信号没有电平变化，保持为高电平或低电平，则判断受监控模块异常或死掉，CPLD芯片输出低电平信号。

优选的，所述CPLD芯片上计数器（WDT_timer_count）计数值时，在每次输入信号电平变化时均清零；在输入信号的电平维持不变时，计数器从零开始累加计数；若超出规定时间，则CPLD芯片输出低电平信号。

本发明所述一种通过CPLD实现硬件看门狗功能的方法，与现有技术相比具有的有益效果是：本发明借助CPLD芯片编程方式来实现看门狗功能，节约一颗或多颗看门狗芯片，降低服务器成本；节省主板的布局布线空间，提高主板设计的集成度，降低布局布线难度；降低板卡功耗，提高服务器运行的稳定性。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本发明所述一种通过CPLD实现硬件看门狗功能的方法进一步详细说明。

服务器主板上一般通过CPLD芯片来实现时序控制等各个功能，并且CPLD为可编程逻辑硬件。为了解决现有服务器主板看门狗功能所存在的问题，本发明提出了一种通过CPLD实现硬件看门狗功能的方法。该方法通过CPLD芯片监控BMC模块输出喂狗信号，对BMC模块是否正常工作作出判断；若BMC模块无法正常输出喂狗信号，则CPLD芯片输出复位信号使得BMC模块复位。

实施例：

本实施例所述通过CPLD实现硬件看门狗功能的方法，通过CPLD芯片Verilog编程方式实现看门狗功能，经CPLD芯片一个IO端口将受监控模块的喂狗信号输入CPLD芯片，经CPLD另一个IO端口将复位信号输入至受监控模块；

一段时间内，通过监控受监控模块（BMC模块）输入的喂狗信号电平变化，来判断受监控模块是否正常工作。

一定时间内，若CPLD芯片接收的喂狗信号有高低电平变化，则表示受监控模块工作正常，CPLD芯片输出高电平信号。

一定时间内，若CPLD芯片接收的喂狗信号没有电平变化，保持为高电平或低电平，则判断受监控模块异常或死掉，CPLD芯片输出低电平信号。

同时，所述CPLD芯片上计数器（WDT_timer_count）计数值时，在每次输入信号电平变化时均清零；在输入信号的电平维持不变时，计数器从零开始累加计数；若超出规定时间，则CPLD芯片输出低电平信号。

本实施例所述通过CPLD实现硬件看门狗功能的方法，其具体实施过程如下：

第一，所述CPLD芯片对受监控模块的喂狗信号，通过两拍位移计数器缓存；

第二，若CPLD芯片的输入信号有电平变化，则将表示时间长短的计数器WDT_timer_count清空；若无输入信号电平变化，则将该计数器在每个时钟上升沿处+1；

第三，若WDT_timer_count的计数器值达到预设的时间长短，例如1min，则控制reset_output输出一段时间低电平；否则一直输出高电平；

将上述三个步骤逐一通过Verilog语言编程方式实现，即可通过CPLD芯片实现硬件看门狗功能。

其中，所述CPLD芯片内对受监控模块的喂狗信号通过两拍位移寄存器缓存：

WDT_input_buffer[1:0] <={WDT_input_buffer[0],WDT_input};

若WDT_input_buffer的两位一致，表示喂狗信号没有电平变化，若WDT_input_buffer两位不一致，表示有电平变化；

是否有电平变化以 edge_flag_n设置为0或者1来区分；

always @(posedge sys_clk or negedge rst_n)

begin

if (~rst_n)

edge_flag_n <= 1'b1;

else

begin

if ((WDT_input_buffer == 2'b01) || (WDT_input_buffer == 2'b10) )

edge_flag_n <= 1'b0;

else

edge_flag_n <= 1'b1;

end

end。

在服务器主板上，为了提高服务器正常稳定运行，所述受监控模块为BMC模块。本实施例通过CPLD实现硬件看门狗功能的具体过程如下：

1）上电BMC模块复位， CPLD芯片输出为高电平；

2）一段时间内（例如1分钟），BMC模块输入信号由高低电平变化，表明BMC模块工作正常，CPLD芯片输出高电平信号；

3）若BMC模块输入信号超出一段时间(比如4分钟)没有电平变化，则表明BMC模块死掉，CPLD芯片输出低电平信号；

4）当BMC模块恢复输入有变化的电平时，CPLD芯片输入信号立刻变为高电平。

具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的权利要求书的且任何所属技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。

Claims (5)

1.一种通过CPLD实现硬件看门狗功能的方法，其特征在于,通过CPLD芯片Verilog编程方式实现看门狗功能，经CPLD芯片一个IO端口将受监控模块的喂狗信号输入CPLD芯片，经CPLD另一个IO端口将复位信号输入至受监控模块；

一段时间内，通过监控受监控模块输入的喂狗信号电平变化，来判断受监控模块是否正常工作。

2.根据权利要求1所述一种通过CPLD实现硬件看门狗功能的方法，其特征在于, 一定时间内，若CPLD芯片接收的喂狗信号有高低电平变化，则表示受监控模块工作正常，CPLD芯片输出高电平信号。

3.根据权利要求2所述一种通过CPLD实现硬件看门狗功能的方法，其特征在于, 一定时间内，若CPLD芯片接收的喂狗信号没有电平变化，保持为高电平或低电平，则判断受监控模块异常或死掉，CPLD芯片输出低电平信号。

4.根据权利要求3所述一种通过CPLD实现硬件看门狗功能的方法，其特征在于,所述CPLD芯片上计数器计数值时，在每次输入信号电平变化时均清零；在输入信号的电平维持不变时，计数器从零开始累加计数；若超出规定时间，则CPLD芯片输出低电平信号。

5.根据权利要求1-4任一所述一种通过CPLD实现硬件看门狗功能的方法，其特征在于,所述受监控模块为BMC模块。