CN112486758B - 一种基于cpld的处理器心跳检测方法及装置 - Google Patents

一种基于cpld的处理器心跳检测方法及装置 Download PDF

Info

Publication number
CN112486758B
CN112486758B CN202011173190.9A CN202011173190A CN112486758B CN 112486758 B CN112486758 B CN 112486758B CN 202011173190 A CN202011173190 A CN 202011173190A CN 112486758 B CN112486758 B CN 112486758B
Authority
CN
China
Prior art keywords
processor
oses
reset
cpld
heartbeat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011173190.9A
Other languages
English (en)
Other versions
CN112486758A (zh
Inventor
孔维宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011173190.9A priority Critical patent/CN112486758B/zh
Publication of CN112486758A publication Critical patent/CN112486758A/zh
Application granted granted Critical
Publication of CN112486758B publication Critical patent/CN112486758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1438—Restarting or rejuvenating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种基于CPLD的处理器心跳检测方法及装置，所述方法步骤：S1.设置OSES处理器的末级电源信号与CPLD复位信号共同控制OSES处理器的复位；S2.首次开机时，设置CPLD复位信号无效，通过OSES处理器的末级电源信号控制OSES解复位；S3.设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，并在OSES处理器心跳信号异常且异常持续时间达到第一阈值时，输出CPLD复位信号控制OSES处理器复位，以及统计复位次数。本发明对国产CPU平台OSES处理器心跳异常情况进行检测，并进行OSES处理器复位，再通过统计复位次数对OSES处理器心跳进行分析，对后期修复策略提供参考。

Description

一种基于CPLD的处理器心跳检测方法及装置
技术领域
本发明属于CPU监控技术领域，具体涉及一种基于CPLD的处理器心跳检测方法及装置。
背景技术
OSES，是MIPS处理器的简称。
在国产存储服务器行业应用中，CPU作为存储系统的运算和控制核心，是数据处理、程序运算的最终执行单元，国产CPU自产生以来，在逻辑结构、运行效率及功能上取得了巨大的成功。但是国产CPU也存在自身的设计缺陷，如内核运行不稳定、功耗不稳定以及其它不可预知的缺陷，在运行过程中经过会出现系统宕机或重启的情况。针对国产CPU出现的问题或无反应的情况需要对CPU进行单独的复位操作。
CPLD为作为可编程逻辑器件，已经在多个领域广泛应用。CPLD具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、保密性强、价格低等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计之中。
基于硬件的看门狗功能已经在CPU或其它方案上已经大量使用，但是当硬件出现问题无法实现对芯片实现整体复位。
此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种基于CPLD的OSES心跳检测方法及装置，是非常有必要的。
发明内容
针对现有技术的上述国产CPU需要单独进行复位操作，而现有硬件看门狗功能无法对芯片实现整体复位的缺陷，本发明提供一种基于CPLD的处理器心跳检测方法及装置，以解决上述技术问题。
第一方面，本发明提供一种基于CPLD的处理器心跳检测方法，包括如下步骤：
S1.设置OSES处理器的末级电源信号与CPLD复位信号共同控制OSES处理器的复位；
S2.首次开机时，设置CPLD复位信号无效，通过OSES处理器的末级电源信号控制OSES处理器解复位；
S3.设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，并在OSES处理器心跳信号异常且异常持续时间达到第一阈值时，输出CPLD复位信号控制OSES处理器复位，以及统计复位次数。
进一步地，步骤S1具体步骤如下：
S11.设置OSES处理器的末级电源信号与CPLD复位信号通过与门生成OSES处理器复位信号；
S12.设置OSES处理器复位信号控制OSES处理器复位。
进一步地，步骤S3具体步骤如下：
S31.设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，判断OSES处理器的心跳信号频率是否异常；
若是，进入步骤S32；
若否，返回步骤S31；
S32.判断OSES处理器的心跳信号异常持续时间段是否达到第一时间阈值；
若是，进入步骤S33；
若否，进入步骤S35；
S33.设置CPLD复位信号持续预设时间段，OSES处理器在预设时间段内进行复位；
S34.CPLD统计OSES处理器复位次数用于OSES处理器性能分析，OSES处理器重启，返回步骤S31；
S35.判断OSES的心跳信号频率是否仍然异常；
若是，返回步骤S32；
若否，返回步骤S31。
进一步地，步骤S31及步骤S35中，CPLD通过监测OSES处理器的心跳信号是否持续为高电平超过设定时间段，或者持续为低电平超过设定时间段，判断OSES处理器的心跳信号频率是否正常。
进一步地，步骤S31中，CPLD使用设定频率的采样脉冲定时采样OSES处理器的心跳信号。
进一步地，步骤S32中第一时间阈值取60s，设定频率取100ms，步骤S33中预设时间段取300us。
第二方面，本发明提供一种基于CPLD的处理器心跳检测装置，包括：
复位设置模块，用于设置OSES处理器的末级电源信号与CPLD复位信号共同控制OSES处理器的复位；
解复位模块，用于首次开机时，设置CPLD复位信号无效，通过OSES处理器的末级电源信号控制OSES处理器解复位；
心跳检测及复位模块，用于设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，并在OSES处理器心跳信号异常且异常持续时间达到第一阈值时，输出CPLD复位信号控制OSES处理器复位，以及统计复位次数。
进一步地，复位设置模块包括：
OSES处理器复位信号生成单元，用于设置OSES处理器的末级电源信号与CPLD复位信号通过与门生成OSES处理器复位信号；
复位控制单元，用于设置OSES处理器复位信号控制OSES处理器复位。
进一步地，心跳检测及复位模块包括：
心跳监测单元，用于设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，判断OSES处理器的心跳信号频率是否异常；
异常持续时间判断单元，用于OSES处理器心跳信号频率异常时，判断OSES处理器的心跳信号异常持续时间段是否达到第一时间阈值；
OSES复位单元，用于当心跳异常持续时间达到第一时间阈值时，设置CPLD复位信号持续设定时间段，OSES处理器在预设时间段内进行复位；
复位次数统计单元，用于设置CPLD统计OSES处理器复位次数用于OSES处理器性能分析，OSES处理器重启；
OSES心跳异常再判断单元，用于当心跳异常持续时间未达到第一时间阈值时，判断OSES处理器的心跳信号频率是否仍然异常。
进一步地，心跳监测单元中，CPLD通过监测OSES处理器的心跳信号是否持续为高电平超过设定时间段，或者持续为低电平超过设定时间段，判断OSES处理器的心跳信号频率是否正常。
本发明的有益效果在于，
本发明提供的基于CPLD的处理器心跳检测方法及装置，对国产CPU平台OSES处理器心跳异常情况进行检测，并进行OSES处理器复位，再通过统计复位次数对OSES处理器心跳进行分析，对后期修复策略提供参考。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的基于CPLD的处理器心跳检测方法流程示意图一；
图2是本发明的基于CPLD的处理器心跳检测方法流程示意图二；
图3为本发明的基于CPLD的处理器心跳检测装置示意图；
图中，1-复位设置模块；1.1- OSES处理器复位信号生成单元；1.2-复位控制单元；2-解复位模块；3-心跳检测及复位模块；3.1-心跳监测单元；3.2-异常持续时间判断单元；3.3- OSES复位单元；3.4-复位次数统计单元；3.5-OSES心跳异常再判断单元。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
实施例1：
如图1所示，本发明提供一种基于CPLD的处理器心跳检测方法，包括如下步骤：
S1.设置OSES处理器的末级电源信号与CPLD复位信号共同控制OSES处理器的复位；
S2.首次开机时，设置CPLD复位信号无效，通过OSES处理器的末级电源信号控制OSES处理器解复位；
S3.设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，并在OSES处理器心跳信号异常且异常持续时间达到第一阈值时，输出CPLD复位信号控制OSES处理器复位，以及统计复位次数。
实施例2：
如图2所示，本发明提供一种基于CPLD的处理器心跳检测方法，包括如下步骤：
S1.设置OSES处理器的末级电源信号与CPLD复位信号共同控制OSES处理器的复位；具体步骤如下：
S11.设置OSES处理器的末级电源信号与CPLD复位信号通过与门生成OSES处理器复位信号；
S12.设置OSES处理器复位信号控制OSES处理器复位；
S2.首次开机时，设置CPLD复位信号无效，通过OSES处理器的末级电源信号控制OSES处理器解复位；
S3.设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，并在OSES处理器心跳信号异常且异常持续时间达到第一阈值时，输出CPLD复位信号控制OSES处理器复位，以及统计复位次数；具体步骤如下：
S31.设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，判断OSES处理器的心跳信号频率是否异常；
若是，进入步骤S32；
若否，返回步骤S31；
S32.判断OSES处理器的心跳信号异常持续时间段是否达到第一时间阈值；
若是，进入步骤S33；
若否，进入步骤S35；
S33.设置CPLD复位信号持续预设时间段，OSES处理器在预设时间段内进行复位；
S34.CPLD统计OSES处理器复位次数用于OSES处理器性能分析，OSES处理器重启，返回步骤S31；
S35.判断OSES处理器的心跳信号频率是否仍然异常；
若是，返回步骤S32；
若否，返回步骤S31。
在某些实施例中，步骤S31及步骤S35中，CPLD通过监测OSES处理器的心跳信号是否持续为高电平超过设定时间段，或者持续为低电平超过设定时间段，判断OSES处理器的心跳信号频率是否正常；CPLD使用设定频率的采样脉冲定时采样OSES处理器的心跳信号；
步骤S32中第一时间阈值取60s，设定频率取100ms，步骤S33中预设时间段取300us。
实施例3：
本发明采用国产CPU系统，以飞腾FT2000+/64核ARMV8架构，支持arm64指令集为例，
OSES处理器的复位设计为P0V925_EXP_PG和RST_EXP_N_CPLD通过与门控制OSES处理器复位。P0V925_EXP_PG为OSES处理器的末级电源，RST_EXP_N_CPLD为CPLD给OSES处理器的复位信号；
OSES处理器的硬件管脚local_sxp_ready会以1s的周期定期输出0和1轮流交替的心跳信号，CPLD使用采样脉冲为100ms的信号定期采样此信号；
第一次开机时，RST_EXP_N_CPLD信号为高电平，P0V925电正常后解复位完成，实现对OSES的解复位；
OSES处理器正常时，会输出1Hz的心跳信号，CPLD通过检测此1Hz的心跳信号；
CPLD连续检测到local_sxp_ready常为0或1时，认为OSES处理器心跳异常；CPLD检测到心跳异常后，会统计异常事件；
当CPLD在60s内没有检测到心跳，会拉低RST_EXP_N_CPLD 300us，则300us内会实现OSES处理器的复位；
300us结束，CPLD统计复位OSES处理器复位次数，并作累加，OSES重启；
CPLD在60s内检测到local_sxp_ready心跳异常，会触发复位操作，OSES处理器芯片会重启，重启后重复进行心跳的检测操作，同时CPLD会对复位操作进行次数的累加操作，并放入CPLD的寄存器，外部的CPU可以通过此寄存器读取复位次数。
实施例4：
如图3所示，本发明提供一种基于CPLD的处理器心跳检测装置，包括：
复位设置模块1，用于设置OSES处理器的末级电源信号与CPLD复位信号共同控制OSES的复位；复位设置模块1包括：
OSES处理器复位信号生成单元1.1，用于设置OSES处理器的末级电源信号与CPLD复位信号通过与门生成OSES处理器复位信号；
复位控制单元1.2，用于设置OSES处理器复位信号控制OSES复位；
解复位模块2，用于首次开机时，设置CPLD复位信号无效，通过OSES处理器的末级电源信号控制OSES处理器解复位；
心跳检测及复位模块3，用于设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，并在OSES处理器心跳信号异常且异常持续时间达到第一阈值时，输出CPLD复位信号控制OSES处理器复位，以及统计复位次数；心跳检测及复位模块3包括：
心跳监测单元3.1，用于设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，判断OSES处理器的心跳信号频率是否异常；CPLD通过监测OSES的处理器心跳信号是否持续为高电平超过预设时间段，或者持续为低电平超过预设时间段，判断OSES处理器的心跳信号频率是否正常；
异常持续时间判断单元3.2，用于OSES处理器心跳信号频率异常时，判断OSES处理器的心跳信号异常持续时间段是否达到第一时间阈值；
OSES复位单元3.3，用于当心跳异常持续时间达到第一时间阈值时，设置CPLD复位信号持续预设时间段，OSES处理器在预设时间段内进行复位；
复位次数统计单元3.4，用于设置CPLD统计OSES处理器复位次数，OSES处理器重启；
OSES心跳异常再判断单元3.5，用于当心跳异常持续时间未达到第一时间阈值时，判断OSES处理器的心跳信号频率是否仍然异常。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (6)

1.一种基于CPLD的处理器心跳检测方法，其特征在于，包括如下步骤：
S1.设置OSES处理器的末级电源信号与CPLD复位信号共同控制OSES处理器的复位；步骤S1具体步骤如下：
S11.设置OSES处理器的末级电源信号与CPLD复位信号通过与门生成OSES处理器复位信号；
S12.设置OSES处理器复位信号控制OSES处理器复位；
S2.首次开机时，设置CPLD复位信号无效，通过OSES处理器的末级电源信号控制OSES处理器解复位；
S3.设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，并在OSES处理器心跳信号异常且异常持续时间达到第一阈值时，输出CPLD复位信号控制OSES处理器复位，以及统计复位次数；步骤S3具体步骤如下：
S31.设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，判断OSES处理器心跳信号频率是否异常；
若是，进入步骤S32；
若否，返回步骤S31；
S32.判断OSES处理器的心跳信号异常持续时间段是否达到第一时间阈值；
若是，进入步骤S33；
若否，进入步骤S35；
S33.设置CPLD复位信号持续预设时间段，OSES处理器在预设时间段内进行复位；
S34.CPLD统计OSES处理器复位次数用于OSES处理器性能分析，OSES处理器重启，返回步骤S31；
S35.判断OSES处理器的心跳信号频率是否仍然异常；
若是，返回步骤S32；
若否，返回步骤S31。
2.如权利要求1所述的基于CPLD的处理器心跳检测方法，其特征在于，步骤S31及步骤S35中，CPLD通过监测OSES处理器的心跳信号是否持续为高电平超过设定时间段，或者持续为低电平超过设定时间段，判断OSES处理器的心跳信号频率是否正常。
3.如权利要求2所述的基于CPLD的处理器心跳检测方法，其特征在于，步骤S31中，CPLD使用设定频率的采样脉冲定时采样OSES处理器的心跳信号。
4.如权利要求3所述的基于CPLD的处理器心跳检测方法，其特征在于，步骤S32中第一时间阈值取60s，设定频率取100ms，步骤S33中预设时间段取300us。
5.一种基于CPLD的处理器心跳检测装置，其特征在于，包括：
复位设置模块（1），用于设置OSES处理器的末级电源信号与CPLD复位信号共同控制OSES的复位；复位设置模块（1）包括：
OSES处理器复位信号生成单元（1.1），用于设置OSES处理器的末级电源信号与CPLD复位信号通过与门生成OSES处理器复位信号；
复位控制单元（1.2），用于设置OSES处理器复位信号控制OSES处理器复位；
解复位模块（2），用于首次开机时，设置CPLD复位信号无效，通过OSES处理器的末级电源信号控制OSES处理器解复位；
心跳检测及复位模块（3），用于设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，并在OSES处理器心跳信号异常且异常持续时间达到第一阈值时，输出CPLD复位信号控制OSES处理器复位，以及统计复位次数；心跳检测及复位模块（3）包括：
心跳监测单元（3.1），用于设置OSES处理器启动后，CPLD监测OSES处理器的心跳信号，判断OSES处理器的心跳信号频率是否异常；
异常持续时间判断单元（3.2），用于OSES处理器心跳信号频率异常时，判断OSES处理器的心跳信号异常持续时间段是否达到第一时间阈值；
OSES复位单元（3.3），用于当心跳异常持续时间达到第一时间阈值时，设置CPLD复位信号持续预设时间段，OSES处理器在预设时间段内进行复位；
复位次数统计单元（3.4），用于设置CPLD统计OSES处理器复位次数用于OSES处理器性能分析，OSES处理器重启；
OSES心跳异常再判断单元（3.5），用于当心跳异常持续时间未达到第一时间阈值时，判断OSES处理器的心跳信号频率是否仍然异常。
6.如权利要求5所述的基于CPLD的处理器心跳检测装置，其特征在于，心跳监测单元（3.1）中，CPLD通过监测OSES处理器的心跳信号是否持续为高电平超过设定时间段，或者持续为低电平超过设定时间段，判断OSES处理器的心跳信号频率是否正常。
CN202011173190.9A 2020-10-28 2020-10-28 一种基于cpld的处理器心跳检测方法及装置 Active CN112486758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011173190.9A CN112486758B (zh) 2020-10-28 2020-10-28 一种基于cpld的处理器心跳检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011173190.9A CN112486758B (zh) 2020-10-28 2020-10-28 一种基于cpld的处理器心跳检测方法及装置

Publications (2)

Publication Number Publication Date
CN112486758A CN112486758A (zh) 2021-03-12
CN112486758B true CN112486758B (zh) 2022-11-25

Family

ID=74927361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011173190.9A Active CN112486758B (zh) 2020-10-28 2020-10-28 一种基于cpld的处理器心跳检测方法及装置

Country Status (1)

Country Link
CN (1) CN112486758B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113867509B (zh) * 2021-09-08 2024-03-19 中国航空工业集团公司西安航空计算技术研究所 一种处理器复位自主识别方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063356A (zh) * 2009-11-18 2011-05-18 杭州华三通信技术有限公司 一种多中央处理单元cpu心跳检测系统及方法
CN108762971A (zh) * 2018-06-12 2018-11-06 烽火通信科技股份有限公司 一种看门狗电路的实现方法及系统
CN109143954A (zh) * 2018-07-26 2019-01-04 郑州云海信息技术有限公司 一种实现控制器复位的系统及方法
CN110069381A (zh) * 2019-03-20 2019-07-30 山东超越数控电子股份有限公司 一种通过cpld实现国产平台心跳检测的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063356A (zh) * 2009-11-18 2011-05-18 杭州华三通信技术有限公司 一种多中央处理单元cpu心跳检测系统及方法
CN108762971A (zh) * 2018-06-12 2018-11-06 烽火通信科技股份有限公司 一种看门狗电路的实现方法及系统
CN109143954A (zh) * 2018-07-26 2019-01-04 郑州云海信息技术有限公司 一种实现控制器复位的系统及方法
CN110069381A (zh) * 2019-03-20 2019-07-30 山东超越数控电子股份有限公司 一种通过cpld实现国产平台心跳检测的方法

Also Published As

Publication number Publication date
CN112486758A (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
Bacha et al. Dynamic reduction of voltage margins by leveraging on-chip ECC in Itanium II processors
US7191445B2 (en) Method using embedded real-time analysis components with corresponding real-time operating system software objects
RU2405192C2 (ru) Способ и устройство для отладки многоядерной системы
CN102467417B (zh) 计算机系统
US20160335149A1 (en) Peripheral Watchdog Timer
CN101271413A (zh) 计算机运行状态侦测及处理方法和系统
US8230270B2 (en) Monitoring device
CN101188828A (zh) 双处理器移动终端监控处理从处理器工作状态的方法
CN112486758B (zh) 一种基于cpld的处理器心跳检测方法及装置
CN100410911C (zh) 中断控制器、中断信号预处理电路及其中断控制方法
CN104156289A (zh) 基于检测电路的同步控制方法及系统
Seo et al. Non-intrusive in-situ requirements monitoring of embedded system
CN112035285A (zh) 基于高通平台的硬件看门狗电路系统及其监控方法
US8245075B2 (en) Overclocking CPU with stepwise increase in frequency by BIOS gaining control upon interrupt generated at predetermined intervals
RU2432601C2 (ru) Метод внедрения детерминизма среди множества интервалов тактирования
Qian et al. Load balancing on generalized hypercube and mesh multiprocessors with LAL
Wang et al. Wlcleaner: Reducing energy waste caused by wakelock bugs at runtime
CN203151453U (zh) 一种现场可编程门阵列器件掉电监控复位的电路
CN112068980B (zh) 采样cpu挂死前信息的方法和装置、设备和存储介质
CN107179911A (zh) 一种重启管理引擎的方法和设备
CN100369009C (zh) 使用系统管理中断信号的监控系统及方法
CN113312246A (zh) 验证环境的控制方法、装置、平台、设备和存储介质
CN113868036B (zh) 服务器时序异常监测方法、系统、终端及存储介质
CN106502860A (zh) 一种获取功耗信息的方法及装置
CN213423927U (zh) 一种主控芯片控制装置以及计算机设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant