CN213423927U - 一种主控芯片控制装置以及计算机设备 - Google Patents
一种主控芯片控制装置以及计算机设备 Download PDFInfo
- Publication number
- CN213423927U CN213423927U CN202022932182.XU CN202022932182U CN213423927U CN 213423927 U CN213423927 U CN 213423927U CN 202022932182 U CN202022932182 U CN 202022932182U CN 213423927 U CN213423927 U CN 213423927U
- Authority
- CN
- China
- Prior art keywords
- circuit
- control chip
- watchdog
- main control
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本实用新型公开了一种主控芯片控制装置以及计算机设备。主控芯片控制装置包括:数量大于1的看门狗电路;与看门狗电路连接的,用于向看门狗电路传输时钟信号的时钟电路;与主控芯片以及看门狗电路分别连接的,用于响应看门狗电路的复位信号,并根据复位信号对主控芯片进行复位的复位电路。本实用新型公开的主控芯片控制装置能够相对确保主控芯片运行时的稳定性。此外,本实用新型还提供一种计算机设备,有益效果同上所述。
Description
技术领域
本实用新型涉及计算机技术领域,特别是涉及一种主控芯片控制装置以及计算机设备。
背景技术
在微型计算机系统中,由于系统的主控芯片在工作时常常会受到来自外界的干扰,造成程序的运行偏离正常的运行路径而陷入死循环,程序的正常运行被打断,由主控芯片控制的系统无法继续工作,会造成整个系统的陷入停滞状态,发生不可预料的后果,因此产生了一种专门用于监测程序运行状态的模块或者芯片,俗称“看门狗”。
看门狗的本质是一个定时器电路,在主控芯片正常工作时,每隔一段时间输出一个清零信号到定时器,使定时器电路进行清零操作,如果在超时规定的时间没有清零信号传到定时器电路,则定时器电路定时超时将向主控芯片发送一个复位信号了使主控芯片复位,防止主控芯片死机。当计算机系统内的程序正常工作时,定时器电路总不能溢出,也就不会产生复位信号。如果程序出现故障,则定时器电路溢出产生复位信号并重启整个系统。
现有的系统一般只配置一个看门狗电路,且大多遵循一条“喂狗”语句原则,即在多个程序代码中只在一处喂狗,即多个程序代码均对一个定时器电路的计数器进行清零,这样导致多任务并列运行时,当有一个任务死机时,还可以在其他任务中进行喂狗,从而导致当系统有程序陷入死循环时,看门狗电路不能够对主控芯片进行正常复位,没有起到保护作用,另外,看门狗电路也有可能受到外界干扰造成电路异常,从而无法监测程序运行状态,无法保障程序执行可靠性,难以确保主控芯片运行时的稳定性。
由此可见,提供一种主控芯片控制装置,以确保主控芯片运行时的稳定性,是本领域技术人员需要解决的问题。
实用新型内容
本实用新型的目的是提供一种主控芯片控制装置,以确保主控芯片运行时的稳定性。
为解决上述技术问题,本实用新型提供一种主控芯片控制装置,包括:
数量大于1的看门狗电路;
与看门狗电路连接的,用于向看门狗电路传输时钟信号的时钟电路;
与主控芯片以及看门狗电路分别连接的,用于响应看门狗电路的复位信号,并根据复位信号对主控芯片进行复位的复位电路。
优选地,主控芯片包括多个子运算芯片;
相应的,复位电路与子运算芯片分别连接。
优选地,复位电路包括与子运算芯片的数量相同的复位子电路;
相应的,复位子电路与子运算芯片逐一对应连接,且看门狗电路分别与各复位子电路连接。
优选地,看门狗电路的数量为2。
优选地,时钟电路的数量与看门狗电路的数量相同,且时钟电路与看门狗电路之间存在唯一对应的连接关系。
优选地,时钟电路包括:
多个用于产生振荡时钟信号的振荡电路;
分别与振荡电路以及看门狗电路连接的,用于选择性导通振荡时钟信号的选择电路。
优选地,振荡电路包括RCL电路和/或XTAL电路。
优选地,还包括:
与各看门狗电路分别连接的,用于向看门狗电路提供运行参数的参数寄存器。
优选地,主控芯片包括SOC芯片、MCU芯片以及CPU芯片中的一种。
此外,本实用新型还提供一种计算机设备,包含如上述的主控芯片控制装置。
本实用新型所提供的主控芯片控制装置,包括一个以上数量的看门狗电路,以及与看门狗电路连接的,用于向看门狗电路传输时钟信号,以供看门狗电路根据时钟信号进行计时的时钟电路,并且还包括与主控芯片以及看门狗电路分别连接的,用于响应看门狗电路的复位信号,并根据复位信号对所述主控芯片进行复位的复位电路。由于主控芯片控制装置中包含多个看门狗电路,并且各个看门狗电路均与连接至主控芯片的复位电路连接,进而通过多个看门狗电路均能够实现对于主控芯片的复位操作,因此不同的程序代码之间能够对相应不同的看门狗电路实现喂狗,避免了当系统有程序陷入死循环时,看门狗电路不能够对主控芯片进行正常复位的情况;另外,由于主控芯片控制装置中包含冗余的看门狗电路,因此当存在特定的看门狗电路受到外界干扰造成电路异常时,仍存在有正常运行的看门狗电路监测程序的运行状态。可见,本实用新型公开的主控芯片控制装置能够相对确保主控芯片运行时的稳定性。此外,本实用新型还提供一种计算机设备,有益效果同上所述。
附图说明
为了更清楚地说明本实用新型实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例公开的一种主控芯片控制装置的结构示意图;
图2为本实用新型的场景实施例中程序执行的流程图;
图3为单一主控芯片系统复位场景下主控芯片控制装置的结构示意图;
图4为双主控芯片系统复位场景下主控芯片控制装置的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本实用新型保护范围。
现有的系统一般只配置一个看门狗电路,且大多遵循一条“喂狗”语句原则,即在多个程序代码中只在一处喂狗,即多个程序代码均对一个定时器电路的计数器进行清零,这样导致多任务并列运行时,当有一个任务死机时,还可以在其他任务中进行喂狗,从而导致当系统有程序陷入死循环时,看门狗电路不能够对主控芯片进行正常复位,没有起到保护作用,另外,看门狗电路也有可能受到外界干扰造成电路异常,从而无法监测程序运行状态,无法保障程序执行可靠性,难以确保主控芯片运行时的稳定性。
为此,本实用新型的核心是提供一种主控芯片控制装置,以确保主控芯片运行时的稳定性。
为了使本技术领域的人员更好地理解本实用新型方案,下面结合附图和具体实施方式对本实用新型作进一步的详细说明。
请参见图1所示,本实用新型实施例公开了一种主控芯片控制装置,包括:
数量大于1的看门狗电路10;
与看门狗电路10连接的,用于向看门狗电路10传输时钟信号的时钟电路20;
与主控芯片40以及看门狗电路10分别连接的,用于响应看门狗电路10的复位信号,并根据复位信号对主控芯片40进行复位的复位电路30。
需要说明的是,在本实施例中,看门狗电路10本质上来说就是一个定时器电路,具有一个输入端和一个输出端,其中输入端叫做“喂狗”,输出端连接到复位电路30,复位电路30通常可以为单片机。看门狗电路10的功能主要是通过计时的方式,按照预设周期查看主控芯片内部运行的程序是否“喂狗”,即传入计时清零的信号,一旦在预设周期内程序未传入清零信息,则看门狗电路10通过复位电路30向主控芯片40发出复位信号,即控制主控芯片40通过重启的方式释放程序占用的芯片运算资源,以此防止程序发生死循环。看门狗电路10在程序的中断中应具有最高的优先级。
另外,在本实施例中,时钟电路20与看门狗电路10连接,用于向看门狗电路10传输时钟信号,进而看门狗电路10能够根据时钟信号进行依照预设周期的计时。
另外,在本实施例中,主控芯片40中基于程序代码运行有相应程序,程序在运行时,会每间隔一段(小于看门狗电路10对应预设周期的)时长,向看门狗电路10传入计时清零的信号。
本实用新型所提供的主控芯片控制装置,包括一个以上数量的看门狗电路,以及与看门狗电路连接的,用于向看门狗电路传输时钟信号,以供看门狗电路根据时钟信号进行计时的时钟电路,并且还包括与主控芯片以及看门狗电路分别连接的,用于响应看门狗电路的复位信号,并根据复位信号对所述主控芯片进行复位的复位电路。由于主控芯片控制装置中包含多个看门狗电路,并且各个看门狗电路均与连接至主控芯片的复位电路连接,进而通过多个看门狗电路均能够实现对于主控芯片的复位操作,因此不同的程序代码之间能够对相应不同的看门狗电路实现喂狗,避免了当系统有程序陷入死循环时,看门狗电路不能够对主控芯片进行正常复位的情况;另外,由于主控芯片控制装置中包含冗余的看门狗电路,因此当存在特定的看门狗电路受到外界干扰造成电路异常时,仍存在有正常运行的看门狗电路监测程序的运行状态。可见,本实用新型公开的主控芯片控制装置能够相对确保主控芯片运行时的稳定性。
在上述实施例的基础上,作为一种优选的实施方式,主控芯片包括多个子运算芯片;
相应的,复位电路与子运算芯片分别连接。
需要说明的是,在本实施方式中,主控芯片中进一步包含多个子运算芯片,相当于主控芯片为包含有多个运算核的芯片,在此基础上,复位电路与主控芯片中的多个运算芯片分别连接,以此确保看门狗电路能够通过复位电路对主控芯片中的多个子运算芯片进行复位,进一步确保了在主控芯片中包括多个子运算芯片的情况下,看门狗电路对子运算芯片进行控制的灵活性。
更进一步的,作为一种优选的实施方式,复位电路包括与子运算芯片的数量相同的复位子电路;
相应的,复位子电路与子运算芯片逐一对应连接,且看门狗电路分别与各复位子电路连接。
需要说明的是,在本实施方式中,复位电路进一步包含有与子运算芯片的数量相同的复位子电路,进而复位子电路与子运算芯片之间逐一对应连接,并且看门狗电路分别与各复位子电路连接,也就是说,复位子电路与运算芯片的数量相同,并且复位子电路与运算芯片之间存在唯一对应关系。本实施方式进一步确保了在主控芯片中包括多个子运算芯片的情况下,看门狗电路通过复位电路对子运算芯片进行控制的灵活性。
更进一步的,作为一种优选的实施方式,看门狗电路的数量为2。
需要说明的是,本实施方式中的看门狗电路的数量为2,能够相对在确保主控芯片运行稳定性的同时,确保主控芯片控制装置中看门狗电路所占的空间资源。
在上述实施例的基础上,作为一种优选的实施方式,时钟电路的数量与看门狗电路的数量相同,且时钟电路与看门狗电路之间存在唯一对应的连接关系。
需要说明的是,本实施例的重点在于时钟电路的数量与看门狗电路的数量相同,并且每一个时钟电路均连接有与其唯一对应的看门狗电路,进而每一个看门狗电路均有独立的时钟电路提供时钟信号,因此能够进一步确保看门狗电路的稳定运行,进而确保主控芯片运行时的稳定性。
在上述实施例的基础上,作为一种优选的实施方式,时钟电路包括:
多个用于产生振荡时钟信号的振荡电路;
分别与振荡电路以及看门狗电路连接的,用于选择性导通振荡时钟信号的选择电路。
需要说明的是,本实施方式的重点在于时钟电路中进一步包含有多个用于产生振荡时钟信号的振荡电路,并且多个振荡电路均通过选择电路与看门狗电路连接,进而选择电路能够选择性导通振荡电路至看门狗电路之间的时钟信号,当时钟电路中存在选择电路所导通的振荡电路异常时,仍能够通过选择电路导通时钟电路中其它正常运行的振荡电路,以确保时钟电路输出时钟信号的可靠性,进而进一步确保了看门狗电路的稳定运行,进而确保了主控芯片运行时的稳定性。
更进一步的,作为一种优选的实施方式,振荡电路包括RCL电路和/或XTAL电路。
需要说明的是,本实施方式中的RCL电路为低频RC(Resistor-Capacitance,电阻-电容)振荡电路,XTAL(External Crystal Oscillator)为低频晶振,本实施方式中的振荡电路包括RCL电路和/或XTAL电路能够相对确保振荡电路的类型多样性,进而确保时钟电路的灵活性以及可靠性。
在上述实施例的基础上,作为一种优选的实施方式,还包括:
与各看门狗电路分别连接的,用于向看门狗电路提供运行参数的参数寄存器。
需要说明白的是,本实施方式的重点在于多个看门狗电路与相同的参数寄存器连接,进而在相同的参数寄存器中获取运行参数,因此能够相对确保各个看门狗电路之间工作逻辑的一致性。
在上述一系列实施例的基础上,作为一种优选的实施方式,主控芯片包括SOC芯片、MCU芯片以及CPU芯片中的一种。
需要说明的是,SOC(System-on-a-Chip)芯片为系统级芯片,MCU(Microcontroller Unit,微控制单元)芯片又称单片微型计算机,CPU(CentralProcessing Unit,中央处理器)芯片,作为计算机系统的运算和控制核心,是信息处理、程序运行的最终执行单元。本实施方式中,进一步确保了主控芯片的灵活性。
为了进一步加深对于本实用新型的技术方案的理解,本实用新型还提供一种具体应用场景下的场景实施例做进一步说明。
本场景实施例中采用双看门狗电路,可检测两路进程。在任何一路进程超时复位时,都可以使主程序重新执行,当其中一个独立开门狗出现问题,也不影响主程序的运行。
程序执行的流程图如图2所示:
1、编译器设置代码执行模式(正常模式或调试模式),下载代码至主控芯片的存储区;
2、上电复位,执行主程序:
若是正常模式,可分为4种工作模式:挂起模式、休眠模式、唤醒模式和深睡眠模式;其中挂起模式和唤醒模式,看门狗电路被使能,休眠模式和深睡眠模式下看门狗电路可配,优选关闭;
若是调试模式,看门狗电路使能可配,优选关闭。
3、看门狗电路使能状态下,判断看门狗计数器是否溢出,若溢出,根据程序产生中断的返回主程序,产生复位的重头执行主程序。
更进一步的,在双看门狗电路的场景下,进一步包含单一主控芯片系统复位的情况。如图3所示的,为单一主控芯片系统复位场景下主控芯片控制装置的结构示意图。
单一主控芯片系统复位场景下:
看门狗电路1由振荡电路1或振荡电路2通过配置预分频寄存器产生的时钟信号控制;
看门狗电路2由振荡电路1电路经过配置预分频寄存器产生的时钟信号控制;
看门狗电路1和看门狗电路2共用相同的预分频寄存器和重加载寄存器;
看门狗电路1和看门狗电路2可分别监控2个程序进程;
当任何一个看门狗电路计数器溢出时,都将产生复位信号,此复位信号可以复位其中的一个进程(比如多核系统中的一个独立的单核系统)或者是多个进程(整个系统),程序产生中断或复位之后,两个看门狗电路递减计数器被重新加载重装载寄存器的值。
更进一步的,在双看门狗电路的场景下,进一步包含双主控芯片系统复位的情况。如图4所示的,为双主控芯片系统复位场景下主控芯片控制装置的结构示意图。
双主控芯片系统复位场景下:
看门狗电路1可以复位主控芯片1系统;
看门狗电路1可以复位主控芯片1系统和主控芯片2系统;
看门狗电路2可以复位主控芯片2系统;
看门狗电路2可以复位主控芯片1系统和主控芯片2系统;
此套结构同时适用于更多的多核系统结构,多核架构下每一个独立的系统都可以由自己独立的看门狗结构。
此外,本实用新型还提供一种计算机设备,包含如上述的主控芯片控制装置。
本实用新型所提供的计算机设备,包括一个以上数量的看门狗电路,以及与看门狗电路连接的,用于向看门狗电路传输时钟信号,以供看门狗电路根据时钟信号进行计时的时钟电路,并且还包括与主控芯片以及看门狗电路分别连接的,用于响应看门狗电路的复位信号,并根据复位信号对所述主控芯片进行复位的复位电路。由于主控芯片控制装置中包含多个看门狗电路,并且各个看门狗电路均与连接至主控芯片的复位电路连接,进而通过多个看门狗电路均能够实现对于主控芯片的复位操作,因此不同的程序代码之间能够对相应不同的看门狗电路实现喂狗,避免了当系统有程序陷入死循环时,看门狗电路不能够对主控芯片进行正常复位的情况;另外,由于主控芯片控制装置中包含冗余的看门狗电路,因此当存在特定的看门狗电路受到外界干扰造成电路异常时,仍存在有正常运行的看门狗电路监测程序的运行状态。可见,本实用新型公开的计算机设备能够相对确保主控芯片运行时的稳定性。
以上对本实用新型所提供的一种主控芯片控制装置以及计算机设备进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以对本实用新型进行若干改进和修饰,这些改进和修饰也落入本实用新型权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种主控芯片控制装置,其特征在于,包括:
数量大于1的看门狗电路;
与所述看门狗电路连接的,用于向所述看门狗电路传输时钟信号的时钟电路;
与主控芯片以及所述看门狗电路分别连接的,用于响应所述看门狗电路的复位信号,并根据所述复位信号对所述主控芯片进行复位的复位电路。
2.根据权利要求1所述的主控芯片控制装置,其特征在于,所述主控芯片包括多个子运算芯片;
相应的,所述复位电路与所述子运算芯片分别连接。
3.根据权利要求2所述的主控芯片控制装置,其特征在于,所述复位电路包括与所述子运算芯片的数量相同的复位子电路;
相应的,所述复位子电路与所述子运算芯片逐一对应连接,且所述看门狗电路分别与各所述复位子电路连接。
4.根据权利要求3所述的主控芯片控制装置,其特征在于,所述看门狗电路的数量为2。
5.根据权利要求1所述的主控芯片控制装置,其特征在于,所述时钟电路的数量与所述看门狗电路的数量相同,且所述时钟电路与所述看门狗电路之间存在唯一对应的连接关系。
6.根据权利要求1所述的主控芯片控制装置,其特征在于,所述时钟电路包括:
多个用于产生振荡时钟信号的振荡电路;
分别与所述振荡电路以及所述看门狗电路连接的,用于选择性导通所述振荡时钟信号的选择电路。
7.根据权利要求6所述的主控芯片控制装置,其特征在于,所述振荡电路包括RCL电路和/或XTAL电路。
8.根据权利要求1所述的主控芯片控制装置,其特征在于,还包括:
与各所述看门狗电路分别连接的,用于向所述看门狗电路提供运行参数的参数寄存器。
9.根据权利要求1至8任意一项所述的主控芯片控制装置,其特征在于,所述主控芯片包括SOC芯片、MCU芯片以及CPU芯片中的一种。
10.一种计算机设备,其特征在于,包含如权利要求1至8任意一项所述的主控芯片控制装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022932182.XU CN213423927U (zh) | 2020-12-09 | 2020-12-09 | 一种主控芯片控制装置以及计算机设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022932182.XU CN213423927U (zh) | 2020-12-09 | 2020-12-09 | 一种主控芯片控制装置以及计算机设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213423927U true CN213423927U (zh) | 2021-06-11 |
Family
ID=76252691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022932182.XU Active CN213423927U (zh) | 2020-12-09 | 2020-12-09 | 一种主控芯片控制装置以及计算机设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213423927U (zh) |
-
2020
- 2020-12-09 CN CN202022932182.XU patent/CN213423927U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107122321B (zh) | 硬件修复方法、硬件修复系统以及计算机可读取存储装置 | |
CN100403229C (zh) | 桥接逻辑电源管理方法及装置 | |
EP2847681B1 (en) | Device having configurable breakpoint based on interrupt status | |
US20070271404A1 (en) | Realtime multithreaded hot-plug control | |
US9612893B2 (en) | Peripheral watchdog timer | |
CN103885847A (zh) | 一种基于嵌入式系统的喂狗方法及装置 | |
CN101271413A (zh) | 计算机运行状态侦测及处理方法和系统 | |
CN104035536A (zh) | 一种嵌入式系统监控及复位控制方法 | |
TWI522794B (zh) | 節能非揮發性微處理器 | |
CN104049702A (zh) | 一种基于单片机的cpu复位控制系统、方法及装置 | |
WO2013095633A1 (en) | Characterization of within-die variations of many-core processors | |
CN104615472A (zh) | 一种防止在线刷新bios+me fw失败的方法 | |
CN210348469U (zh) | 嵌套式看门狗装置 | |
CN111026573A (zh) | 一种多核处理系统的看门狗系统及控制方法 | |
CN115237644A (zh) | 系统故障处理方法、中央运算单元以及车辆 | |
US8060778B2 (en) | Processor controller, processor control method, storage medium, and external controller | |
JP2007323631A (ja) | Cpu暴走判定回路 | |
CN111796954A (zh) | 基于jvm的看门狗的控制方法、装置、设备及存储介质 | |
CN117573609B (zh) | 一种具有冗余功能的片上系统及其控制方法 | |
CN105912416B (zh) | 一种在终端中监测处理器的方法及终端 | |
CN101526831B (zh) | 用于在多个时钟域之间提升确定性的装置、方法和系统 | |
CN213423927U (zh) | 一种主控芯片控制装置以及计算机设备 | |
CN103530197A (zh) | 一种检测及解决Linux系统死锁的方法 | |
US20150339178A1 (en) | Processing system and method of operating a processing system | |
CN102169451B (zh) | 一种监控cpu运行的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |