CN110162499B - 一种peci总线切换装置、方法及系统 - Google Patents
一种peci总线切换装置、方法及系统 Download PDFInfo
- Publication number
- CN110162499B CN110162499B CN201910454452.XA CN201910454452A CN110162499B CN 110162499 B CN110162499 B CN 110162499B CN 201910454452 A CN201910454452 A CN 201910454452A CN 110162499 B CN110162499 B CN 110162499B
- Authority
- CN
- China
- Prior art keywords
- peci
- bmc
- pch
- bus
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 101150039033 Eci2 gene Proteins 0.000 title abstract description 85
- 102100021823 Enoyl-CoA delta isomerase 2 Human genes 0.000 title abstract description 85
- 230000002093 peripheral effect Effects 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 6
- YYAVXASAKUOZJJ-UHFFFAOYSA-N 4-(4-butylcyclohexyl)benzonitrile Chemical compound C1CC(CCCC)CCC1C1=CC=C(C#N)C=C1 YYAVXASAKUOZJJ-UHFFFAOYSA-N 0.000 description 4
- 201000003034 pontocerebellar hypoplasia type 4 Diseases 0.000 description 4
- 101100115213 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cul1 gene Proteins 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明涉及服务器技术领域,提供一种PECI总线切换装置、方法及系统,PECI总线切换装置包括第一CPU、第二CPU、BMC以及PCH,所述BMC与所述PCH相互连接,所述第一PCU与所述第二CPU相互连接,该PECI总线切换装置包括一用于接收用户的定制选择指令,并依据定制选择指令自动在BMC和PCH之间进行CPU PECI信号切换的复杂可编程逻辑器件,复杂可编程逻辑器件设有第一GPIO端口、第二GPIO端口以及第三GPIO端口;第一GPIO端口通过PECI总线分别与第一PCU与所述第二CPU连接,第二GPIO端口通过PECI_BMC总线与BMC连接,第三GPIO端口通过PECI_PCH总线与PCH连接,从而实现一块主板满足不同客户的定制要求,也降低成本。
Description
技术领域
本发明属于服务器技术领域,尤其涉及一种PECI总线切换装置、方法及系统。
背景技术
平台环境信息控制总线(Platform Environment Control Interface,PECI)接口规格由Intel提出,作为新一代的数字接口,它是存在于处理器与其他芯片或系统稳定性监控设备之间的专用单线型总线(single wire bus)。PECI能够传输系统主处理器中数字温度传感器(Digital Thermal Sensor,DTS)读到的处理器核心温度,其可以用来报告CPU温度。它是SST协定的一个子集,传输速度范围也是介于2Kbps~2Mbps,当前使用频率为1M,但指令更为简化,也比SST容易建置。
为保证资料的正确性,PECI使用循环冗余校验(Cyclical RedundancyCheck;CRC)位元组来进行错误检验,此能力让平台的热控制更有效率。自酷睿CPU成功应用此项新技术以来,PECI现已被普遍建置在计算机和服务器当中。具有PECI支持能力的组件让制造商的产品能更安静地以最佳化的效能来运作,而且达到更小的功耗。
当前产品中CPU PECI总线有两种连接方式,一种是PECI直接与BMC连接,由BMC来获取CPU相关信息,并完成相关告警及处置策略;另一种是PECI连接至PCH,由PCH来获取CPU相关信息,并完成相关告警及处置策略,但是这两种连接方式均不够灵活,线路连接固化之后就随PCB固化了下来,后续没有办法根据客户需求或者技术需求进行变更,如果变更必须进行改板,这就带来了很大的成本浪费和资源浪费。
发明内容
针对现有技术中的缺陷,本发明提供了一种PECI总线切换装置,旨在解决现有技术中当前产品中CPU PECI总线的连接方式均不够灵活,线路连接固化之后就随PCB固化了下来,后续没有办法根据客户需求或者技术需求进行变更,如果变更必须进行改板,这就带来了很大的成本浪费和资源浪费的问题。
本发明所提供的技术方案是:一种PECI总线切换装置,包括第一CPU、第二CPU、BMC以及PCH,所述BMC与所述PCH相互连接,所述第一PCU与所述第二CPU相互连接,所述PECI总线切换装置包括一用于接收用户的定制选择指令,并依据所述定制选择指令自动在所述BMC和PCH之间进行CPU PECI信号切换的复杂可编程逻辑器件,所述复杂可编程逻辑器件设有第一GPIO端口、第二GPIO端口以及第三GPIO端口;
所述第一GPIO端口通过PECI总线分别与所述第一PCU与所述第二CPU连接,所述第二GPIO端口通过PECI_BMC总线与所述BMC连接,所述第三GPIO端口通过PECI_PCH总线与所述PCH连接。
作为一种改进的方案,所述第一PCU与所述第二CPU之间通过通用接口总线UPI连接。
作为一种改进的方案,所述BMC与所述PCH之间通过PCIE2.0总线、USB2.0总线以及LPC总线连接。
本发明的另一目的在于提供一种PECI总线切换方法,其特征在于,所述方法包括下述步骤:
系统上电开机,接收用户的定制选择指令;
对接收到的所述定制选择指令进行解析,获取判断CPU PECI信号线的连接方式,所述CPU PECI信号线的连接方式包括通过PECI_PCH总线与所述PCH连接和通过PECI_BMC总线与所述BMC连接;
当判定所述CPU PECI信号线的连接方式为通过PECI_BMC总线与所述BMC连接时,将输入端口配置给所述BMC;
当判定所述CPU PECI信号线的连接方式为通过PECI_PCH总线与所述PCH连接时,将输入端口配置给所述PCH。
作为一种改进的方案,将输入端口配置给所述BMC的指令为:
assign o_PECI_BMC=i_CPU_PECI。
作为一种改进的方案,将输入端口配置给所述PCH的指令为:
assign o_PECI_PCH=i_CPU_PECI。
本发明的另一目的在于提供一种基于权利要求4所述的PECI总线切换方法的PECI总线切换系统,其特征在于,所述系统包括:
定制选择指令接收模块,用于在系统上电开机,接收用户的定制选择指令;
指令解析模块,用于对接收到的所述定制选择指令进行解析,获取判断CPU PECI信号线的连接方式,所述CPU PECI信号线的连接方式包括通过PECI_PCH总线与所述PCH连接和通过PECI_BMC总线与所述BMC连接;
第一配置模块,用于当判定所述CPU PECI信号线的连接方式为通过PECI_BMC总线与所述BMC连接时,将输入端口配置给所述BMC;
第二配置模块,用于当判定所述CPU PECI信号线的连接方式为通过PECI_PCH总线与所述PCH连接时,将输入端口配置给所述PCH。
作为一种改进的方案,将输入端口配置给所述BMC的指令为:
assign o_PECI_BMC=i_CPU_PECI。
作为一种改进的方案,将输入端口配置给所述PCH的指令为:
assign o_PECI_PCH=i_CPU_PECI。
在本发明实施例中,PECI总线切换装置包括第一CPU、第二CPU、BMC以及PCH,所述BMC与所述PCH相互连接,所述第一PCU与所述第二CPU相互连接,该PECI总线切换装置包括一用于接收用户的定制选择指令,并依据定制选择指令自动在BMC和PCH之间进行CPU PECI信号切换的复杂可编程逻辑器件,复杂可编程逻辑器件设有第一GPIO端口、第二GPIO端口以及第三GPIO端口;第一GPIO端口通过PECI总线分别与第一PCU与所述第二CPU连接,第二GPIO端口通过PECI_BMC总线与BMC连接,第三GPIO端口通过PECI_PCH总线与PCH连接,从而实现一块主板满足不同客户的定制要求,也降低成本。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中,类似的元件或部分一般由类似的附图标记标识。附图中,各元件或部分并不一定按照实际的比例绘制。
图1是本发明提供的PECI总线切换装置的结构示意图;
图2是本发明提供的PECI总线切换方法的实现流程图;
图3是本发明提供的PECI总线切换系统的结构框图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的、技术方案,因此只作为示例,而不能以此来限制本发明的保护范围。
图1是本发明提供的PECI总线切换装置的结构示意图,为了便于说明,图中仅给出了与本发明实施例相关的部分。
PECI总线切换装置包括第一CPU 1、第二CPU 2、BMC 3以及PCH 4,所述BMC 3与所述PCH 4相互连接,所述第一PCU 1与所述第二CPU 2相互连接,所述PECI总线切换装置包括一用于接收用户的定制选择指令,并依据所述定制选择指令自动在所述BMC3和PCH4之间进行CPU PECI信号切换的复杂可编程逻辑器件5,所述复杂可编程逻辑器件5设有第一GPIO端口6、第二GPIO端口7以及第三GPIO端口8;
所述第一GPIO端口6通过PECI总线9分别与所述第一PCU1与所述第二CPU2连接,所述第二GPIO端口7通过PECI_BMC总线10与所述BMC 3连接,所述第三GPIO端口8通过PECI_PCH总线11与所述PCH 4连接。
相对于现有的连接方式,PECI不再直接连接至BMC或PCH,该复杂可编程逻辑器件相当于一个桥,可以动态的在PCH和BMC之间进行切换,根据客户定制化需求选择连接BMC或者PCH,通过一条定制选择指令即可实现。
在本发明实施例中,如图1所示,所述第一PCU 1与所述第二CPU 2之间通过通用接口总线UPI 12连接;
所述BMC与所述PCH之间通过PCIE2.0总线13、USB2.0总线14以及LPC总线15连接。
当然,图中仅给出来与本发明实施例相关的部分,在此不再赘述。
图2示出了本发明提供的PECI总线切换方法的实现流程图,其具体包括下述步骤:
在步骤S101中,系统上电开机,接收用户的定制选择指令。
在步骤S102中,对接收到的所述定制选择指令进行解析,获取判断CPUPECI信号线的连接方式,所述CPU PECI信号线的连接方式包括通过PECI_PCH总线与所述PCH连接和通过PECI_BMC总线与所述BMC连接。
在步骤S103中,当判定所述CPU PECI信号线的连接方式为通过PECI_BMC总线与所述BMC连接时,将输入端口配置给所述BMC。
在步骤S104中,当判定所述CPU PECI信号线的连接方式为通过PECI_PCH总线与所述PCH连接时,将输入端口配置给所述PCH。
对于上述步骤S103和步骤S104可以通过下述指令实现:
./------------------
assign o_PECI_BMC=i_CPU_PECI;
assign o_PECI_PCH=i_CPU_PECI;
./------------------
当然,也可以通过其他方式实现,在此不再赘述。
图3示出了本发明提供的PECI总线切换系统的结构框图,为了便于说明,图中仅给出了与本发明实施例相关的部分。
PECI总线切换系统包括:
定制选择指令接收模块16,用于在系统上电开机,接收用户的定制选择指令;
指令解析模块17,用于对接收到的所述定制选择指令进行解析,获取判断CPUPECI信号线的连接方式,所述CPU PECI信号线的连接方式包括通过PECI_PCH总线与所述PCH连接和通过PECI_BMC总线与所述BMC连接;
第一配置模块18,用于当判定所述CPU PECI信号线的连接方式为通过PECI_BMC总线与所述BMC连接时,将输入端口配置给所述BMC;
第二配置模块19,用于当判定所述CPU PECI信号线的连接方式为通过PECI_PCH总线与所述PCH连接时,将输入端口配置给所述PCH。
上述仅给出了各个模块的功能描述,在此不再赘述。
在本发明实施例中,PECI总线切换装置包括第一CPU、第二CPU、BMC以及PCH,所述BMC与所述PCH相互连接,所述第一PCU与所述第二CPU相互连接,该PECI总线切换装置包括一用于接收用户的定制选择指令,并依据定制选择指令自动在BMC和PCH之间进行CPU PECI信号切换的复杂可编程逻辑器件,复杂可编程逻辑器件设有第一GPIO端口、第二GPIO端口以及第三GPIO端口;第一GPIO端口通过PECI总线分别与第一PCU与所述第二CPU连接,第二GPIO端口通过PECI_BMC总线与BMC连接,第三GPIO端口通过PECI_PCH总线与PCH连接,从而实现一块主板满足不同客户的定制要求,也降低成本。
以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围,其均应涵盖在本发明的权利要求和说明书的范围当中。
Claims (9)
1.一种PECI总线切换装置,包括第一CPU、第二CPU、BMC以及PCH,所述BMC与所述PCH相互连接,所述第一CPU与所述第二CPU相互连接,其特征在于,所述PECI总线切换装置包括一用于接收用户的定制选择指令,并依据所述定制选择指令自动在所述BMC和PCH之间进行CPU PECI信号切换的复杂可编程逻辑器件,所述复杂可编程逻辑器件设有第一GPIO端口、第二GPIO端口以及第三GPIO端口,其中,所述复杂可编程逻辑器件为一个桥,动态的在PCH和BMC之间进行切换,根据客户定制化需求选择连接BMC或者PCH,通过一条定制选择指令实现;
所述第一GPIO端口通过PECI总线分别与所述第一CPU与所述第二CPU连接,所述第二GPIO端口通过PECI_BMC总线与所述BMC连接,所述第三GPIO端口通过PECI_PCH总线与所述PCH连接。
2.根据权利要求1所述的PECI总线切换装置,其特征在于,所述第一CPU与所述第二CPU之间通过通用接口总线UPI连接。
3.根据权利要求1所述的PECI总线切换装置,其特征在于,所述BMC与所述PCH之间通过PCIE2.0总线、USB2.0总线以及LPC总线连接。
4.一种PECI总线切换方法,其特征在于,所述方法包括下述步骤:
系统上电开机,接收用户的定制选择指令;
对接收到的所述定制选择指令进行解析,获取判断CPU PECI信号线的连接方式,所述CPU PECI信号线的连接方式包括通过PECI_PCH总线与所述PCH连接和通过PECI_BMC总线与所述BMC连接;
当判定所述CPU PECI信号线的连接方式为通过PECI_BMC总线与所述BMC连接时,将输入端口配置给所述BMC;
当判定所述CPU PECI信号线的连接方式为通过PECI_PCH总线与所述PCH连接时,将输入端口配置给所述PCH;
其中,上述各个步骤通过复杂可编程逻辑器件实现,其中,所述复杂可编程逻辑器件用于接收用户的定制选择指令,并依据所述定制选择指令自动在所述BMC和PCH之间进行CPUPECI信号切换,所述复杂可编程逻辑器件设有第一GPIO端口、第二GPIO端口以及第三GPIO端口,其中,所述复杂可编程逻辑器件为一个桥,动态的在PCH和BMC之间进行切换,根据客户定制化需求选择连接BMC或者PCH,通过一条定制选择指令实现,所述第一GPIO端口通过PECI总线分别与第一CPU与第二CPU连接,所述第二GPIO端口通过PECI_BMC总线与所述BMC连接,所述第三GPIO端口通过PECI_PCH总线与所述PCH连接。
5.根据权利要求4所述的PECI总线切换方法,其特征在于,将输入端口配置给所述BMC的指令为:
assign o_PECI_BMC=i_CPU_PECI。
6.根据权利要求4所述的PECI总线切换方法,其特征在于,将输入端口配置给所述PCH的指令为:
assign o_PECI_PCH=i_CPU_PECI。
7.一种基于权利要求4所述的PECI总线切换方法的PECI总线切换系统,其特征在于,所述系统包括:
定制选择指令接收模块,用于在系统上电开机,接收用户的定制选择指令;
指令解析模块,用于对接收到的所述定制选择指令进行解析,获取判断CPU PECI信号线的连接方式,所述CPU PECI信号线的连接方式包括通过PECI_PCH总线与所述PCH连接和通过PECI_BMC总线与所述BMC连接;
第一配置模块,用于当判定所述CPU PECI信号线的连接方式为通过PECI_BMC总线与所述BMC连接时,将输入端口配置给所述BMC;
第二配置模块,用于当判定所述CPU PECI信号线的连接方式为通过PECI_PCH总线与所述PCH连接时,将输入端口配置给所述PCH;
其中,上述各个模块设置在复杂可编程逻辑器件内,其中,所述复杂可编程逻辑器件用于接收用户的定制选择指令,并依据所述定制选择指令自动在所述BMC和PCH之间进行CPUPECI信号切换,所述复杂可编程逻辑器件设有第一GPIO端口、第二GPIO端口以及第三GPIO端口,其中,所述复杂可编程逻辑器件为一个桥,动态的在PCH和BMC之间进行切换,根据客户定制化需求选择连接BMC或者PCH,通过一条定制选择指令实现,所述第一GPIO端口通过PECI总线分别与所述第一CPU与所述第二CPU连接,所述第二GPIO端口通过PECI_BMC总线与所述BMC连接,所述第三GPIO端口通过PECI_PCH总线与所述PCH连接。
8.根据权利要求7所述的PECI总线切换系统,其特征在于,将输入端口配置给所述BMC的指令为:
assign o_PECI_BMC=i_CPU_PECI。
9.根据权利要求7所述的PECI总线切换系统,其特征在于,将输入端口配置给所述PCH的指令为:
assign o_PECI_PCH=i_CPU_PECI。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910454452.XA CN110162499B (zh) | 2019-05-29 | 2019-05-29 | 一种peci总线切换装置、方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910454452.XA CN110162499B (zh) | 2019-05-29 | 2019-05-29 | 一种peci总线切换装置、方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110162499A CN110162499A (zh) | 2019-08-23 |
CN110162499B true CN110162499B (zh) | 2021-03-02 |
Family
ID=67629535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910454452.XA Active CN110162499B (zh) | 2019-05-29 | 2019-05-29 | 一种peci总线切换装置、方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110162499B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110764585B (zh) * | 2019-09-12 | 2021-02-02 | 苏州浪潮智能科技有限公司 | 一种通用的独立bmc板卡 |
CN113127302B (zh) * | 2021-04-16 | 2023-05-26 | 山东英信计算机技术有限公司 | 一种板卡gpio的监控方法和装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102354303A (zh) * | 2011-05-30 | 2012-02-15 | 太仓市同维电子有限公司 | 双cpu系统uart互控切换逻辑电路结构及调试电路系统 |
CN106598814B (zh) * | 2016-12-26 | 2019-05-14 | 郑州云海信息技术有限公司 | 一种实现服务器系统过热保护的设计方法 |
-
2019
- 2019-05-29 CN CN201910454452.XA patent/CN110162499B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110162499A (zh) | 2019-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10846160B2 (en) | System and method for remote system recovery | |
US9965367B2 (en) | Automatic hardware recovery system | |
EP3470956A1 (en) | Dynamically adjust maximum fan duty in a server system | |
US8898517B2 (en) | Handling a failed processor of a multiprocessor information handling system | |
US10127170B2 (en) | High density serial over LAN management system | |
US7032052B2 (en) | Information handling system capable of operating with multiple types of expansion cards in a common industry standard connector | |
CN104899109B (zh) | 一种操作系统下获取cpu温度的方法 | |
US9645954B2 (en) | Embedded microcontroller and buses | |
JP2000305678A (ja) | コンピュータ・システムの電源を切らずに構成要素を追加および除去する方法および装置 | |
CN110162499B (zh) | 一种peci总线切换装置、方法及系统 | |
US10921870B2 (en) | System and method for hybrid power supply | |
US20190249678A1 (en) | Management of multiple fan modules | |
EP3442166B1 (en) | Composing by network attributes | |
CN101739320B (zh) | 服务器的检错装置与其检错方法 | |
CN116644011B (zh) | 一种i2c设备的快速识别方法、装置、设备及存储介质 | |
US9003068B2 (en) | Service channel for connecting a host computer to peripheral devices | |
US20230334155A1 (en) | Data center security control module and control method thereof | |
CN116449800A (zh) | 一种控制逻辑切换方法、装置、设备及介质 | |
US8417932B2 (en) | Information processing apparatus and control method thereof | |
US20060095626A1 (en) | Multifunction adapter | |
US10191875B2 (en) | Techniques of providing serial port in non-legacy system via embedded-system device | |
TW201218075A (en) | Dual processor startup system | |
US20080127229A1 (en) | Multiple interface standard support for redundant array of independent disks | |
CN113900715B (zh) | 一种信息管理系统、方法、装置及存储介质 | |
CN117648134B (zh) | 一种服务器多背板丝印自适应定位方法、装置及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |