JPH1154456A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1154456A JPH1154456A JP10100870A JP10087098A JPH1154456A JP H1154456 A JPH1154456 A JP H1154456A JP 10100870 A JP10100870 A JP 10100870A JP 10087098 A JP10087098 A JP 10087098A JP H1154456 A JPH1154456 A JP H1154456A
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- wafer
- titanium
- semiconductor device
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 125000006850 spacer group Chemical group 0.000 claims abstract description 36
- 239000010936 titanium Substances 0.000 claims abstract description 33
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 238000004458 analytical method Methods 0.000 claims abstract description 13
- 239000000126 substance Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 9
- 230000001133 acceleration Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/005—Control means for lapping machines or devices
- B24B37/013—Devices or means for detecting lapping completion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ゲート電極の側壁に設けられるスペーサの側
壁及び非活性領域上部に金属物が残存して完成後の半導
体装置の不良原因として作用することを予防することが
できる半導体装置の製造方法を提供すること。 【解決手段】 スペーサ２２の側壁および非活性領域上
部から未反応のチタン膜を除去した後、走査電子顕微鏡
による分析を行う。
壁及び非活性領域上部に金属物が残存して完成後の半導
体装置の不良原因として作用することを予防することが
できる半導体装置の製造方法を提供すること。 【解決手段】 スペーサ２２の側壁および非活性領域上
部から未反応のチタン膜を除去した後、走査電子顕微鏡
による分析を行う。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するもので、より詳しくはゲート電極の側壁にス
ペーサが形成された半導体装置の製造方法に関するもの
である。
法に関するもので、より詳しくはゲート電極の側壁にス
ペーサが形成された半導体装置の製造方法に関するもの
である。
【０００２】
【従来の技術】一般に、人の肉眼では０．１ｍｍ以下の
微細構造は分析し難いので拡大鏡や光学顕微鏡のような
補助手段を利用してより小さなものを拡大及び観察して
いる。しかし、前記拡大鏡や光学顕微鏡は光の波長のた
めに０．２μｍ以下の大きさを有する微細構造は拡大及
び撮影できないという問題点が発生し、走査電子顕微鏡
（Scanning Electron Microscope）が開発された。
微細構造は分析し難いので拡大鏡や光学顕微鏡のような
補助手段を利用してより小さなものを拡大及び観察して
いる。しかし、前記拡大鏡や光学顕微鏡は光の波長のた
めに０．２μｍ以下の大きさを有する微細構造は拡大及
び撮影できないという問題点が発生し、走査電子顕微鏡
（Scanning Electron Microscope）が開発された。
【０００３】走査電子顕微鏡は、特定加速電圧が電子銃
の内部のフィラメントに与えられることにより発生した
電子線が試料にスキャニングされると、スキャニングさ
れた入射電子と試料を構成する原子が相互作用を起こし
て２次電子を発生させる。そして、その２次電子が検出
器及び増幅器に供給され、アナログ信号またはディジタ
ル信号に変換されることにより前記増幅器と連結された
ブラウン管に明暗の前記試料の像が表れるようになって
いる。
の内部のフィラメントに与えられることにより発生した
電子線が試料にスキャニングされると、スキャニングさ
れた入射電子と試料を構成する原子が相互作用を起こし
て２次電子を発生させる。そして、その２次電子が検出
器及び増幅器に供給され、アナログ信号またはディジタ
ル信号に変換されることにより前記増幅器と連結された
ブラウン管に明暗の前記試料の像が表れるようになって
いる。
【０００４】そして、このような走査電子顕微鏡は半導
体分析工程、例えば多数の半導体装置製造工程によって
ウェハ上に形成されたコンタクホールの大きさの測定、
ウェハ上に形成されたパターンとパターンの間の距離す
なわち臨界値数（Critical Dimension）の測定等に使用
されている。
体分析工程、例えば多数の半導体装置製造工程によって
ウェハ上に形成されたコンタクホールの大きさの測定、
ウェハ上に形成されたパターンとパターンの間の距離す
なわち臨界値数（Critical Dimension）の測定等に使用
されている。
【０００５】ところで、通常Ｎ−ＭＯＳトランジスタは
図１ないし図５に示すようにして製造される。まず、図
１に示されるように、ウェハ１０上に活性領域及び非活
性領域を形成した後、活性領域内部の所定領域に硼素
（Ｂ）等の３族の不純物が注入されたＰ−ウェル１２を
形成する。そして、このＰ−ウェル１２の内部にソース
及びドレインとして作用する燐（Ｐ）等の５族の不純物
が注入された２つのＮ−ウェル１４を形成する。続い
て、２つのＮ−ウェル１４間の活性領域上部にゲート酸
化膜１６を間に置いてポリシリコン等の導電性物質から
なるゲート電極１８を形成する。
図１ないし図５に示すようにして製造される。まず、図
１に示されるように、ウェハ１０上に活性領域及び非活
性領域を形成した後、活性領域内部の所定領域に硼素
（Ｂ）等の３族の不純物が注入されたＰ−ウェル１２を
形成する。そして、このＰ−ウェル１２の内部にソース
及びドレインとして作用する燐（Ｐ）等の５族の不純物
が注入された２つのＮ−ウェル１４を形成する。続い
て、２つのＮ−ウェル１４間の活性領域上部にゲート酸
化膜１６を間に置いてポリシリコン等の導電性物質から
なるゲート電極１８を形成する。
【０００６】続いて、図２に図示されるように、前記ゲ
ート電極１８が形成されたウェハ１０の上部に絶縁膜と
して窒化シリコン膜２０を形成し、エッチバック工程を
行うことで図３に図示されるようにゲート電極１８の側
壁にスペーサ２２を形成する。
ート電極１８が形成されたウェハ１０の上部に絶縁膜と
して窒化シリコン膜２０を形成し、エッチバック工程を
行うことで図３に図示されるようにゲート電極１８の側
壁にスペーサ２２を形成する。
【０００７】続いて、図４に図示されるように、スペー
サ２２が形成されたウェハ１０の上部に導電性を有する
チタン（Ｔｉ）を蒸着してチタン膜（Ｔｉ膜）２４を形
成した後、特定温度で熱処理工程を実行する。すると、
ゲート電極１８の上部とソース及びドレインとして作用
する２つのＮ−ウェル１４の上部のチタン膜２４は、ゲ
ート電極１８のシリコン成分およびウェハ１０のシリコ
ン成分と反応して図５に示すようにチタンシリサイド
（ＴｉＳｉ）膜２６に変換される。一方、スペーサ２２
の側壁および非活性領域上のチタン膜２４は反応せず、
チタンのまま残る。
サ２２が形成されたウェハ１０の上部に導電性を有する
チタン（Ｔｉ）を蒸着してチタン膜（Ｔｉ膜）２４を形
成した後、特定温度で熱処理工程を実行する。すると、
ゲート電極１８の上部とソース及びドレインとして作用
する２つのＮ−ウェル１４の上部のチタン膜２４は、ゲ
ート電極１８のシリコン成分およびウェハ１０のシリコ
ン成分と反応して図５に示すようにチタンシリサイド
（ＴｉＳｉ）膜２６に変換される。一方、スペーサ２２
の側壁および非活性領域上のチタン膜２４は反応せず、
チタンのまま残る。
【０００８】最後に、図５に図示されるように、スペー
サ２２の側壁および非活性領域上の未反応チタン膜２４
を硫酸（Ｈ2 ＳＯ4 ）溶液を使用して除去する。この
際、硫酸溶液はチタン成分とは反応するが、チタンシリ
サイド成分とは反応しないので、ゲート電極１８の上部
とＮ−ウェル１４上部にはチタンシリサイド膜２６が残
る。このチタンシリサイド膜２６はソース及びドレイン
として作用するＮ−ウェル１４とゲート電極１８を外部
回路と連結するための引出し線として作用する。
サ２２の側壁および非活性領域上の未反応チタン膜２４
を硫酸（Ｈ2 ＳＯ4 ）溶液を使用して除去する。この
際、硫酸溶液はチタン成分とは反応するが、チタンシリ
サイド成分とは反応しないので、ゲート電極１８の上部
とＮ−ウェル１４上部にはチタンシリサイド膜２６が残
る。このチタンシリサイド膜２６はソース及びドレイン
として作用するＮ−ウェル１４とゲート電極１８を外部
回路と連結するための引出し線として作用する。
【０００９】
【発明が解決しようとする課題】しかし、スペーサ２２
の側壁に形成されたチタン膜２４のチタン成分は硫酸溶
液によって完全に除去されなく残存することがあるの
で、完成した半導体装置に通電させた時、ショートを起
こす原因として作用する問題点があった。同様に、非活
性領域の上部に形成されたチタン膜２４のチタン成分も
硫酸溶液によって完全に除去されなく残存することがあ
るので、完成した半導体装置に通電させた時、漏洩電流
を発生させる原因として作用する問題点があった。
の側壁に形成されたチタン膜２４のチタン成分は硫酸溶
液によって完全に除去されなく残存することがあるの
で、完成した半導体装置に通電させた時、ショートを起
こす原因として作用する問題点があった。同様に、非活
性領域の上部に形成されたチタン膜２４のチタン成分も
硫酸溶液によって完全に除去されなく残存することがあ
るので、完成した半導体装置に通電させた時、漏洩電流
を発生させる原因として作用する問題点があった。
【００１０】本発明の目的は、ゲート電極の側壁に形成
されたスペーサの側壁及び非活性領域上部に金属物が存
在して完成した半導体装置の不良原因として作用するこ
とを防止する半導体装置の製造方法を提供することにあ
る。
されたスペーサの側壁及び非活性領域上部に金属物が存
在して完成した半導体装置の不良原因として作用するこ
とを防止する半導体装置の製造方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】前記課題を解決するため
に本発明による半導体装置の製造方法は、（ａ）活性領
域と非活性領域に区分されたウェハの前記活性領域上部
にゲート酸化膜を介在してゲート電極を形成し、その側
壁にスペーサを形成する段階と、（ｂ）前記ゲート電極
とスペーサが形成された前記ウェハ上部に金属膜を形成
した後、熱処理工程を実施して前記ゲート電極の上部と
前記スペーサ外側の露出した前記ウェハ上部に形成され
た前記金属膜を金属シリサイド物に変換させる段階と、
（ｃ）前記金属シリサイド物以外の前記金属膜をケミカ
ルを使用して除去し、前記スペーサの側壁と前記非活性
領域の上部を露出させる段階と、（ｄ）前記露出したス
ペーサ側壁及び前記非活性領域上部に前記金属膜が残存
するかを走査電子顕微鏡を使用して分析する段階とを具
備することを特徴とする。
に本発明による半導体装置の製造方法は、（ａ）活性領
域と非活性領域に区分されたウェハの前記活性領域上部
にゲート酸化膜を介在してゲート電極を形成し、その側
壁にスペーサを形成する段階と、（ｂ）前記ゲート電極
とスペーサが形成された前記ウェハ上部に金属膜を形成
した後、熱処理工程を実施して前記ゲート電極の上部と
前記スペーサ外側の露出した前記ウェハ上部に形成され
た前記金属膜を金属シリサイド物に変換させる段階と、
（ｃ）前記金属シリサイド物以外の前記金属膜をケミカ
ルを使用して除去し、前記スペーサの側壁と前記非活性
領域の上部を露出させる段階と、（ｄ）前記露出したス
ペーサ側壁及び前記非活性領域上部に前記金属膜が残存
するかを走査電子顕微鏡を使用して分析する段階とを具
備することを特徴とする。
【００１２】前記分析時、前記走査電子顕微鏡の加速電
圧は１０ないし３０ｋＶに維持されることが望ましい。
また、前記分析時、測定は前記ウェハ上に形成されたダ
ミーパターンに対して行うことができる。あるいは、測
定は前記ウェハ上に形成されたメモリセルの所定領域に
対して行うことができる。
圧は１０ないし３０ｋＶに維持されることが望ましい。
また、前記分析時、測定は前記ウェハ上に形成されたダ
ミーパターンに対して行うことができる。あるいは、測
定は前記ウェハ上に形成されたメモリセルの所定領域に
対して行うことができる。
【００１３】また、前記金属膜はチタン（Ｔｉ）で形成
するとができ、前記スペーサは窒化シリコン（ＳｉＮ）
で形成することができる。さらに、前記ケミカルでは硫
酸（Ｈ2 ＳＯ4 ）を使用することができる。
するとができ、前記スペーサは窒化シリコン（ＳｉＮ）
で形成することができる。さらに、前記ケミカルでは硫
酸（Ｈ2 ＳＯ4 ）を使用することができる。
【００１４】
【発明の実施の形態】以下本発明の半導体装置の製造方
法の実施の形態を添付した図面を参照して詳細に説明す
る。本発明の実施の形態では、まず、図１に示されるよ
うに、ウェハ１０上に活性領域及び非活性領域を形成し
た後、活性領域内部の所定領域に硼素（Ｂ）等の３族の
不純物が注入されたＰ−ウェル１２を形成する。そし
て、このＰ−ウェル１２の内部にソース及びドレインと
して作用する燐（Ｐ）等の５族の不純物が注入された２
つのＮ−ウェル１４を形成する。続いて、２つのＮ−ウ
ェル１４間の活性領域上部にゲート酸化膜１６を間に置
いてポリシリコン等の導電性物質からなるゲート電極１
８を形成する。
法の実施の形態を添付した図面を参照して詳細に説明す
る。本発明の実施の形態では、まず、図１に示されるよ
うに、ウェハ１０上に活性領域及び非活性領域を形成し
た後、活性領域内部の所定領域に硼素（Ｂ）等の３族の
不純物が注入されたＰ−ウェル１２を形成する。そし
て、このＰ−ウェル１２の内部にソース及びドレインと
して作用する燐（Ｐ）等の５族の不純物が注入された２
つのＮ−ウェル１４を形成する。続いて、２つのＮ−ウ
ェル１４間の活性領域上部にゲート酸化膜１６を間に置
いてポリシリコン等の導電性物質からなるゲート電極１
８を形成する。
【００１５】続いて、図２に図示されるように、前記ゲ
ート電極１８が形成されたウェハ１０の上部に絶縁膜と
して窒化シリコン膜２０を形成し、エッチバック工程を
行うことで図３に図示されるようにゲート電極１８の側
壁にスペーサ２２を形成する。
ート電極１８が形成されたウェハ１０の上部に絶縁膜と
して窒化シリコン膜２０を形成し、エッチバック工程を
行うことで図３に図示されるようにゲート電極１８の側
壁にスペーサ２２を形成する。
【００１６】続いて、図４に図示されるように、スペー
サ２２が形成されたウェハ１０の上部に金属膜としてチ
タン膜（Ｔｉ膜）２４を蒸着形成した後、特定温度で熱
処理工程を実行する。すると、ゲート電極１８の上部
と、前記スペーサ２２の外側のソース及びドレインとし
て作用する２つのＮ−ウェル１４の上部のチタン膜２４
は、ゲート電極１８のシリコン成分およびウェハ１０の
シリコン成分と反応して図５に示すように金属シリサイ
ド物の一つであるチタンシリサイド（ＴｉＳｉ）膜２６
に変換される。一方、スペーサ２２の側壁および非活性
領域上のチタン膜２４は反応せず、チタンのまま残る。
サ２２が形成されたウェハ１０の上部に金属膜としてチ
タン膜（Ｔｉ膜）２４を蒸着形成した後、特定温度で熱
処理工程を実行する。すると、ゲート電極１８の上部
と、前記スペーサ２２の外側のソース及びドレインとし
て作用する２つのＮ−ウェル１４の上部のチタン膜２４
は、ゲート電極１８のシリコン成分およびウェハ１０の
シリコン成分と反応して図５に示すように金属シリサイ
ド物の一つであるチタンシリサイド（ＴｉＳｉ）膜２６
に変換される。一方、スペーサ２２の側壁および非活性
領域上のチタン膜２４は反応せず、チタンのまま残る。
【００１７】続いて、硫酸（Ｈ2 ＳＯ4 ）溶液等のケミ
カルを使用して図５に図示されるように、スペーサ２２
の側壁および非活性領域上の未反応チタン膜２４を除去
する。これにより、スペーサ２２の側壁および非活性領
域上が露出する。この際、硫酸溶液はチタン成分とは反
応するが、チタンシリサイド成分とは反応しないのでゲ
ート電極１８の上部とＮ−ウェル１４の上部にはチタン
シリサイド膜２６が残る。
カルを使用して図５に図示されるように、スペーサ２２
の側壁および非活性領域上の未反応チタン膜２４を除去
する。これにより、スペーサ２２の側壁および非活性領
域上が露出する。この際、硫酸溶液はチタン成分とは反
応するが、チタンシリサイド成分とは反応しないのでゲ
ート電極１８の上部とＮ−ウェル１４の上部にはチタン
シリサイド膜２６が残る。
【００１８】その後、露出したスペーサ２２の側壁及び
非活性領域上部にチタン等の金属物が残存するか否か
を、高い加速電圧が与えられた走査電子顕微鏡を使用し
て分析する。この分析時、ウェハ１０上にスキャニング
される電子線の放出量を増加させるために電子銃のフィ
ラメントに与えられる加速電圧は１０ないし３０ｋＶ、
望ましくは１５ｋＶ程度の高い状態に維持させる。
非活性領域上部にチタン等の金属物が残存するか否か
を、高い加速電圧が与えられた走査電子顕微鏡を使用し
て分析する。この分析時、ウェハ１０上にスキャニング
される電子線の放出量を増加させるために電子銃のフィ
ラメントに与えられる加速電圧は１０ないし３０ｋＶ、
望ましくは１５ｋＶ程度の高い状態に維持させる。
【００１９】また、分析が行われる測定ポイントは、多
数のパターンが形成されたレティクルを使用してウェハ
の特定領域に対して写真エッチング工程を行い、再び移
動してウェハの他の特定領域に対して写真エッチング工
程を行う工程が反復的に行われることで前記ウェハ上に
形成された図６に示す多数のメモリセル３０と多数のダ
ミーパターン３２のうち、任意のダミーパターン３２ま
たはメモリセル３０の所定領域３４とする。
数のパターンが形成されたレティクルを使用してウェハ
の特定領域に対して写真エッチング工程を行い、再び移
動してウェハの他の特定領域に対して写真エッチング工
程を行う工程が反復的に行われることで前記ウェハ上に
形成された図６に示す多数のメモリセル３０と多数のダ
ミーパターン３２のうち、任意のダミーパターン３２ま
たはメモリセル３０の所定領域３４とする。
【００２０】この分析によれば、例えば図７及び図８に
図示される写真のように例えば白線で示されるスペーサ
２２の像を観察することで前記スペーサ２２の側壁にチ
タン等の金属物が存在するか否かを確認することができ
る。もし、スペーサ２２の側壁及び非活性領域上部にチ
タン等の金属物が残存する場合は、約１５ｋＶ程度の加
速電圧によって加速されダミーパターン３２またはメモ
リセル３０の所定領域３４に走査された電子線はスペー
サ２２の側壁及び非活性領域上部に存在するチタン等の
金属物によって捕獲されることになるので、走査電子顕
微鏡のブラウン管には全体的に暗い像が表れることにな
る。この像の違いから金属物の残存の有無を確認するこ
とができる。
図示される写真のように例えば白線で示されるスペーサ
２２の像を観察することで前記スペーサ２２の側壁にチ
タン等の金属物が存在するか否かを確認することができ
る。もし、スペーサ２２の側壁及び非活性領域上部にチ
タン等の金属物が残存する場合は、約１５ｋＶ程度の加
速電圧によって加速されダミーパターン３２またはメモ
リセル３０の所定領域３４に走査された電子線はスペー
サ２２の側壁及び非活性領域上部に存在するチタン等の
金属物によって捕獲されることになるので、走査電子顕
微鏡のブラウン管には全体的に暗い像が表れることにな
る。この像の違いから金属物の残存の有無を確認するこ
とができる。
【００２１】そして、前記スペーサ２２の側壁または非
活性領域上部にチタン等の金属物が存在することが確認
された場合は、硫酸溶液などを使用してそのチタン等の
金属物を除去する。これにより、残存金属物が半導体装
置の不良原因になることを防止できる。
活性領域上部にチタン等の金属物が存在することが確認
された場合は、硫酸溶液などを使用してそのチタン等の
金属物を除去する。これにより、残存金属物が半導体装
置の不良原因になることを防止できる。
【００２２】なお、上記の実施の形態は一具体例にすぎ
ない。本発明は、本発明の技術思想の範囲内で多様な変
形及び修正が可能であることは当業者にとって明白なこ
とであり、このような変形及び修正が特許請求の範囲に
属することは当然なことである。
ない。本発明は、本発明の技術思想の範囲内で多様な変
形及び修正が可能であることは当業者にとって明白なこ
とであり、このような変形及び修正が特許請求の範囲に
属することは当然なことである。
【００２３】
【発明の効果】以上詳細に説明したように本発明の半導
体装置の製造方法によれば、ゲート電極の側壁に設けら
れるスペーサの側壁及び非活性領域上部にチタン等の金
属物が存在するかを走査電子顕微鏡を使用して容易に確
認して、残存する場合は除去することができるので、前
記金属物が完成した半導体装置の不良原因として作用す
ることを予防することができる効果がある。
体装置の製造方法によれば、ゲート電極の側壁に設けら
れるスペーサの側壁及び非活性領域上部にチタン等の金
属物が存在するかを走査電子顕微鏡を使用して容易に確
認して、残存する場合は除去することができるので、前
記金属物が完成した半導体装置の不良原因として作用す
ることを予防することができる効果がある。
【図面の簡単な説明】
【図１】半導体装置の製造方法を説明するための断面
図。
図。
【図２】半導体装置の製造方法を説明するための断面
図。
図。
【図３】半導体装置の製造方法を説明するための断面
図。
図。
【図４】半導体装置の製造方法を説明するための断面
図。
図。
【図５】半導体装置の製造方法を説明するための断面
図。
図。
【図６】走査電子顕微鏡による測定ポイントを説明する
ための平面図。
ための平面図。
【図７】走査電子顕微鏡による分析法を説明するための
平面図。
平面図。
【図８】走査電子顕微鏡による分析法を説明するための
平面図。
平面図。
１０ ウェハ １２ Ｐ−ウェル １４ Ｎ−ウェル １６ ゲート酸化膜 １８ ゲート電極 ２２ スペーサ ２６ チタンシリサイド膜
Claims (7)
- 【請求項１】 （ａ）活性領域と非活性領域に区分され
たウェハの前記活性領域上部にゲート酸化膜を介在して
ゲート電極を形成し、その側壁にスペーサを形成する段
階と、 （ｂ）前記ゲート電極とスペーサが形成された前記ウェ
ハ上部に金属膜を形成した後、熱処理工程を実施して前
記ゲート電極の上部と前記スペーサ外側の露出した前記
ウェハ上部に形成された前記金属膜を金属シリサイド物
に変換させる段階と、 （ｃ）前記金属シリサイド物以外の前記金属膜をケミカ
ルを使用して除去し、前記スペーサの側壁と前記非活性
領域の上部を露出させる段階と、 （ｄ）前記露出したスペーサ側壁及び前記非活性領域上
部に前記金属膜が残存するかを走査電子顕微鏡を使用し
て分析する段階とを具備してなることを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記分析時、前記走査電子顕微鏡の加速
電圧は１０ないし３０ｋＶに維持されることを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記分析時、測定は前記ウェハ上に形成
されたダミーパターンに対して行われることを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記分析時、測定は前記ウェハ上に形成
されたメモリセルの所定領域に対して行われることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項５】 前記金属膜はチタン（Ｔｉ）で形成され
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項６】 前記スペーサは窒化シリコン（ＳｉＮ）
で形成されることを特徴とする請求項１記載の半導体装
置の製造方法。 - 【請求項７】 前記ケミカルでは硫酸（Ｈ2 ＳＯ4 ）を
使用することを特徴とする請求項１記載の半導体装置の
製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970035180A KR100236716B1 (ko) | 1997-07-25 | 1997-07-25 | 반도체장치의 제조방법 |
| KR1997P-35180 | 1997-07-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154456A true JPH1154456A (ja) | 1999-02-26 |
Family
ID=19515722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10100870A Pending JPH1154456A (ja) | 1997-07-25 | 1998-04-13 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6150185A (ja) |
| JP (1) | JPH1154456A (ja) |
| KR (1) | KR100236716B1 (ja) |
| TW (1) | TW469518B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426650B1 (en) * | 1999-12-28 | 2002-07-30 | Koninklijke Philips Electronics, N.V. | Integrated circuit with metal programmable logic having enhanced reliability |
| US7038224B2 (en) | 2002-07-30 | 2006-05-02 | Applied Materials, Israel, Ltd. | Contact opening metrology |
| US7078690B2 (en) * | 2002-02-04 | 2006-07-18 | Applied Materials, Israel, Ltd. | Monitoring of contact hole production |
| US7528614B2 (en) | 2004-12-22 | 2009-05-05 | Applied Materials, Inc. | Apparatus and method for voltage contrast analysis of a wafer using a tilted pre-charging beam |
| KR100778860B1 (ko) * | 2006-12-12 | 2007-11-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 불량분석 방법 |
| CN102832150B (zh) * | 2012-05-21 | 2014-12-24 | 上海华力微电子有限公司 | 一种检测镍金属硅化物在平面内生长长度的方法 |
| US9437630B2 (en) * | 2014-05-20 | 2016-09-06 | Sensl Technologies Ltd. | Semiconductor photomultiplier |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432629A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Ltd | Etching device |
| JPH01235244A (ja) * | 1988-03-15 | 1989-09-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05242848A (ja) * | 1991-02-27 | 1993-09-21 | Sumitomo Electric Ind Ltd | 表面検査方法および表面検査装置 |
| JPH05259240A (ja) * | 1992-03-11 | 1993-10-08 | Matsushita Electron Corp | 半導体装置の評価方法 |
| JPH06151382A (ja) * | 1992-11-11 | 1994-05-31 | Toshiba Corp | ドライエッチング方法 |
| JPH0774354A (ja) * | 1993-09-06 | 1995-03-17 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JPH07263769A (ja) * | 1994-03-24 | 1995-10-13 | Agency Of Ind Science & Technol | ジョセフソン接合の作製方法及び装置 |
| JPH08241689A (ja) * | 1995-03-03 | 1996-09-17 | Jeol Ltd | 荷電粒子線装置のビームブランキング装置 |
| JPH08321591A (ja) * | 1995-05-26 | 1996-12-03 | Sony Corp | 半導体装置及びその製造方法 |
| JPH09181139A (ja) * | 1997-01-20 | 1997-07-11 | Hitachi Ltd | 欠陥検査方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5665203A (en) * | 1995-04-28 | 1997-09-09 | International Business Machines Corporation | Silicon etching method |
-
1997
- 1997-07-25 KR KR1019970035180A patent/KR100236716B1/ko not_active IP Right Cessation
-
1998
- 1998-03-24 TW TW087104377A patent/TW469518B/zh not_active IP Right Cessation
- 1998-04-13 JP JP10100870A patent/JPH1154456A/ja active Pending
- 1998-04-27 US US09/067,195 patent/US6150185A/en not_active Expired - Lifetime
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432629A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Ltd | Etching device |
| JPH01235244A (ja) * | 1988-03-15 | 1989-09-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05242848A (ja) * | 1991-02-27 | 1993-09-21 | Sumitomo Electric Ind Ltd | 表面検査方法および表面検査装置 |
| JPH05259240A (ja) * | 1992-03-11 | 1993-10-08 | Matsushita Electron Corp | 半導体装置の評価方法 |
| JPH06151382A (ja) * | 1992-11-11 | 1994-05-31 | Toshiba Corp | ドライエッチング方法 |
| JPH0774354A (ja) * | 1993-09-06 | 1995-03-17 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JPH07263769A (ja) * | 1994-03-24 | 1995-10-13 | Agency Of Ind Science & Technol | ジョセフソン接合の作製方法及び装置 |
| JPH08241689A (ja) * | 1995-03-03 | 1996-09-17 | Jeol Ltd | 荷電粒子線装置のビームブランキング装置 |
| JPH08321591A (ja) * | 1995-05-26 | 1996-12-03 | Sony Corp | 半導体装置及びその製造方法 |
| JPH09181139A (ja) * | 1997-01-20 | 1997-07-11 | Hitachi Ltd | 欠陥検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW469518B (en) | 2001-12-21 |
| US6150185A (en) | 2000-11-21 |
| KR100236716B1 (ko) | 2000-01-15 |
| KR19990011925A (ko) | 1999-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7525087B2 (en) | Method for creating observational sample | |
| US7402801B2 (en) | Inspecting method of a defect inspection device | |
| JP2003331774A (ja) | 電子ビーム装置およびその装置を用いたデバイス製造方法 | |
| KR100546289B1 (ko) | 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법 | |
| JP2005286161A (ja) | 形状修復方法及び装置、並びにそれらを用いた半導体デバイス製造方法 | |
| JPH1154456A (ja) | 半導体装置の製造方法 | |
| JP2983927B2 (ja) | 半導体装置のコンタクトオープン検査方法 | |
| KR20030051180A (ko) | 평가용 반도체장치의 제조방법 | |
| US6646259B2 (en) | Method of sample preparation for transmission electron microscope analysis | |
| JP2002228562A (ja) | 透過型電子顕微鏡の試料作製方法 | |
| JP2953751B2 (ja) | 半導体装置の検査方法 | |
| US6252227B1 (en) | Method for sectioning a semiconductor wafer with FIB for viewing with SEM | |
| JP2004239877A (ja) | 回路パターンの検査方法および半導体装置の製造方法 | |
| KR100301040B1 (ko) | 반도체기판상에존재하는얕은핏트의인라인모니터링방법 | |
| JPS62271444A (ja) | 半導体ウエハの電子ビ−ムテスト | |
| JP2005175333A (ja) | 回路パターン検査方法とその装置 | |
| Thompson et al. | Fundamental aspects of electron beam lithography. II. Low‐voltage exposure of negative resists | |
| JP2000124283A (ja) | コンタクト不良箇所特定方法 | |
| JPH05259240A (ja) | 半導体装置の評価方法 | |
| JP3041405B2 (ja) | ミクロ断面観察方法 | |
| KR20000012913A (ko) | 반도체장치의 비트라인 컨택 검사방법 | |
| JP2003133383A (ja) | 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法 | |
| KR0165448B1 (ko) | 실리콘 처리 모니터링 방법 | |
| JP2900380B2 (ja) | 半導体装置の製造方法 | |
| JPH09306961A (ja) | 半導体装置の検査方法及び検査装置及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050531 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050722 |