TW469518B - Method of manufacturing semiconductor devices - Google Patents

Method of manufacturing semiconductor devices Download PDF

Info

Publication number
TW469518B
TW469518B TW087104377A TW87104377A TW469518B TW 469518 B TW469518 B TW 469518B TW 087104377 A TW087104377 A TW 087104377A TW 87104377 A TW87104377 A TW 87104377A TW 469518 B TW469518 B TW 469518B
Authority
TW
Taiwan
Prior art keywords
layer
pole
field
source
crystal
Prior art date
Application number
TW087104377A
Other languages
English (en)
Inventor
Sang-Hun Lee
Yong-Ju Kim
Sang-Kyu Hahm
Sang-Kil Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW469518B publication Critical patent/TW469518B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • B24B37/013Devices or means for detecting lapping completion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

經濟部中央標準局員工消費合作杜印製 46 95 18 Α7 Β7 五、發明説明(1 ) 太發明之領ϋ 本發明偽關於一種半導體元件製造方法,且更特別地 於--種具有在閘極電極之倒壁上形成有間隔層的半導 護元件之製造方法。 習知抟蓊之描沭 一般上,很難以肉眼察覺的小於0 · 1 fflnt之微構造藉使 用如一放大鏡或一光學顯撤鏡的一輔助裝置而被放大和觀 察。 然而,因為使掃描式電子顯徹鏡發展的光之波長而無 法藉使用放大鏡或光學顯微鏡以放大或偵测具有小於0 , 2 w π的一尺寸之微小物件:, 在掃描式電子顯微鏡(SEM)中,在一特定加速電壓 後産生的電子束被施於在電子搶内的燈絲上並被掃描在参 考糨上,且二次電子被在掃描電子和含在參考物的原子間 的互相反應而産生;該等二次電子移動到一偵測器和一放 大器旦被轉換成一類比訊號或數位訊號使得該參考物之— 亮和一暗的影撺被陳示在連接於該放大器的勃朗管中。 SEM被使用在半導體元件之分析處理中以置潮在晶圈j 上被多個半導體元件之製造處理形成的挎籀孔之大小,和 在晶圓上形成的圖型間的距離,亦卽_臨界圮寸。 -般上,如在第一圖中所示的,Ν-HOS電晶體偽以如 一主動區和非主動區被形成在晶圖1 0上,且藉將如棚之三 價雜質注入其中以在主動區内形成Ρ井12之一方式而形成 ;另外,偽將如Ρ的五價雜質注人而在Ρ井12上形成兩傾Ν 本紙張尺度適用中國國家標隼(CNS > Α4規格(210X297公釐) ^^^1 ^^^^1 ^^^^1 n^i 、-0 (諳先閱讀背面之注意事項再填寫本頁) 46 95 1 8 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(2 ) 井14作為源極和汲極;然後,在兩Η并14間的主動區之較 上端上方形成一閛極氣化膜16,且含有如多晶矽的導體材 料的一閘極電極18在其上形成。 另舛,如在第二圖中所示的,作為絶緣膜的N-Si膜20 在具有在其上形成的閘極電極18的晶圓10上形成;並且如 在第三圖中所示的,藉實行蝕刻背後處理一間隔層22在閛 極電極18之倒壁上形成。 然後,如在第四圓中所示的,有傳導性的Ti被沉積在 具有在其上形成的間隔層22的晶圓1G之較上端之上以形成 T i層2 4 ,且以一特定溫度實行熱處理, 據此,含有在一閘極電極18上和在兩N井14之較上端 上的Ti膜24的Ti被與晶圓10之Si反應地被轉變成TiSi;同 時,閘極電極18之S i和閘極電極18之T i彼此反應以被轉變 成 T i S i。 最後,如在第五圔中所示的,通過上述熱處理的晶圓 之Ti膜24藉使用HaS04除去;在此階段,上面Ηβ04與Ti度 應,但不與TiSi反應使得TiSi膜2δ被形成在閛極電極18和 Ν井24之較上端上;TiSi膜26作用為感應線,其將作為源 極和汲極的H井14和蘭極電極18與外面電路連接 然而,在間隔層2 2之較上端上形成的T i膜24之T i並未 完全被HaStU除去而仍留存因而當電力被施於該半導體元 件上時導致短路。 另外,形成在非主動區上的T i膜24之T i並未完全被H a S(h除去而仍留存因而當電力被施於該半導體元件上時導 ___ — - - - B 本紙張尺度適用中國國家楳準(CNS ) Λ4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -·今
,1T 46 9 51 8 經璘部中央摞準局員工消費合作社印繁 A7 B7五、發明説明(3 ) 致漏電流。 本發明之._總_^ 本發明被指向以提供-種具有在一晶圓之閘極電極之 倒壁上形成的一間隔層的半導體元件之製造方法。 本發明之一目的偽提供一種半導體元件製造方法,其 中存在該晶圓之非主動區之較上端與在其之閛極電極之側 壁上形成的間隔層上的金屬被避免以防止半導體元件之故 KJ4: 為了達成此和其它利益與根據本發明之目的,如被實 施和廣泛描述的,提供一種半導體元件製造方法,其包含 下列步驟:a)形成一閘極電極,該閛極電極具有在它的側 壁上旦在一閛極氣化物膜上形成的一間隔層,該氣化物膜 係在被分成一主動區和一非主動區的一晶圓之該主動區之 一部分上形成;b)在具有以該步驟a)形成於其上的該閛極 電極的該晶圓上形成一金屬糢,並藉由實施熱處理而將在 該閘極電極上和在位於該間隔層和該非主動區間的該晶圖 之暴露表面上形成的該金屬膜轉換成金屬矽化物;c)使用 化學物除去並打開該b)步驟之該金屬矽化物以外的該金屬 膜,以形成其之該間隔層和該非主動區之上倒被打開的一 金屬砂化合物膜;及d)使用掃描式電子靨徹鏡伤汾柢以檢 糞該金屬_之殘餘物是否巧置存於在該c)步驟中被打開的 該間隔層和該非主動區上。 在分析之該d)步驟中,該掃描電子顯微鏡之加速電壓 較佳被保持在10至30KVC, ___~ S.~- 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
469518 經濟部中央標车局員工消費合作社印策 A7 B7 五'發明説明(4 ) 又,在分析之該d)步驟中,量測點在該晶圓上形成的 冗多圖堅或記憶體晶胞之某些區上實行。 甚者,該金鼷膜含有Ti,且該間隔層含有如SiN等之 絶緣材料.:, 又,H* SO*被使用為該化學物σ 請瞭解到,前面一般描述和接鑛詳細描述兩者傜例示 的和解釋性的且如申議專利範圍的意欲提供本發明之進一 步解釋。 1式之簡塱説明 在所伴隨圖式中: 第一至五圓偽陳示Μ- M0S電晶體以說明習用半導體元 件製造處理之問題的簡單截面圖; 第六圖傜陳示本發明之一實施例的一截面圖; 第t圖偽根據本發明之半導體元件製造方法繞著冗多 匾型取用的一 SEH影像;及 第八圖偽根據本發明之半導體元件製造方法繞箸記憶 體晶胞取用的一SEM影像。 較佯奮旃例之詳細説明 現在將詳細參考於本發明之較佳實施例,其之例子以 所伴隨圖式被說明。 根據本發明之半導體元件製造方法,如在第五圖中所 示的,在被分成一主動區和一非主動區的晶圓之主動區 上方形成一閘極氧化膜1 6 ,且一閘極電極1 δ被形成在其上 ;以絶緣材料做的一間隔層2 2被形成在它們的侧壁上。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) I I— 111 f - -: . (諳先閱讀背面之注意事項再填寫本頁) 16 9 5 1 8 A7 經濟部中央標準局負工消費合作社印製 B7五、發明説明(5 ) 另外,在具有在其上形成的閛極電極18的晶圓10之整 掴較上端上形成如T i膜24的金屬膜,並實施熱處理製程後 ,茌閘極電極18和在它的側壁上的間隔層2 2之較上端上如 T i等的金鼷膜被轉變成金鼷矽化物 然後,使用如11*304的化學物而除去異於如矽化Ti的 金羼矽化之如T i的金屬膜,並打開晶圓之間隔層22之較上 端,如矽化Ti膜26的金靥矽化膜被形成^ 最後,用SEM作分析以檢查如Ti的金屬是否存在開放 間隔層22和非主動區之較上端上;當實行分析時,施用在 電子搶之燈絲上的高加速電壓被保持在10至30KV,較佳是 150以增加掃描在晶圓10上的釋放電子束之強度。 如在第六圖中所示的,在使用具有多髄在其上形成的 圖塱的網線之晶圓的特定區上藉實行照相蝕刻處理_量點 傜在該晶國上形成的冗多圖塱32或記憶晶胞30之某一區34 上,並在其之另一特定區上,且重覆地實行處理。 因此,如在第t和八圖中所示的藉觀察被指定如白線 姐.題AM.像,可確定在間隔層之較上端上如Ti等的金屬 之存在 如果如T i等的金鼷存在間隔層和非主動區之較上端上 ,則被約15KV之加速電壓加速並輻射在冗多圖型32或記億 髖晶胞30之一待定區34上的電子東被存在間隔層和非主動 區上如T i等的金屬捕權,且結果,暗影像被陳示在整値掃 描式電子顯徹鏡(SEM )之勃朗管上。 另外,如果如:Γ i等的金屬存在間隔層和非主動區之較 一 — .. .. . .... -8-,------- 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X2W公釐) (請先間讀背而之注意事項再填寫本瓦〕
J 訂 9 5 1 8 A7 B7__五、發明説明(6 ) 上端上,刖使闬S〇4除去如T i等的金靨。 因此,根據本發明,在閘楝電極之槲壁之間隔層和非 主動®之較上端上如T i等的金屬容易藉使用SEM偵測並除 去使得從金屬物化的半導體元件之故障被防止。 對那柴在該技替中有技術者將是清楚的本發明之各稱 修正和變化可被做出而不偏離本發明之精神或範畴;因此 .只要它們在所附申請專利範圍和它們的相等者中本發明 企圖本發明之修正和變化。 元件邋掘i 10晶圓 16閘極氣化膜 18閘極電極 22間隔層 24 Ti膜 (請先鬩讀背面之注意事項再填寫本I) 1". 26矽化Ti暌 34待定區 32冗多圄型 3 0 億體晶胞 訂 經濟部中央標準局員工消費合作社印掣 本紙張尺度適用中國囡家榡準(CNS ) A4规格(210X297公釐)

Claims (1)

  1. 申請專利範圍 於 一於; 每介極 ,一閘 體及之 Λ8 B8 C8 D8 成 晶,層 電區離 效極隔 場汲壁i極一 源有 之括 離包 形隔’ 上相間 體含極 基包沒 路體該 電晶與 體電極 積效源 ,場該 成 形 包於 ,及 上、,, 體上層 括 該 和隔層 Λ離 傳 4¾ Λ壁 'Λ側 料 材 難 晶極之 電閘料 效該材 場於導 數、傳 複上含 該極包 於没一 層與成 之極 形 加 極及 源; 離钻 隔接 相極 該汲 與與 層極 料源 材化 導矽 傳成 該形 將以 以, 路用 電乍 體區 積極 該汲 蝕體不 地晶該 性電之 擇效上 選場層 ,數離 時複隔 留等壁 殘該侧 點中該 接其於 極’留 汲層殘 與料有 極材括。 源導包料 化傳個材 守該一導 該除有傳 當.移少的 以至要 4. 如申請專利範圍第3項所述之方法,其中該 敍刻步驟包含以下步驟: 若由該SEM分析檢測出該不想要的傳導材料, 則再次實施該選擇性地蝕刻步驟以由該側壁隔離層 姓刻該不想要的傳導材料。5. 如申請專利範圍第1項所述之方法,其中該形成 步驟包含下列步驟: -------------一乂--------訂---------線」 -- - (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 上 體 成 形 基 路 電 體 積 一 於 區 用 作 111 ί 與 區 用 作 場該 一於; 每介極 1閉 内與之 區,層 用區離 作極隔 該汲壁 於與側 體極一 晶源有 電之括 效離包 場隔間 個相區 數含極 复包及 形成一包含傳導材料之層於該複數場效電晶 禮上,包括於該等相隔離之源極與汲極上、於該開 本紙張尺度適用t國國家標準(CNS)A4規格(210x297公釐) -11, 5 9 5 1 B C8 D8 六、申請專利範圍極上、於該側壁隔離層上、及於該非作用區上形成 一包含傳導材料之層: 加 極及 源; 離點 相極 該汲 與與 層極 料源 材化 導矽 傳成 該形 將以 以, 路用 電作 體區 積極 該沒 熱與 蝕體 地晶 性電 擇效 選場 ,數 時複 留等 殘該 點中 接其 極, 汲層 與料 極材 源導 化傳 矽該 該除 當移 以 JU. β 不殘 該可 之亦 上料 層材 離導 隔傳 壁的 側要 該想 於不 留該 殘中 有其。 括且上 包料區 個材用 一導作 有傳非 少的該 至要於 中相?留 中 其 法 方 之 述 所 項 5 第: 圍驟 範步 利下 專以 請含 申包 如驟 .步 6刻 蝕 該 材隔 導壁 傳側 的該 要由 想以 不驟 該步 IMJ- 出亥 ¥ J 檢地 析' 擇 i選 SE該 該施 由實 若次 7.如申請專利範圍第1項所述之方法,其中該 實施步驟包含於該包括有複數場效電晶體之積體電 路基體上以10kv至30kv間之加速電壓實施SEM分析 之該步驟,以檢測該側壁隔離層上之該不想要的傳 導材料》 專 請 如 第 圍 範 (請先閱讀背面之注意事項再填寫本頁> 訂---- It V) I 1 有 少 至 中 體 晶 電 8效 場 等 該餘 中剩 其等 ,該 法至 方接 之連 述未 所一 項為 個 經濟部智慧財產局員工消費合作社印製 騾’ 步驟。 施步料 實之材 該析導 中分傳 其EM的 且,s要 ’方想 體實不 晶上該 電體之 效晶上 場電層 擬效離 模場隔 之擬壁 體模侧 晶該該 電於測 效含檢 場包以 中設側 其預該 ,一測 法之檢 方中以 之體, 述晶驟。 所電步料 項效該: P場之¾. U數析值 範複分的 东等M-S-Η Ε 該S极 4於施κ 請含實該 申包上之 如驟體上 9+步曰的居 施電離 實效隔 10.如申請專利範圍第1項所述之方法,其中 該側壁隔離層包含氮化矽,其中該傳導層包含鈦矽 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公蹵) 線L------------------------- -12- 469518 I 六、申請專利範圍 中剩步 其等施 ,該實 法至該 方接中 之連其 述未且 所一, 項為體 11個晶 第一電 圍有效 範少場 利至擬 專中模 請體之 申晶體 如電晶 效電 14場效 等場 該餘 層 電離 效隔 場壁 擬側 模該 該測 於檢 含以 包,。 驟驟料 體 晶 上 步材 之導 析傳 分的 EM要 S想 施不 實亥 上之 中設 其預 法之 方中 之體 述晶 所電 項效 11場 第數 圍複 範等 利該 專於 請含 申包 如驟 .步 15施 實 該 側 亥 =0 測 檢 以 驟。 步料 該材 之導 析傳 分的 ΕΜ要 S想 施不 實該 上之 體上 晶層 ^ 0 效隔 場壁 中破 其鈦 ’含 法包 方層 之導 述傳 所該 項中 11其 第, 圍硬 匕 /1 利氮 專含 請包 申層 如離 隔 6壁 1 ^ 側 該 蝕要要 該想想 中不不 其該該 且刻出 物蝕測 合層檢 化離析 的 的 包材 驟導。 步傳鈦 該 由 酸 硫 用 使 含 該 若,gK 騎 步 的 料 隔分 壁ΕΜ H y —UJ- (請先閱讀背面之注意事項再填寫本頁) 訂---------線丨* 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^ 14-
TW087104377A 1997-07-25 1998-03-24 Method of manufacturing semiconductor devices TW469518B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970035180A KR100236716B1 (ko) 1997-07-25 1997-07-25 반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
TW469518B true TW469518B (en) 2001-12-21

Family

ID=19515722

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087104377A TW469518B (en) 1997-07-25 1998-03-24 Method of manufacturing semiconductor devices

Country Status (4)

Country Link
US (1) US6150185A (zh)
JP (1) JPH1154456A (zh)
KR (1) KR100236716B1 (zh)
TW (1) TW469518B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426650B1 (en) * 1999-12-28 2002-07-30 Koninklijke Philips Electronics, N.V. Integrated circuit with metal programmable logic having enhanced reliability
US7078690B2 (en) * 2002-02-04 2006-07-18 Applied Materials, Israel, Ltd. Monitoring of contact hole production
US7038224B2 (en) 2002-07-30 2006-05-02 Applied Materials, Israel, Ltd. Contact opening metrology
US7528614B2 (en) 2004-12-22 2009-05-05 Applied Materials, Inc. Apparatus and method for voltage contrast analysis of a wafer using a tilted pre-charging beam
KR100778860B1 (ko) * 2006-12-12 2007-11-22 동부일렉트로닉스 주식회사 반도체 소자의 불량분석 방법
CN102832150B (zh) * 2012-05-21 2014-12-24 上海华力微电子有限公司 一种检测镍金属硅化物在平面内生长长度的方法
US9437630B2 (en) * 2014-05-20 2016-09-06 Sensl Technologies Ltd. Semiconductor photomultiplier

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6432629A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Etching device
JPH01235244A (ja) * 1988-03-15 1989-09-20 Fujitsu Ltd 半導体装置の製造方法
JPH05242848A (ja) * 1991-02-27 1993-09-21 Sumitomo Electric Ind Ltd 表面検査方法および表面検査装置
JPH05259240A (ja) * 1992-03-11 1993-10-08 Matsushita Electron Corp 半導体装置の評価方法
JPH06151382A (ja) * 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
JPH0774354A (ja) * 1993-09-06 1995-03-17 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2707531B2 (ja) * 1994-03-24 1998-01-28 工業技術院長 ジョセフソン接合の作製方法
JP3293724B2 (ja) * 1995-03-03 2002-06-17 日本電子株式会社 荷電粒子線装置のビームブランキング装置
US5665203A (en) * 1995-04-28 1997-09-09 International Business Machines Corporation Silicon etching method
JPH08321591A (ja) * 1995-05-26 1996-12-03 Sony Corp 半導体装置及びその製造方法
JP2969090B2 (ja) * 1997-01-20 1999-11-02 株式会社日立製作所 欠陥検査方法

Also Published As

Publication number Publication date
KR19990011925A (ko) 1999-02-18
KR100236716B1 (ko) 2000-01-15
US6150185A (en) 2000-11-21
JPH1154456A (ja) 1999-02-26

Similar Documents

Publication Publication Date Title
JP3296292B2 (ja) エッチング方法、クリーニング方法、及びプラズマ処理装置
TW480735B (en) Structure and manufacturing method of polysilicon thin film transistor
US5270263A (en) Process for depositing aluminum nitride (AlN) using nitrogen plasma sputtering
US4804438A (en) Method of providing a pattern of conductive platinum silicide
US20080237819A1 (en) Bipolar Carrier Wafer and Mobile Bipolar Electrostatic Wafer Arrangement
JPS6010773A (ja) 1素子型fet−記憶キヤパシタ回路の形成方法
CN102396051B (zh) 使绝缘体上硅衬底减薄的方法
TW469518B (en) Method of manufacturing semiconductor devices
TW318950B (zh)
US5767006A (en) Method for eliminating charge damage during etching of conducting layers
KR100469503B1 (ko) 비정질막을결정화하는방법
US6554952B1 (en) Method and apparatus for etching a gold metal layer using a titanium hardmask
JPS6053013A (ja) 薄膜形成装置
JPH025521A (ja) 半導体装置の製造方法
TW523817B (en) Semiconductor device and method of manufacturing the same
JPH04274374A (ja) 太陽電池及びその製造方法
WO2023080346A1 (ko) 반도체 소자용 커패시터, 반도체 소자용 커패시터의 제조 방법, 및 디램 소자
US6897112B2 (en) Method for fabricating an integrated semiconductor configuration with the aid of thermal oxidation, related semiconductor configuration, and related memory unit
US6742532B2 (en) Cleaning container and method for cleaning LP furnace thermocouple sleeves
JPH1022377A (ja) 半導体装置の製造方法及び半導体装置
TW501279B (en) Substrate for display panel, method of producing same, and apparatus for forming thin film used therefor
KR100701656B1 (ko) 박막 트랜지스터 액정 디스플레이 제조 방법
TW525232B (en) Method for producing gate
JPH04208535A (ja) 半導体装置の製造方法
JPS59150478A (ja) 薄膜回路装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees