JP2900380B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2900380B2 JP2900380B2 JP63281861A JP28186188A JP2900380B2 JP 2900380 B2 JP2900380 B2 JP 2900380B2 JP 63281861 A JP63281861 A JP 63281861A JP 28186188 A JP28186188 A JP 28186188A JP 2900380 B2 JP2900380 B2 JP 2900380B2
- Authority
- JP
- Japan
- Prior art keywords
- heavy metal
- region
- metal contamination
- wafer
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体装
置製造工程中の重金属汚染のモニター方法に関する。
置製造工程中の重金属汚染のモニター方法に関する。
従来、この種の半導体製造工程中の重金属汚染のモニ
ター方法としては、製造用のウェハーを洗浄，熱処理，
エッチングなどの工程で処理する際、同時にモニター用
ウェハーを処理し、処理御のモニター用ウェハーを用い
て各種重金属汚染検出方法により汚染の有無を確認する
方法となっていた。
ター方法としては、製造用のウェハーを洗浄，熱処理，
エッチングなどの工程で処理する際、同時にモニター用
ウェハーを処理し、処理御のモニター用ウェハーを用い
て各種重金属汚染検出方法により汚染の有無を確認する
方法となっていた。
重金属汚染検出方法としては、例えば光を照射して発
生した小数キャリアの減衰をマイクロ波の反射を用いて
検出し、小数キャリアのライフタイムを測定する方法
（光導伝減衰法）、より分析的な手法としてはSecondar
y Ion Mass Spectroscopy（SIMS）などがある。
生した小数キャリアの減衰をマイクロ波の反射を用いて
検出し、小数キャリアのライフタイムを測定する方法
（光導伝減衰法）、より分析的な手法としてはSecondar
y Ion Mass Spectroscopy（SIMS）などがある。
上述した従来の半導体製造工程中の重金属汚染のモニ
ター方法は、製造用ウェハーとモニター用ウェハーとが
異なるため、製造工程によっては工程における汚染を忠
実に反映していないという欠点がある。例えばシリコン
酸化膜のドライエッチング工程においては製造用ウェハ
ーにおいてはシリコン基板はオーバーエッチングの時間
だけプラズマ雰囲気にさらされるが、モニター用ウェハ
ーは通常シリコン基板が露出した状態であるので、ドラ
イエッチング時間全てにわたってシリコン基板がプラズ
マ雰囲気にされされることにより、モニター用ウェハー
上に製造用ウェハーよりも多量の汚染重金属が付着して
しまう。これを回避するためには、モニター用ウェハー
上にも製造用ウェハーと全く同一の工程を行なう必要が
ある。
ター方法は、製造用ウェハーとモニター用ウェハーとが
異なるため、製造工程によっては工程における汚染を忠
実に反映していないという欠点がある。例えばシリコン
酸化膜のドライエッチング工程においては製造用ウェハ
ーにおいてはシリコン基板はオーバーエッチングの時間
だけプラズマ雰囲気にさらされるが、モニター用ウェハ
ーは通常シリコン基板が露出した状態であるので、ドラ
イエッチング時間全てにわたってシリコン基板がプラズ
マ雰囲気にされされることにより、モニター用ウェハー
上に製造用ウェハーよりも多量の汚染重金属が付着して
しまう。これを回避するためには、モニター用ウェハー
上にも製造用ウェハーと全く同一の工程を行なう必要が
ある。
また、通常一工程の処理を行なう場合に多数の製造用
ウェハーに対して一枚のモニター用ウェハーが用いられ
るため、モニター用ウェハーで重金属汚染が検出された
場合、同時に処理した製造用ウェハーを全て廃棄しなけ
ればならないという欠点がある。
ウェハーに対して一枚のモニター用ウェハーが用いられ
るため、モニター用ウェハーで重金属汚染が検出された
場合、同時に処理した製造用ウェハーを全て廃棄しなけ
ればならないという欠点がある。
またモニター用ウェハーは表面に不純物を捕獲するよ
うな特別な加工は施されていないので、汚染重金属はモ
ニター用ウェハー内に均一に拡散してしまう。一方重金
属汚染検出方法である光導伝減衰法は、ウェハー内部よ
りも表面近傍の情報をより検出しやすく、またSIMSにお
いてはウェハー表面部のみの情報しか得ることができな
い。よってモニター用ウェハーが重金属により汚染され
た場合でも、重金属がウェハー内部に拡散することによ
り重金属汚染のうちごく一部しか検出に寄与せず、検出
感度が低下するという欠点がある。
うな特別な加工は施されていないので、汚染重金属はモ
ニター用ウェハー内に均一に拡散してしまう。一方重金
属汚染検出方法である光導伝減衰法は、ウェハー内部よ
りも表面近傍の情報をより検出しやすく、またSIMSにお
いてはウェハー表面部のみの情報しか得ることができな
い。よってモニター用ウェハーが重金属により汚染され
た場合でも、重金属がウェハー内部に拡散することによ
り重金属汚染のうちごく一部しか検出に寄与せず、検出
感度が低下するという欠点がある。
本発明の半導体装置の製造方法は、半導体基板上に素
子形成領域、素子分離領域、第１および第２の重金属汚
染検出領域をそれぞれ設ける工程と、前記第１および第
２の重金属汚染検出領域の半導体基板表面に結晶欠陥層
を形成する工程と、前記素子形成領域、前記素子分離領
域および前記第１および第２の重金属汚染検出領域の半
導体基板上に酸化膜および窒化膜を順次積層する工程
と、前記素子分離領域および前記第２の重金属汚染検出
領域上の前記窒化膜を選択的に除去する工程と、前記素
子分離領域および前記第２の重金属汚染検出領域に選択
的に酸化膜を成長させる工程と、前記素子形成領域およ
び前記第１の重金属汚染検出領域上の前記窒化膜および
前記酸化膜を選択的に除去する工程とを有することを特
徴としている。
子形成領域、素子分離領域、第１および第２の重金属汚
染検出領域をそれぞれ設ける工程と、前記第１および第
２の重金属汚染検出領域の半導体基板表面に結晶欠陥層
を形成する工程と、前記素子形成領域、前記素子分離領
域および前記第１および第２の重金属汚染検出領域の半
導体基板上に酸化膜および窒化膜を順次積層する工程
と、前記素子分離領域および前記第２の重金属汚染検出
領域上の前記窒化膜を選択的に除去する工程と、前記素
子分離領域および前記第２の重金属汚染検出領域に選択
的に酸化膜を成長させる工程と、前記素子形成領域およ
び前記第１の重金属汚染検出領域上の前記窒化膜および
前記酸化膜を選択的に除去する工程とを有することを特
徴としている。
次に、本発明について図面を参照して説明する。
第１図は本発明の半導体ウェハー上の重金属汚染のモ
ニター領域のレイアウトの一実施例である。半導体ウェ
ハー１上中央に重金属汚染のモニター領域２を設ける。
例えば汚染検出方法として光導伝減衰法を用いる場合、
光によって生成された少数キャリアの拡散長LDは、比抵
抗10Ω・cmのＰ型シリコン基板において少数キャリアの
再結合ライフタイムを数100μsecとすると、LD≒1mm程
度と見積られるので、この重金属不純物のモニター領域
の大きさは、シリコン基板の場合少なくとも2mm四方よ
り大きくなければならない。
ニター領域のレイアウトの一実施例である。半導体ウェ
ハー１上中央に重金属汚染のモニター領域２を設ける。
例えば汚染検出方法として光導伝減衰法を用いる場合、
光によって生成された少数キャリアの拡散長LDは、比抵
抗10Ω・cmのＰ型シリコン基板において少数キャリアの
再結合ライフタイムを数100μsecとすると、LD≒1mm程
度と見積られるので、この重金属不純物のモニター領域
の大きさは、シリコン基板の場合少なくとも2mm四方よ
り大きくなければならない。
実際の工程手順において、このモニター領域上でどの
ような工程が行なわれるかをＰ型シリコン基板上でのLO
COSの形成工程を例として述べる。第２図は実際の半導
体装置作製領域での工程、第３図は本発明の重金属汚染
のモニター領域で行なわれる工程である。第２図および
第３図の（ａ）〜（ｅ）は、それぞれ対応した工程が示
している。
ような工程が行なわれるかをＰ型シリコン基板上でのLO
COSの形成工程を例として述べる。第２図は実際の半導
体装置作製領域での工程、第３図は本発明の重金属汚染
のモニター領域で行なわれる工程である。第２図および
第３図の（ａ）〜（ｅ）は、それぞれ対応した工程が示
している。
まずシリコン基板３上にフォトレジスト４を塗布し、
フォトリソグラフィー法により、半導体装置作製領域で
はフォトレジスト４が残るように、モニター領域ではフ
ォトレジスト４が全面除去されるようにする。その後、
フォトレジスト４をマスクとしてアルゴンイオン（40Ar
＋）を加速エネルギー70KeV,ドーズ量１×1014cm-2でイ
オン注入する。このアルゴンイオン注入によりモニター
領域表面には結晶欠陥量５が形成される。
フォトリソグラフィー法により、半導体装置作製領域で
はフォトレジスト４が残るように、モニター領域ではフ
ォトレジスト４が全面除去されるようにする。その後、
フォトレジスト４をマスクとしてアルゴンイオン（40Ar
＋）を加速エネルギー70KeV,ドーズ量１×1014cm-2でイ
オン注入する。このアルゴンイオン注入によりモニター
領域表面には結晶欠陥量５が形成される。
次にフォトレジスト４を除去し、熱酸化法により、50
nmのシリコン酸化膜６を形成し、その上にCVD法により
シリコン窒化膜７を100nm堆積する（第２図（ｂ），第
３図（ｂ））。
nmのシリコン酸化膜６を形成し、その上にCVD法により
シリコン窒化膜７を100nm堆積する（第２図（ｂ），第
３図（ｂ））。
次にフォトレジスト８を塗布しフォトリソグラフィー
法によりフォトレジスト６をパターン形成するが、この
時半導体装置作製領域ではパターン形成が行なわれるが
汚染のモニター領域では全面にフォトレジストが残るよ
うにしておく。次にシリコン窒化膜７をエッチングによ
りパターン形成する（第２図（ｃ））。
法によりフォトレジスト６をパターン形成するが、この
時半導体装置作製領域ではパターン形成が行なわれるが
汚染のモニター領域では全面にフォトレジストが残るよ
うにしておく。次にシリコン窒化膜７をエッチングによ
りパターン形成する（第２図（ｃ））。
次にフォトレジスト８をマスクとしてボロンイオン
（Ｂ＋）を加速エネルギー100KeV,ドーズ量２×1013cm
-2でイオン注入して、チャンネルストッパー９を形成す
る。続いてフォトレジスト８を除去し、熱酸化によりフ
ィールド酸化膜10を形成する。半導体装置作製領域では
チォンネルストッパー９およびフィールド酸化膜10が形
成される（第２図（ｄ））が、一方モニター領域におい
ては、チャンネルストッパー９およびフィールド酸化膜
10は形成されない（第３図（ｄ））。
（Ｂ＋）を加速エネルギー100KeV,ドーズ量２×1013cm
-2でイオン注入して、チャンネルストッパー９を形成す
る。続いてフォトレジスト８を除去し、熱酸化によりフ
ィールド酸化膜10を形成する。半導体装置作製領域では
チォンネルストッパー９およびフィールド酸化膜10が形
成される（第２図（ｄ））が、一方モニター領域におい
ては、チャンネルストッパー９およびフィールド酸化膜
10は形成されない（第３図（ｄ））。
次にシリコン窒化膜７およびシリコン酸化膜６をエッ
チングにより除去してLOCOSが形成される（第２図
（ｅ））。
チングにより除去してLOCOSが形成される（第２図
（ｅ））。
この時、モニター領域はシリコン基板３が全面露出し
た状態になっており（第３図（ｅ））、本LOCOS形成工
程において重金属汚染が存在した場合、重金属は結晶欠
陥層５に捕獲される。ここで光導伝減衰法などによりこ
のモニター領域の重金属汚染を調べることにより、LOCO
S形成工程での汚染の程度を調べることができる。
た状態になっており（第３図（ｅ））、本LOCOS形成工
程において重金属汚染が存在した場合、重金属は結晶欠
陥層５に捕獲される。ここで光導伝減衰法などによりこ
のモニター領域の重金属汚染を調べることにより、LOCO
S形成工程での汚染の程度を調べることができる。
第４図は本発明の他の実施例の半導体ウェハー上のモ
ニター領域のレイアウトである。半導体ウェハー１上に
２種類の異なった重金属汚染のモニター領域11およびモ
ニター領域B12をそれぞれ１つ以上設ける。
ニター領域のレイアウトである。半導体ウェハー１上に
２種類の異なった重金属汚染のモニター領域11およびモ
ニター領域B12をそれぞれ１つ以上設ける。
Ｐ型シリコン上でのLOCOS形成工程において、モニタ
ー領域Ａは第３図と同様にしてLOCOS形成工程を経て光
導伝減衰法などにより汚染の有無を調べる。これに対
し、モニター領域Ｂでは第５図に示される工程が行なわ
れる。
ー領域Ａは第３図と同様にしてLOCOS形成工程を経て光
導伝減衰法などにより汚染の有無を調べる。これに対
し、モニター領域Ｂでは第５図に示される工程が行なわ
れる。
まずアルゴイオンをイオン注入し、結晶欠陥層５を形
成（第５図（ａ））した後に一実施例と同様にシリコン
酸化膜6,シリコン窒化膜７を形成する。第３図（ｃ）で
はフォトレジスト８がモニター領域全面に残るようにフ
ォトリソグラフィーが行なわれたが、モニター領域Ｂで
はフォトレジスト８がモニター領域全面から除去される
ようにフォトリソグラフィーが行なわれる。続くシリコ
ン窒化膜のエッチング工程でモニター領域Ｂでは全面の
シリコン窒化膜がエッチング除去される（第５図
（ｃ））。その結果チャンネルストッパー９およびフィ
ールド酸化膜10も全面にわたって形成される。
成（第５図（ａ））した後に一実施例と同様にシリコン
酸化膜6,シリコン窒化膜７を形成する。第３図（ｃ）で
はフォトレジスト８がモニター領域全面に残るようにフ
ォトリソグラフィーが行なわれたが、モニター領域Ｂで
はフォトレジスト８がモニター領域全面から除去される
ようにフォトリソグラフィーが行なわれる。続くシリコ
ン窒化膜のエッチング工程でモニター領域Ｂでは全面の
シリコン窒化膜がエッチング除去される（第５図
（ｃ））。その結果チャンネルストッパー９およびフィ
ールド酸化膜10も全面にわたって形成される。
すなわち、モニター領域ＡはLOCOS部以外の能動素子
が作製される部分の重金属汚染を反映しており、一方モ
ニター領域ＢはLOCOS部の汚染を反映している。よってL
OCOS形成工程終了後、モニター領域Ａとモニター領域Ｂ
を光導伝減衰法などにより汚染度を調べることで実デバ
イスの能動素子領域とLOCOS部の両方の汚染度を感度良
く調べることができる。本実施例においては、複数のモ
ニター領域を有するので重金属汚染のウェハー面内分布
をも知ることができ、汚染工程を特定しやすくなるとい
う利点もある。
が作製される部分の重金属汚染を反映しており、一方モ
ニター領域ＢはLOCOS部の汚染を反映している。よってL
OCOS形成工程終了後、モニター領域Ａとモニター領域Ｂ
を光導伝減衰法などにより汚染度を調べることで実デバ
イスの能動素子領域とLOCOS部の両方の汚染度を感度良
く調べることができる。本実施例においては、複数のモ
ニター領域を有するので重金属汚染のウェハー面内分布
をも知ることができ、汚染工程を特定しやすくなるとい
う利点もある。
以上説明したように本発明は製造用ウェハー内に重金
属汚染を検知するためのモニター領域を具備し、このモ
ニター領域に結晶欠陥を導入した後に実際の半導体装置
が受ける製造工程をこのモニター領域上で行ない、各工
程ごとの重金属汚染の程度を調べることにより、実際の
半導体装置における汚染の程度を忠実に、かつ高感度に
検出することができ、半導体装置の歩留りを向上させる
ことができる。
属汚染を検知するためのモニター領域を具備し、このモ
ニター領域に結晶欠陥を導入した後に実際の半導体装置
が受ける製造工程をこのモニター領域上で行ない、各工
程ごとの重金属汚染の程度を調べることにより、実際の
半導体装置における汚染の程度を忠実に、かつ高感度に
検出することができ、半導体装置の歩留りを向上させる
ことができる。
第１図は本発明の一実施例の重金属汚染モニター領域の
レイアウト図、第２図（ａ）〜（ｅ）はLOCOS形成工程
における半導体装置作製領域での工程図、第３図（ａ）
〜（ｅ）はLOCOS形成工程におけるモニター領域での工
程図、第４図はモニター領域の他の実施例のレイアウト
図、第５図（ａ）〜（ｅ）は本発明の他の実施例による
LOCOS形成工程における他のモニター領域の工程図であ
る。 １……半導体ウェハー、２……モニター領域、３……シ
リコン基板、４……フォトレジスト、５……結晶欠陥
層、６……シリコン酸化膜、７……シリコン窒化膜、８
……フォトレジスト、９……チャンネルストッパー、10
……フィールド酸化膜、11……モニター領域Ａ、12……
モニター領域Ｂ。
レイアウト図、第２図（ａ）〜（ｅ）はLOCOS形成工程
における半導体装置作製領域での工程図、第３図（ａ）
〜（ｅ）はLOCOS形成工程におけるモニター領域での工
程図、第４図はモニター領域の他の実施例のレイアウト
図、第５図（ａ）〜（ｅ）は本発明の他の実施例による
LOCOS形成工程における他のモニター領域の工程図であ
る。 １……半導体ウェハー、２……モニター領域、３……シ
リコン基板、４……フォトレジスト、５……結晶欠陥
層、６……シリコン酸化膜、７……シリコン窒化膜、８
……フォトレジスト、９……チャンネルストッパー、10
……フィールド酸化膜、11……モニター領域Ａ、12……
モニター領域Ｂ。
Claims (1)
- 【請求項１】半導体基板上に素子形成領域、素子分離領
域、第１および第２の重金属汚染検出領域をそれぞれ設
ける工程と、前記第１および第２の重金属汚染検出領域
の半導体基板表面に結晶欠陥層を形成する工程と、前記
素子形成領域、前記素子分離領域および前記第１および
第２の重金属汚染検出領域の半導体基板上に酸化膜およ
び窒化膜を順次積層する工程と、前記素子分離領域およ
び前記第２の重金属汚染検出領域上の前記窒化膜を選択
的に除去する工程と、前記素子分離領域および前記第２
の重金属汚染検出領域に選択的に酸化膜を成長させる工
程と、前記素子形成領域および前記第１の重金属汚染検
出領域上の前記窒化膜および前記酸化膜を選択的に除去
する工程とを有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281861A JP2900380B2 (ja) | 1988-11-07 | 1988-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281861A JP2900380B2 (ja) | 1988-11-07 | 1988-11-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02128442A JPH02128442A (ja) | 1990-05-16 |
| JP2900380B2 true JP2900380B2 (ja) | 1999-06-02 |
Family
ID=17645020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63281861A Expired - Lifetime JP2900380B2 (ja) | 1988-11-07 | 1988-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900380B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3259386B2 (ja) * | 1992-11-30 | 2002-02-25 | ソニー株式会社 | 汚染の評価方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760849A (en) * | 1980-09-29 | 1982-04-13 | Nec Home Electronics Ltd | Semiconductor device |
| JPS63184342A (ja) * | 1986-09-30 | 1988-07-29 | Nec Corp | 半導体装置 |
| JPS63136531A (ja) * | 1986-11-27 | 1988-06-08 | Toshiba Corp | 半導体装置 |
| JPS63137447A (ja) * | 1986-11-28 | 1988-06-09 | Nec Kansai Ltd | 汚染チエツク方法 |
-
1988
- 1988-11-07 JP JP63281861A patent/JP2900380B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02128442A (ja) | 1990-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736863A (en) | Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures | |
| US4825093A (en) | Methods for identifying semiconductor wafer with bar code pattern thereon and methods for manufacturing semiconductor device | |
| JPH07118441B2 (ja) | 位置合せマークの光学的コントラスト強化方法 | |
| US20030113941A1 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
| JP2900380B2 (ja) | 半導体装置の製造方法 | |
| JP2002198410A (ja) | 半導体装置の製造方法及び製造システム | |
| JPH01278037A (ja) | 半導体装置の製造方法 | |
| JP2857378B2 (ja) | 半導体装置の製造工程分析方法 | |
| JPH07153808A (ja) | 結合型基板の結合界面のボロン評価方法 | |
| JPH11126810A (ja) | 結晶欠陥の測定方法 | |
| JP2508530B2 (ja) | 歪付けウエハのゲツタリング能力の評価方法 | |
| TWI292601B (en) | Defect inspection device and inspecting method thereof | |
| JPH10209112A (ja) | エッチング方法および装置 | |
| JPH04370929A (ja) | ドライエッチング方法 | |
| JP2000114334A (ja) | 半導体装置の製造方法 | |
| KR100634153B1 (ko) | 반도체 장치의 산화 유기 무리 결함 검출 방법 | |
| JP2004301623A (ja) | 蛍光ｘ線分析用標準試料およびその製造方法 | |
| JPS6318637A (ja) | ピンホ−ルの検出方法 | |
| JPH02224243A (ja) | 洗浄装置及び洗浄度測定方法 | |
| JPH036819A (ja) | エッチング状態の検査方法および被検査パターンの構造 | |
| JPH0314251A (ja) | シリコン半導体基板の評価方法 | |
| JPS5885533A (ja) | 半導体装置の製造方法 | |
| JPH02112252A (ja) | 可動イオンの評価方法 | |
| JPH0685029A (ja) | 半導体製造装置の検査用ウェーハ | |
| JPH0555161A (ja) | イオン注入方法 |