JPH0314251A - シリコン半導体基板の評価方法 - Google Patents

シリコン半導体基板の評価方法

Info

Publication number
JPH0314251A
JPH0314251A JP15017889A JP15017889A JPH0314251A JP H0314251 A JPH0314251 A JP H0314251A JP 15017889 A JP15017889 A JP 15017889A JP 15017889 A JP15017889 A JP 15017889A JP H0314251 A JPH0314251 A JP H0314251A
Authority
JP
Japan
Prior art keywords
silicon semiconductor
semiconductor substrate
light
irradiated
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15017889A
Other languages
English (en)
Inventor
Yoshiharu Yajima
矢島 美映
Yoshiaki Matsushita
松下 嘉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP15017889A priority Critical patent/JPH0314251A/ja
Publication of JPH0314251A publication Critical patent/JPH0314251A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、シリコン半導体基板の判別方法に関し、特に
、デバイスプロセスにおけるシリコン半導体基板の良否
判別に好適する。
(従来の技術) 半導体デバイスを製造するのに行う各プロセスにより半
導体基板に与えられるダメージの評価方法としては、酸
化処理により発生する欠陥、特にO5F (酸化誘起積
層欠陥)をエツチング法により評価していた。また、イ
オン注入によるダメージは、適当な熱処理を行ってから
シート抵抗の分布を調べて得られる抵抗値によりドーズ
量及び残存ダメージを調査していた。しかし、シリコン
半導体基板に施すプロセスの直後に、ダメージ量を調べ
る方法はなかった。
(発明が解決しようとする課題) このように、イオン注入後のシート抵抗測定やエツチン
グによる欠陥評価を行うには、熱処理工程が必要となる
ために結果が明らかになるまでに時間がかかるし、os
rz i++す定でも、熱処理、エッチング工程を経て
光学顕微鏡観察によるので同じく多くの時間が必要であ
る。しかも、半導体基板の面内分布測定には多大の労力
が要る。
また、破壊検査であるために特別に用意した評価用の半
導体基板を調査するので、実際のプロセスに用いられる
ものでは偶発的な不良が混入される恐れが多分にあり、
と言って全数検査はとても不可能である。
本発明は、このような事情により成されたもので、特に
、熱処理工程がなく短時間の非破壊非接触検査で評価可
能としたので、インプロセスの評価を可能とすることを
目的とする。
〔発明の構成〕
(課題を解決するための手段) 1.1eV以上のエネルギーを持つ光を変調してシリコ
ン半導体基板を照射し同時に別の連続光をこのシリコン
半導体基板に照射した際、変調光照射下のこの連続光の
反射率をR1、変調光オフ時のこの連続光の反射率を 
R□とし、その変動分をΔR=Ro−R□とし、ΔR/
Roによりシリコン半導体基板の表面ダメージを評価す
るに当たって、ΔR/Roが5X]、O−2以上のシリ
コン半導体基板を選別することに本発明に係わるシリコ
ン半導体基板の評価方法の特徴がある。
更に、イオン注入、RIE及び1くライエツチングによ
り形成したダメージによりシリコン半導体基板を選別す
ること及び変調光がArイオンレーザ、Krイオンレー
ザ、XeCl、 KrF、ΔrFエキシマレーザの中の
いずれかて、反射測定用の光が1ie−Neレーザであ
ることにも特徴がある。
(作 用) 半導体素子を製造するプロセスでは、表面を絶縁物層で
被覆した半導体基板にイオン注入工程により所定の不純
物を導入後拡散する工程により能動領域または受動領域
を形成後種々の工程を経て半導体素子が完成するのが一
般的なので、この実工程に沿った手法セ欠陥を誘起しな
いシリコン半導体基板の非破壊選別法を本発明では完成
したものである。
即ち、周期的な熱刺激(エネルギ)としてArイオンレ
ーザ、Krイオンレーザ、XeCL KrF、 ArF
エキシマレーザの中のいずれかの光をIMHzの変調周
波数で変調し、照射されたシリコン半導体基板は、微小
部分からの光学的な反射率が変調周波数とともに周期的
に変化する事実に本発明は立脚しており、更に、反射測
定用の光としてII e −N eレーザを同一点に焦
点をあてて、反射したHe−Neレーザの反射率を測定
する。
しかも、シリコン半導体基板からの反射率をRとし、反
射率の変化量をΔRとする時、ΔR/R6(5X]0−
2になる値で分類することにより酸化誘起積層欠陥を誘
起しないシリコン半導体基板の選別が可能となる知見を
本発明は基にしている。この反射率変動比ΔR/Roは
、欠陥シリコン半導体表面に於いてもシリコン半導体基
板表面を被覆する絶縁物層の厚さにより変化することが
確認されており、酸化膜厚が最大1μmでは、ΔR/R
8<5×10−2.1000人(最小30人)ではΔR
/R8〈5 X 10−”程度であり、ΔR/Ro<5
 Xl0−2 を境として欠陥を誘起しないシリコン半
導体基板の選別基準とする。
一方、イオン注入時の加速電圧はこの基準には特に影響
がなく、通常の200KeVや250KeVのイオン注
入工程においても更に、加速電圧2ミリオンのイオン注
入工程でも適用可能である。また、選別の対象となるの
は、上記の酸化誘起積層欠陥に限定されるものでなく、
転位など半導体素子の製造や特性に影響を与えるものが
包含されることを明らかにする。
(実施例) 本発明に係わる実施例を図面を参照して説明する。 P
導電型を示し、抵抗4.0〜6.0Ω、cmのシリコン
半導体基板1(第1図C参照)の複数枚を用意して以下
の工程を施す。即ち、950℃で酸化して第1図すに示
すように、厚さ1000人の酸化珪素層2をシリコン半
導体基板1の表面付近に形成する。次に第1図Cに明ら
かなように、酸化珪素層2を通して、 Bを加速電圧1
.60KV、ドーズ量]、5E]3の条件でイオン注入
(第1図C参照)すると、不純物層3が形成されると共
にイオン注入ダメージ層が導入される。次に、エツチン
グ液N++4Fにより、この酸化珪素N2を剥離してか
ら、本発明方法によりシリコン半導体基板の選別を行う
この選別には、反射測定用の光源としてHe−Neレー
ザを、酸化珪素層2を形成したシリコン半導体基板1の
表面に当て、反射したtl e −N eレーザにより
後述する欠陥評価法により選別する。
反射変動率ΔR/R,<5 Xl0−2 のシリコン半
導体基板をグループAとし、ΔR/R,> 5 Xl0
−”のものをクループBとする。これらのシリコン半導
体基板を]100℃に維持した酸素雰囲気中で酸化して
酸化膜5を剥離し、第1図dに点線で囲んだ位置が剥離
した所である。この剥離工程後、露出したシリコン半導
体基板を軽くエツチングして光学顕微鏡により酸化誘起
の表面欠陥を観察したところ、グループAでは、非常に
少なく、10(ケ/clK)であったが、グループBに
あっては、第2図に明らかなようにO5F (酸化誘起
積層欠陥)4が多発した。第1図では、この評価即ち選
別(第1図e参照)の結果良品と酸化誘起積層欠陥4が
発生した不良品の半導体基板に区別する。
次に、縦軸にO3F密度(ケ/c11り、横軸に反射変
動率を採った第3図により酸化後のライ1〜エツチング
(Wright Etching)により調へたO5F
密度と、本発明による反射変動率の相関関係について示
す。
即ち、反射変動率A領域(グループA)では、O3F密
度が〈10(ケ/cnY)で良好であるのに対して、B
領域(グループB)では、O5F密度が〉10(ケ/ 
aN )で不良となり、歩留り低下の原因になることが
認められた。
上記実施例では、絶縁物層の厚さとして1000人の場
合だけが示されているが、最大1μmの時にも評価でき
るし、イオン注入工程における加速電圧は、 2 Me
Vまでのいずれの加速電圧でも評価可能である。また、
イオン種としてはBだけでなくAQ、Sb、 BF2、
Sjのいずれに対しても同様な結果が得られた。
〔発明の効果〕
従来技術によるO5Fによる選別法は、イオン注入後の
熱処理工程、エツチング工程を経て破壊法により行われ
てきたが、その選別法によると半導体基板を使用した製
品の不良発生率が5%程度だったのに対して、本発明に
よる選別を用いるとインプロセスで行うことができた。
半導体基板における不良発生率は僅か1%に激減し、そ
の結果歩留りが向上した。
更に、本発明の別の用途としては、RIE (Reac
t j、v e I o n E t c h j、n
 g)やCDE [C1+emical Dry Et
ching。
マジネ1ヘロン管により発生したプラズマから離れた位
置に移動させたラジカル(Radical)基によりエ
ツチングする手法]により半導体基板に発生したダメー
ジに対しても同様に適用できることが確認されている。
また変調光としては、He−Neイオンレーザの外にX
eCl、 KrF、 ArFのエキシマレーザを利用し
てもHe−Neイオンレーザと同様な結果が得られるこ
とも確認されている。
【図面の簡単な説明】
第1図a−eは、本発明の実施例の工程を説明する断面
図、第2図は欠陥を持つ半導体基板を酸化すると発生す
るO3Fの形状を模式的に示す図、第3図は半導体基板
を酸化して発生するO3F密度(縦軸)と本判別法によ
り評価した反射変動率の関係を示した図である。 1・・半導体基板、   2 絶縁物層、3 イオン注
入不純物層。

Claims (2)

    【特許請求の範囲】
  1. (1)1.1eV以上のエネルギーを持つ光を変調して
    シリコン半導体基板を照射すると同時に別の連続光をこ
    のシリコン半導体基板に照射した際に、変調光照射時の
    この連続反射率をR、変調光がオフ時のこの連続光の反
    射率をR_0としその変動分をΔR=R_0−R_1、
    ΔR/R_0によりシリコン半導体基板の表面ダメージ
    を評価するに当たって、ΔR/R_0が5×10^−^
    2以下のシリコン半導体基板を選別することを特徴とす
    るシリコン半導体基板の評価方法。
  2. (2)変調光がAr、Krイオンレーザ、XeCl、K
    rF、ArFエキシマレーザで、反射測定用の光がHe
    −Neレーザであることを特徴とする特許請求の範囲第
    1項記載のシリコン半導体基板の評価方法。
JP15017889A 1989-06-13 1989-06-13 シリコン半導体基板の評価方法 Pending JPH0314251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15017889A JPH0314251A (ja) 1989-06-13 1989-06-13 シリコン半導体基板の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15017889A JPH0314251A (ja) 1989-06-13 1989-06-13 シリコン半導体基板の評価方法

Publications (1)

Publication Number Publication Date
JPH0314251A true JPH0314251A (ja) 1991-01-22

Family

ID=15491212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15017889A Pending JPH0314251A (ja) 1989-06-13 1989-06-13 シリコン半導体基板の評価方法

Country Status (1)

Country Link
JP (1) JPH0314251A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273142A (ja) * 1991-02-28 1992-09-29 Fujitsu Ltd イオン注入モニタリング方法
US8349916B2 (en) 2009-03-11 2013-01-08 Konica Minolta Ij Technologies, Inc. Actinic energy radiation curable ink-jet ink, ink-jet recording method, and printed matter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273142A (ja) * 1991-02-28 1992-09-29 Fujitsu Ltd イオン注入モニタリング方法
US8349916B2 (en) 2009-03-11 2013-01-08 Konica Minolta Ij Technologies, Inc. Actinic energy radiation curable ink-jet ink, ink-jet recording method, and printed matter

Similar Documents

Publication Publication Date Title
Regolini et al. Scanning‐electron‐beam annealing of arsenic‐implanted silicon
Aitken 1/spl mu/m MOSFET VLSI technology. VIII. Radiation effects
US4257825A (en) Method of manufacturing semiconductor devices having improvements in device reliability by thermally treating selectively implanted test figures in wafers
Macıa et al. Raman microstructural analysis of silicon-on-insulator formed by high dose oxygen ion implantation: As-implanted structures
Pearce et al. A new approach to lattice damage gettering
JPH05102161A (ja) 半導体装置の製造方法とその半導体装置
JPH0314251A (ja) シリコン半導体基板の評価方法
JPS5638828A (en) Manufacture of semiconductor device
JPS5696835A (en) Manufacture of semiconductor device
US5882947A (en) Method for probing the error of energy and dosage in the high-energy ion implantation
Kim et al. Ellipsometric investigation of ion-implanted GaAs
US6221726B1 (en) Process for fabricating device structures for real-time process control of silicon doping
JPH11126810A (ja) 結晶欠陥の測定方法
JP2508530B2 (ja) 歪付けウエハのゲツタリング能力の評価方法
JP2900380B2 (ja) 半導体装置の製造方法
JPH0637163A (ja) イオン注入評価法
JPS5840331B2 (ja) アニ−リング処理に関する半導体の検査方法
Yang et al. Measurements of film carrier lifetimes in silicon‐on‐insulator wafers by a contactless dual‐beam optical modulation technique
JPS6258685A (ja) 非晶質半導体太陽電池の製造方法
US6869215B2 (en) Method and apparatus for detecting contaminants in ion-implanted wafer
JPS634346B2 (ja)
JPS56144544A (en) Manufacture of semiconductor device
US8030183B2 (en) Method for reducing crystal defect of SIMOX wafer and SIMOX wafer
Jastrzebski et al. Effect of carbon contamination on microdefect formation in SIMOX
Rosencwaig et al. Temporal Behavior of Modulated Reflectance Signal in Silicon