JP2983927B2 - 半導体装置のコンタクトオープン検査方法 - Google Patents

半導体装置のコンタクトオープン検査方法

Info

Publication number
JP2983927B2
JP2983927B2 JP9111805A JP11180597A JP2983927B2 JP 2983927 B2 JP2983927 B2 JP 2983927B2 JP 9111805 A JP9111805 A JP 9111805A JP 11180597 A JP11180597 A JP 11180597A JP 2983927 B2 JP2983927 B2 JP 2983927B2
Authority
JP
Japan
Prior art keywords
contact
wafer
scanning electron
electron microscope
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9111805A
Other languages
English (en)
Other versions
JPH1074813A (ja
Inventor
相 吉 李
炳 岩 李
敬 模 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei Denshi Co Ltd
Original Assignee
Sansei Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei Denshi Co Ltd filed Critical Sansei Denshi Co Ltd
Publication of JPH1074813A publication Critical patent/JPH1074813A/ja
Application granted granted Critical
Publication of JP2983927B2 publication Critical patent/JP2983927B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/305Contactless testing using electron beams
    • G01R31/307Contactless testing using electron beams of integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置のコン
タクトオープン検査方法に関し、より詳細には、半導体
ウェーハ上の特定物質層にコンタクトホールを形成する
ための特定工程を実行した後すぐに半導体装置の製造ラ
インに設けられるインライン走査電子顕微鏡を用いてウ
ェーハを走査し表示して、その表示された画像における
コントラストを対比確認することによって、コンタクト
が正確に形成されていない不良状態を早期に発見して、
設備や工程条件を調整して、コンタクト不良を早期に予
防するようにした半導体装置のコンタクトオープン検査
方法に関する。
【0002】
【従来の技術】一般に、半導体装置の製造において、コ
ンタクトホールは、内部素子間または導電層間を電気的
に接続するために、電気的分離層である絶縁層の所定領
域を蝕刻して形成する。コンタクトホール上には、配線
のための導電性メタルまたはコンデンサーの電荷蓄積板
を形成するためのポリシリコンが一般的に積層される。
【0003】従来のコンタクトの形成工程が図5に示さ
れており、まず、ウェーハ上の所定の層にコンタクトホ
ールを形成するために、コンタクトフォト工程S2が行
われる。コンタクトフォト工程S2によれば、ウェーハ
上の所定の層にフォトレジストをコーティングし、コン
タクトホールを形成しようとするコンタクト領域を露
光、現像して、コンタクト領域におけるフォトレジスト
を除去することによって、コンタクトホールの形成のた
めの蝕刻マスクを形成する。この所定の層は一般に絶縁
層である。
【0004】次に、コンタクトフォト工程S2を通じて
コンタクトホールパターンが形成されたフォトレジスト
蝕刻マスク層に対してコンタクト蝕刻工程S4を行い、
所定の層に所定のプロファイルのコンタクトホールが形
成される。
【0005】次に、蒸着工程S6において、コンタクト
ホールが形成された所定の層上に導電性メタルが蒸着さ
れ、蒸着工程S6で蒸着されたメタル層は、フォト工程
S8および蝕刻工程S10を経て、配線またはコンデン
サ形成のための所定のパターンに蝕刻される。その後、
メタル工程及び保護膜工程のような後続の工程を経て半
導体装置の製造工程が完了する。
【0006】完成したウェーハは、ウェーハを構成して
いる各チップの電気的特性を検査してチップの良・不良
を選別するEDS(Electrical Die S
orting)テスト工程S12を受ける。このテスト
工程S12において、コンタクトが正確に形成されてい
ないものは不良品とされ、このようなコンタクト部分の
不良は再生することが不可能であった。
【0007】ところで、このようなコンタクト部分の不
良は、コンタクトフォト工程S2においてフォトレジス
トがコンタクトホールパターン部分から完全に除去され
なかった場合や、コンタクト蝕刻工程S4において不完
全に蝕刻されて、絶縁層がコンタクトホール内に残留し
た場合に発生し、電気的な通路が遮断されて半導体装置
が動作しなかったりまたは不良動作する原因となる。
【0008】半導体装置の製造工程において、頻繁に発
生する不良原因の1つであるコンタクト不良は上述の原
因により発生するので、EDSテスト工程S12から得
られたコンタクト不良に関するデータを参照して、コン
タクトフォト工程S2またはコンタクト蝕刻工程S4を
行う設備やその工程条件を変更または点検しなければな
らず、それによりコンタクト不良に関する工程管理及び
生産管理が行われていた。
【0009】しかしながら、このような従来の方法によ
れば、チップを選別するためのコンタクトオープンテス
トからコンタクト不良の原因を改善するのに約2ヶ月か
ら3ヶ月程度かかっていた。従って、従来の方法では、
工程管理または生産管理が改善されるまで長期間を要す
るので、効率的な管理が難しいという問題があった。
【0010】
【発明が解決しようとする課題】そこで、本発明の目的
は、インライン走査電子顕微鏡を用いたコントラストの
検証によって、ウェーハのコンタクトの形成状態を確認
する半導体装置のコンタクトオープン検査方法を提供す
ることにある。
【0011】本発明の他の目的は、内部素子間または導
電層間の電気的な連結のために形成されるコンタクトの
形成状態の良否を工程単位別に検査して、コンタクトの
形成状態の検査及びそれに伴う設備や工程条件の調整の
ためのフィードバック時間を短縮することによって、生
産管理及び工程管理を改善するのに要する期間を短縮す
ることができる半導体装置のコンタクトオープン検査方
法を提供することにある。
【0012】
【課題を解決するための手段】上記目的を達成するため
の、本発明による半導体装置のコンタクトオープン検査
方法は、ウェーハのコンタクト部分の形成状態の良否を
検査するための半導体装置のコンタクトオープン検査方
法において、インライン走査電子顕微鏡を用いてコンタ
クトの形成工程が実行された前記ウェーハの表面を走査
して表示するステップと、前記走査電子顕微鏡により表
示された前記コンタクト形成部分のコントラストの差を
比較確認して、コンタクト部分の形成状態の良否を検査
するステップとを備えることを特徴とする。
【0013】このような走査電子顕微鏡によるコンタク
トオープン検査は、コンタクトホールを形成するための
フォトレジストの露光及び現像工程後、コンタクトホー
ルを形成するための絶縁物質層の蝕刻工程後、及び、コ
ンタクトを形成するための導電物質層の蝕刻工程後にそ
れぞれ行われることが好ましい。
【0014】さらに、走査電子顕微鏡によるコンタクト
オープン検査の結果に応じて該当する設備や工程条件を
調整する工程を備えることが好ましい。この場合、前記
調整工程は、前記コンタクトオープンの検査結果を自動
的にフィードバックするようにするとよい。
【0015】また、ウェーハのコンタクトオープン検査
は、同一のバッチにおいて工程が実行されたすべてのウ
ェーハに対して行ってもよく、また、同一のバッチにお
いて特定のウェーハをサンプリングして行ってもよい。
【0016】
【発明の実施の形態】図1を参照すると、本発明の方法
は、コンタクトを形成するための各工程を行う度に、イ
ンライン走査電子顕微鏡を用いてコンタクトオープン検
査を行うように構成されている。
【0017】走査電子顕微鏡は、走査される物質の種類
及び状態によってその物質に電子が入射される時、物質
内の電子を外に放出させたり、入射された電子が外へ再
放出されたし、その量が変わることを表示するものであ
って、走査された物質に放出される電子の量の差異がコ
ントラストの差として確認し得るように構成されてい
る。すなわち、電子ビームが試料と衝突する点で生ずる
二次電子の強度を測定し、その結果生ずる信号を、試料
の走査と同期して走査されている陰極線管の輝度変調入
力に加えて表示するようにしたものである。
【0018】従って、コンタクトが正確に形成されてい
ない部分では電荷が蓄積され、走査電子顕微鏡を使って
みると、コンタクトが正確に形成された部分と正確に形
成されていない部分とはコントラストにおいて大きく相
違する状態で表示される。この具体的な電子顕微鏡写真
の例を図3乃至図5に示す。
【0019】以下に、図1に基づいて本発明による走査
電子顕微鏡を用いたコンタクトオープン検査方法を詳し
く説明する。なお、図1に示す工程の内、コンタクトホ
ールを形成する工程及びコンタクトホール上に材料を蒸
着する工程は、先に説明した図1の工程と同一であるの
で、これについての重複する説明は省略する。すなわ
ち、コンタクトフォト工程S2、コンタクト蝕刻工程S
4、蒸着工程S6、フォト工程S8及び蝕刻工程S10
の順に、複数の工程が順に行われる。
【0020】本発明によるインライン走査電子顕微鏡を
用いたコンタクトオープン検査は、製造業者の意図によ
って、コンタクトフォト工程S2、コンタクト蝕刻工程
S4及び蒸着された導電性層を蝕刻する蝕刻工程S10
を遂行した後、すべてのウエーハまたはサンプリングさ
れた一部のウエーハについて行われる。
【0021】図2は、コンタクトフォト工程S2を行っ
た後コンタクトオープン検査工程S20おいて走査電子
顕微鏡により表示されたウエーハの一例を示す写真であ
る。図2に示す複数のコンタクトホールの中で、他部分
に比してコントラストの薄い中央のコンタクトホール形
成部分に不良が生じている。すなわち、中央のコンタク
トホール形成部分に現像不足でフォトレジストが残留し
ていることを示す。これに対して、周囲のコンタクト形
成部分にはフォトレジストは残留しておらず、従って、
コントラストが濃く表示されている。このように、コン
タクトホールパターンが完全に形成された部分と形成さ
れなかった部分とはその表面を成している物質が相違す
るので、走査電子顕微鏡で見ると、コントラストの差と
して表示される。
【0022】従って、コンタクトオープン検査工程S2
0を行った結果、コンタクト不良が発見された場合に
は、コンタクトフォト工程S2を行った設備や工程条件
を調整または点検することによって、コンタクトオープ
ンの不良の発生を早期に防止することができる。そし
て、コンタクトオープン不良が発生したウェーハも、コ
ンタクトフォト工程を再度実行することにより再使用す
ることが可能となる。
【0023】次に、図3(A)または図3(B)には、
コンタクト蝕刻工程S4を実行した後にコンタクトオー
プン検査工程S22を行って得られたウエーハの電子顕
微鏡写真の例が示されている。図3(A)は、コンタク
トホールの蝕刻が正確になされたウエーハを示す写真で
あり、図3(B)は、コンタクトホールの蝕刻が正確に
なされなかったか、または、コンタクトホールの蝕刻は
正確になされたがコンタクトフォト工程S2においてコ
ンタクトホール形成部分にフォトレジストが残留してい
る場合のようにコンタクトホールが適正に形成されてい
ないウエーハの例を示す写真である。
【0024】従って、コンタクトオープン検査工程S2
2を行った結果、コンタクト不良が発見された場合に
は、コンタクトフォト工程S2やコンタクト蝕刻工程S
4を行った設備や工程条件を調整または点検することに
よって、コンタクトオープンの不良の発生を早期に防止
することができる。
【0025】そして、コンタクト蝕刻工程S4が完了し
たウェーハは、金属配線のための金属導電層を蒸着させ
るための蒸着工程S6、金属導電層に対して所定のパタ
ーンを形成するフォト工程S8、蝕刻工程S10を順に
受ける。
【0026】蒸着工程S6によって、導電層がコンタク
トホール内に充填されて、これにより内部素子間の電気
的な接続が行われる。そして、蝕刻工程S10を通じて
金属導電層が所定のパターンに蝕刻された後、コンタク
トオープン検査工程S24が実行され、その結果の一例
を図4の電子顕微鏡写真に示す。
【0027】図2及び図3(A)の写真と比較して、図
4の写真では、金属導電層に対する蝕刻工程S10の
後、コンタクトが正確に形成された部分と不完全に形成
された部分とは顕著なコントラストの差として明瞭に示
される。これは、導電層が蒸着された状態でコンタクト
ホール形成部分に絶縁材料が残留するか、または、コン
タクト部分にボイド(void)が形成されると、電気
的な通路が遮断されるので、走査電子顕微鏡で検査する
と導電層に電荷が蓄積し、また、正確に形成されたコン
タクト部分では電荷が蓄積しないからである。このよう
にコンタクトホールに電荷が蓄積しているか否かは、コ
ンタクトの形成状態によってコンタクト部分を形成する
膜質の電気的状態が異なり、それによって、図4に示す
ように走査電子顕微鏡で走査された結果の表示において
コントラストの有意差として生じる。
【0028】従って、コンタクトオープン検査工程S2
4を行った結果、コンタクト不良が発見された場合に
は、コンタクトフォト工程S2、コンタクト蝕刻工程S
4、導電層蝕刻工程S10を行った設備や工程条件を調
整または点検することによって、コンタクトオープンの
不良の発生を早期に防止することができる。
【0029】そして、コンタクトオープン検査工程S2
0、S22及びS24でコンタクトホールの不良が発生
していない場合には、設備や工程条件が正常なものと判
断し、ウェーハは後続工程のために移送される。
【0030】
【発明の効果】前述した本発明によれば、各工程ごと、
すなわち、コンタクトフォト工程、コンタクト蝕刻工
程、導電層蒸着工程を実行する度に、走査電子顕微鏡を
用いてコンタクトオープン検査を実行するようになって
いるので、走査されたウェーハ上にコンタクト部分の形
成不良が確認されると、すぐに走査されたデータを参照
しながら対応する設備や工程条件を調整して、コンタク
ト不良による半導体装置の不良の発生を早期に防止する
ことができる。
【0031】従って、このようなフィードバックによっ
て、コンタクト不良に対する措置を随時取ることがで
き、コンタクト不良を確認してからそれに対する措置ま
での所要時間は、約1日または2日程度に短縮すること
ができる。このように、従来のEDSテストでコンタク
トの不良を確認した場合にそれが改善されるまで約2〜
3ヶ月を要していたことと比較して分かるように、工程
管理が相当に改善され、不良を原因とする生産性低下及
び収率低下を改善することができ、製造コストを大幅に
削減することができる。
【図面の簡単な説明】
【図1】本発明による半導体装置の製造工程中、半導体
装置のコンタクトオープン検査方法の一例を示す工程図
である。
【図2】図1のコンタクトフォト工程を行った後、コン
タクトオープン状態を検査するために走査電子顕微鏡で
走査されたウェーハの一例を示す写真である。
【図3】図1のコンタクト蝕刻工程を行った後、コンタ
クトオープン状態を検査するために走査電子顕微鏡で走
査されたウェーハの一例を示す写真であって、図3
(A)はコンタクトホールが正確に形成された状態を示
す写真でり、図3(B)はコンタクトホールが正確に形
成されていない状態を示す写真である。
【図4】図1の蒸着及び蝕刻工程を行った後、コンタク
トオープン状態を検査するために走査電子顕微鏡で走査
されたウェーハの一例を示す写真である。
【図5】従来の半導体装置の製造過程及びテスト工程を
示す工程図である。
【符号の説明】
S2 コンタクトフォト工程 S4 コンタクト蝕刻工程 S6 蒸着工程 S8 フォト工程 S10 蝕刻工程 S20、S22、S24 コンタクトオープン検査工程

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 ウェーハのコンタクト部分の形成状態の
    良否をインラインで検査するための半導体装置のコンタ
    クトオープン検査方法であって、インライン走査電子顕
    微鏡を用いてコンタクトの形成工程が実行された前記ウ
    ェーハの表面を走査して表示するステップと、前記走査
    電子顕微鏡により表示された前記コンタクト形成部分の
    コントラストの差を比較するステップと、前記比較ステ
    ップの結果に基づいてコンタクト部分の形成状態の良否
    を検査するステップとを備えたことを特徴とする半導体
    装置のコンタクトオープン検査方法。
  2. 【請求項2】 前記コンタクト形成工程は、コンタクト
    ホールを形成するために前記ウェーハにコーティングさ
    れたフォトレジストを露光及び現像する工程であり、前
    記走査電子顕微鏡を用いた検査工程は、前記露光及び現
    像工程後に行われることを特徴とする請求項1記載の方
    法。
  3. 【請求項3】 前記コンタクト形成工程は、コンタクト
    ホールを形成するために前記ウェーハ上に形成された絶
    縁物質層を蝕刻する工程であり、前記走査電子顕微鏡を
    用いた検査工程は、前記絶縁物質層の蝕刻工程後に行わ
    れることを特徴とする請求項1記載の方法。
  4. 【請求項4】 前記コンタクト形成工程は、コンタクト
    ホールを形成するために前記ウェーハ上に形成された導
    電物質層を蝕刻する工程であり、前記走査電子顕微鏡を
    用いた検査工程は、前記導電物質層の蝕刻工程後に行わ
    れることを特徴とする請求項1記載の方法。
  5. 【請求項5】 前記走査電子顕微鏡によるコンタクトオ
    ープン検査の結果に応じて該当する設備や工程条件を調
    整する工程をさらに備えたことを特徴とする請求項2乃
    至4のいずれか1項に記載の方法。
  6. 【請求項6】 前記調整工程は、前記コンタクトオープ
    ンの検査結果を自動的にフィードバックすることによっ
    てなされることを特徴とする請求項5記載の方法。
  7. 【請求項7】 前記ウェーハのコンタクトオープン検査
    は、同一のバッチにおいて工程が実行されたすべてのウ
    ェーハに対して行われることを特徴とする請求項2乃至
    4のいずれか1項に記載の方法。
  8. 【請求項8】 前記ウェーハのコンタクトオープン検査
    は、同一のバッチにおいて特定のウェーハをサンプリン
    グして行われることを特徴とする請求項2乃至4のいず
    れか1項に記載の方法。
JP9111805A 1996-07-30 1997-04-15 半導体装置のコンタクトオープン検査方法 Expired - Fee Related JP2983927B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996-31389 1996-07-30
KR1019960031389A KR100217327B1 (ko) 1996-07-30 1996-07-30 반도체장치 콘택 오픈 검사 방법

Publications (2)

Publication Number Publication Date
JPH1074813A JPH1074813A (ja) 1998-03-17
JP2983927B2 true JP2983927B2 (ja) 1999-11-29

Family

ID=19468056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9111805A Expired - Fee Related JP2983927B2 (ja) 1996-07-30 1997-04-15 半導体装置のコンタクトオープン検査方法

Country Status (4)

Country Link
US (1) US5953579A (ja)
JP (1) JP2983927B2 (ja)
KR (1) KR100217327B1 (ja)
TW (1) TW334608B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136614A (en) * 1998-03-04 2000-10-24 Agilent Technologies Apparatus and method for manufacturing integrated circuit devices
US6366688B1 (en) * 1998-06-13 2002-04-02 Samsung Electronics Co., Ltd. Apparatus and method for contact failure inspection in semiconductor devices
TW402769B (en) * 1998-06-13 2000-08-21 Samsung Electronics Co Ltd Apparatus and method for contact failure inspection in semiconductor devices
US6414308B1 (en) 1999-03-12 2002-07-02 International Business Machines Corporation Method for determining opened/unopened semiconductor contacts using a scanning electron microscope
JP2001156134A (ja) * 1999-11-26 2001-06-08 Mitsubishi Electric Corp 半導体装置の検査方法及び検査装置
JP2001156136A (ja) * 1999-11-30 2001-06-08 Jeol Ltd 荷電粒子ビームを用いたホールの検査方法
KR20010065639A (ko) * 1999-12-30 2001-07-11 박종섭 반도체 소자의 콘택/비아 결함 검사방법
KR100611109B1 (ko) * 2000-01-14 2006-08-09 삼성전자주식회사 반도체 장치의 콘택홀 검사 방법
DE10103061B4 (de) * 2001-01-24 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht
JP3757143B2 (ja) * 2001-10-11 2006-03-22 富士通株式会社 半導体装置の製造方法及び半導体装置
KR100402248B1 (ko) * 2001-12-31 2003-10-17 주식회사 하이닉스반도체 반도체 장치의 콘택 오픈 테스트 방법
KR100709579B1 (ko) 2004-06-07 2007-04-20 주식회사 하이닉스반도체 반도체 소자의 콘택 오픈 테스트 방법
KR100620726B1 (ko) * 2004-12-29 2006-09-13 동부일렉트로닉스 주식회사 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치
US9263348B2 (en) 2013-01-10 2016-02-16 International Business Machines Corporation Film thickness metrology
CN109935527B (zh) * 2017-12-15 2022-11-04 长鑫存储技术有限公司 接触孔检测方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594245A (en) * 1990-10-12 1997-01-14 Hitachi, Ltd. Scanning electron microscope and method for dimension measuring by using the same
US5214283A (en) * 1991-07-23 1993-05-25 Sgs-Thomson Microelectronics, Inc. Method of determining the cause of open-via failures in an integrated circuit

Also Published As

Publication number Publication date
US5953579A (en) 1999-09-14
KR980012203A (ko) 1998-04-30
TW334608B (en) 1998-06-21
KR100217327B1 (ko) 1999-10-01
JPH1074813A (ja) 1998-03-17

Similar Documents

Publication Publication Date Title
JP2983927B2 (ja) 半導体装置のコンタクトオープン検査方法
US6452412B1 (en) Drop-in test structure and methodology for characterizing an integrated circuit process flow and topography
US6236222B1 (en) Method and apparatus for detecting misalignments in interconnect structures
JP4601295B2 (ja) コンタクト開口の製造を監視して検査する方法
US6025206A (en) Method for detecting defects
JP2005286161A (ja) 形状修復方法及び装置、並びにそれらを用いた半導体デバイス製造方法
US7674570B2 (en) Mask pattern inspection method, exposure condition verification method, and manufacturing method of semiconductor device
US6294397B1 (en) Drop-in test structure and abbreviated integrated circuit process flow for characterizing production integrated circuit process flow, topography, and equipment
JP3859480B2 (ja) 検査方法
JP2005301156A (ja) マスク欠陥検査方法、マスク欠陥検査装置、並びにマスク検査基準作成方法
JP2008034475A (ja) 半導体装置の製造方法
JPH09211840A (ja) レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置
JP3905709B2 (ja) 欠陥検査装置及び該装置を用いた半導体デバイス製造方法
JP2001092111A (ja) 電子線用転写マスクのパターン形状の検査方法
US20090206255A1 (en) Substrate inspection device and substrate inspection method
US6191036B1 (en) Use of photoresist focus exposure matrix array as via etch monitor
EP0237406A2 (en) Electron beam testing of semiconductor wafers
JP2000124283A (ja) コンタクト不良箇所特定方法
KR100709579B1 (ko) 반도체 소자의 콘택 오픈 테스트 방법
US6844235B1 (en) Reticle repeater monitor wafer and method for verifying reticles
JP2009105400A (ja) フレキシブルプリント回路基板の製造方法及びその検査方法
US20050019697A1 (en) Method of treating wafers with photoresist to perform metrology analysis using large current e-beam systems
KR100663005B1 (ko) 반도체 소자의 콘택홀 검사 방법
KR100583169B1 (ko) 하전 입자빔 분석 장비를 이용한 하부 금속층 회로 수정방법
KR100687423B1 (ko) 반도체 소자의 불량 검사 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees