JPH11510271A

JPH11510271A - アクティブマトリクスｅｓｄ保護及び試験方法

Info

Publication number: JPH11510271A
Application number: JP9507844A
Authority: JP
Inventors: スコットエイチホルムバーグ; クイヴ
Original assignee: イメージクエストテクノロジーズインコーポレイテッド
Priority date: 1995-07-31
Filing date: 1996-07-30
Publication date: 1999-09-07
Also published as: WO1997005651A1; TW375685B; AU6641496A; US5668032A

Abstract

(57)【要約】最終組み立てまでＥＳＤ保護を有するとともに、中間試験及び修理を行いうる改良されたアクティブマトリクスディスプレイの製造方法を提供する。少なくとも第１組の短絡バー(12,14,16,18)を行(34)及び列(36)マトリクスに隣接して形成する。これらの短絡バーをそれぞれ互いに直列に結合してマトリクス阻止の試験を可能にする。第１の短絡バーを奇数行ラインに結合し、第２の短絡バーを偶数行ラインに結合し、第３の短絡バーを奇数列ラインに結合し、第４の短絡バーを偶数列ラインに結合する。これらの短絡バーは最終組み立てまでマトリクスに結合されたままにしてＥＳＤ保護を与えるとともに中間試験及び完成試験を可能にすることができる。

Description

【発明の詳細な説明】アクティブマトリクスＥＳＤ保護及び試験方法技術分野本発明は、改良されたアクティブマトリクスディスプレイ及び該ディスプレイの製造方法に関するものである。特に、本発明はＥＳＤ保護、試験及び修理を行い、完成ディスプレイの歩留りを増大するディスプレイ製造方法に関するものである。従来技術近年、薄膜トランジスタ及びこのような薄膜トランジスタを含むデバイス、例えばメモリアレイ、あらゆるタイプの集積回路及び機械的スイッチ及びリレーの代用デバイスが注目されている。例えばリードリレーは疲労を示し、ＭＯＳスイッチは過大なリーク電流を示す。薄膜トランジスタの特定の代表的な用途はフラットパネルディスプレイ、例えば、液晶、電界放射、プラズマ、エレクトロクロミック又はエレクトロルミネッセンスを使用するディスプレイであり、慣例の陰極線管（ＣＲＴ）の代わりに使用される。フラットパネルディスプレイはＣＲＴより相当軽量、小形及び低電力消費にできる。また、ＣＲＴは、それらの動作モードの結果として、ほぼ常に若干の歪みを受ける。ＣＲＴは電子ビームをけい光スクリーンに投射して機能する。ビームはけい光スクリーン上に集束されスポットを生じ、ビームの強度に比例する強度で発光する。ビームを一定に移動させてスクリーン上に種々のスポットを生じさせ、種々の強度で発光させることにより表示が生成される。電子ビームはその固定の電子源から出発してスクリーンのエッジから中心へ走行するので、ビームはスクリーン上の種々の点に種々の角度で衝突し、スポットのサイズ及び形状に変化（即ち歪み）を生ずる。フラットパネルディスプレイは本質的にこのような歪みを生じない。その理由は、ＣＲＴでは電子ビームがけい光スクリーンをたたくことにより決定される画素が基板上にフォトリソグラフィによりパターン化されているためである。フラットパターンディスプレイの製造においては、回路素子をガラスのような基板上に堆積し、一般にフォトリソグラフィによりパターン化する。回路素子を堆積し、エッチングして、直交する制御ライン行及び列ののマトリクスを有し、制御ライン行及び列間に画素接点と制御素子を具えるデバイスを形成する。画素接点はその上に、しきい値電圧の印加時に発光する物質（発光性）又は周囲光を変調する物質（非発光性）の媒体を有する。この媒体は液晶、硫化亜鉛のようなエレクトロルミネッセンス又はエレクトロクロミック材料、ネオン及びアルゴンのようなガスプラズマ、ダイクロイックダイ、その他の適切な材料又は電圧印加に応答して発光する又は光学特性を変化するデバイスとすることができる。適切な電圧の印加に応答して光又は光学的変化が媒体に発生する。各接点上の光学的にアクティブな媒体は一般に画素又は”ピクセル”と称されている。フラットパネルディスプレイ用の回路は、一般に、データを全ての列ラインににシフトして所定の電圧にするように設計される。このとき１つの行を附勢してこの行内の全てのトランジスタをターンオンさせる（一度に一行づつ書き込む）。次にこの行を遮断し、次の行のデータを全ての列にシフトさせ、第２行を附勢して書き込む。このプロセスを全行がアドレスされるまで繰り返す。全行は一般に１フレーム周期、代表的には約１／６０秒又は１６．７ｍｓで書き込まれる。行の書き込み時にデータを表す電圧を特定の列に選択的に供給して、選択された画素を発光させるか光学特性を変化させる。画素は、大きな電圧又は電流又は長い電圧又は電流パルスの印加により強度を変化するものとすることができる。ねじれネマチックアクティブ材料を有する液晶ディスプレイ（ＬＣＤ）では、ディスプレイは不活性時にほぼ透明になるとともに活性時に光吸収状態になり、また偏光子の向きに応じてその逆になる。従って、画素を行ごとに順次に駆動することによりディスプレイ上に画像が生成される。ＣＲＴについて上述した幾何学歪みはフラットパネルディスプレイには生ぜず、これは各画素の位置がリソグラフィで決まり、固定であるためである。アクティブマトリクスディスプレイ（例えば各画素に薄膜トランジスタを使用するもの）のデバイス構造を製造する従来の方法において生ずる大きな問題の一つは、集積回路の製造歩留り問題と同様の製造歩留り問題を生ずる点にある。即ち、製造される装置の歩留りは一般に１００％ではなく、その歩留り（無欠陥デバイスの割合）は最悪の場合には０％になり得る。高品質のディスプレイは極めて僅かな欠陥トランジスタ又は他の素子を許容するのみである。また、大寸法ディスプレイが小寸法ディスプレイより一般に望まれている。従って、製造メーカは大寸法及び／又は高解像度のディスプレイを製造したいが、数個のトランジスタ、従って数個の画素が不良であれば製造ディスプレイ全体を破棄しなければならないジレンマに遭遇する。換言すれば、製造メーカは製造歩留りの減少の結果として製造コストの著しい増大を被ることになる。ディスプレイの製造において遭遇する一つの問題は、複数のライン及びトランジスタが製造中に静電荷を帯電し、デバイス素子を損傷又は破壊する恐れがあることである。ＥＳＤ問題を阻止すると、製造歩留りが増大する。また、ディスプレイ製造工程中に素子を試験し、素子の欠陥を修理することにより製造歩留りの向上を得ることができる。本発明は、アクティブマトリクスディスプレイを大きく減少した欠陥数で製造する方法を提供することによりコストの増大及び歩留りの減少問題を著しく改善するものである。発明の開示完成ディスプレイの欠陥を除去するよう改良したアクティブマトリクスディスプレイの製造方法を提供する。複数の短絡バーを設け、これらのバーを相互接続するとともにすべての行及び列ラインに接続してＥＳＤ保護を与える。行及び列ラインの試験を可能にするために、第１の短絡バーをすべての偶数行ラインに結合し、第２の短絡バーをすべての奇数行ラインに結合して偶数行と奇数行を別々に駆動し、試験することができるようにする。第３の短絡バーをすべての偶数列ラインに結合し、第４の短絡バーをすべての奇数列ラインに結合して偶数列と記録数列を別々に駆動し試験することができるようにする。全部で４つの短絡バーを第１組の短絡バーを構成する各短絡バーの抵抗値の１００倍程度の抵抗値を有する抵抗により直列に接続する。第２組の短絡バーを第１組の短絡バーに並列に設け結合することがでる。背面をＴＦＴ基板と組み立てる際に一組の短絡バーを接続されたままにして以後の試験及び組立てに対するＥＳＤ保護を与えることができる。図面の簡単な説明図１は本発明のＥＳＤ及び試験技術を組み込んだアクティブマトリクスディスプレイの模式的平面図であり、図２は本発明のディスプレイに使用しうるトランジスタ及び蓄積キャパシタの一実施例の食い違い断面図であり、図３は図２のトランジスタ実施例の第２の断面図であり、図４は完成ディスプレイの部分的模式図であり、図５はＥＳＤ保護及び試験技術の模式図である。本発明の最適実施例前述したように、薄膜トランジスタ（ＴＦＴ）を用いて多くのデバイスを形成することができ、特定の使用例はアクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）である。本発明のＴＦＴはＡＭＬＣＤの一部分として記載する。図１に模式的に示す本発明のＡＭＬＣＤは全体を１０で示す。ＡＭＬＣＤ１０は一組のオプション外部短絡バー１２、１４、１６及び１８を含む。これらの外部短絡バー１２、１４、１６及び１８は、後の詳述するように、製造中に、これらのバーをけがき線２０に沿って切り離す又は破断することにより除去される。ＡＭＬＣＤ１０は一組の内部短絡バー２２、２４、２６及び２８も含む。これらの内部短絡バー２２、２４、２６及び２８は、後に詳述するように、製造中に使用される。しかし、内部短絡バー２２、２４、２６及び２８は線３０に沿って、例えばレーザによりＡＭＬＣＤ１０から電気的に切り離されるだけであり、ＡＭＬＣＤ１０の物理的部分のまま残される。ＡＭＬＣＤ１０は一般にガラスパネルからなる基板３２上に堆積され、この基板は上述したようにけがき線２０に沿って破断される。基板３２は他のタイプの絶縁材料からなるものとすることもでき、非透過性のものに対しては絶縁被覆を有する金属パネルとすることもできる。ＡＭＬＣＤ１０は大きなマトリクスを構成する複数の行ライン３４及び複数の列ライン３６を具え、このマトリクスの一部分のみが示されている。行ライン３４は各ライン３４に接続された複数のドライバ接点パッド３８の一つを含み、列ライン３６も各ライン３６に接続された複数のドライバ接点パッド４０の一つを含む。ＡＭＬＣＤ１０は行ライン３４と列ライン３６との間に形成された複数の同一の画素を含み、それらの一つの画素４２についてのみ詳細に説明する。マトリクスの行ライン３４及び列ライン３６が交差する各交差点４４に、ＴＦＴ４６が形成され、両ラインを画素接点４８に接続する。アクティブ液晶媒体が少なくとも接点４８上に形成され、この媒体は画素４２に印加される背面電圧及びデータ電圧に応答して特性を変化する。画素４２上の媒体はＡＭＬＣＤ１０のマトリクス全体に一般に方形、矩形又はドットとして現れる。トランジスタ４６及び接点４８の実際のサイズは正しい寸法比で書かれてなく、図解のために模式的に示されている。使用しうる行ライン３４及び列ライン３６の数又はＡＭＬＣＤ１０の外寸に理論的制限は存在しない点に注意すべきである。製造装置が実際上外寸を制限し、この制限は製造装置の改良につれて連続的に変化している。ＡＭＬＣＤの製造において遭遇する問題は、ＡＭＬＣＤ１０が数個以上の画素を不作動にする欠陥ＴＦＴ又は他の回路素子を含む場合にはディスプレイを廃棄しなければならないことにある。欠陥画素４２を覆い隠す（マスキング）技術の一つは追加の（オプション）トランジスタ４９を用いて画素４２を隣接する行Ｒ１に結合するものである。この場合、行Ｒ１が書き込まれるとき、データが前画素４２’に供給されるのみならず、トランジスタ４９を経て画素４２にも供給される。次に行Ｒ２が書き込まれるとき、画素４２に対するデータがトランジスタ４６を経て前画素からのデータをオーバライトする。しかし、トランジスタ４６が欠陥である場合には、画素４２は前行Ｒ１からのデータを保持する。これにより画素４２が正しく動作しないことが覆い隠される。画素４２は行Ｒ１に結合された蓄積キャパシタ５０を含み、これにより各フレーム中に画素４２に書き込まれた電圧を維持し安定化することもできる。本発明のＴＦＴ４６及びＡＭＬＣＤ１０はアクティブ画素の歩留りを向上するよう形成する。ＴＦＴ４６を図２を参照して説明する。ＴＦＴ４６は行ライン３４として最初に堆積されたゲート５２を具える。完成ＴＦＴ４６が図２及び図３に示されており、種々の製造工程は本願と同時に出願された米国特許願第０８／４９７，３７１号、「IMPROVED TFT，METHOD OF MAKING AND MATRIX DISPLAYS I NCORPORATING THE TFT」に詳細に記載されている。種々の層の厚さは臨界的でないが、ＴＦＴ４６及びＡＭＬＣＤ１０の好適実施例を形成するのに好適な厚さ及び材料については後述する。ゲート５２は２つの金属層で構成するのが好ましい。アルミニウム、好ましくはアルミニウム合金の第１層を堆積し、パターン化してライン素子５４を形成する。冗長行ライン３４を形成するために、タンタルの第２ゲート層をアルミニウム素子５４の上に堆積し、パターン化して素子５４を覆うライン素子５６を形成する。素子５６は個々のＴＦＴ４６の実際のゲートを形成するフィンガ部５８も有する。ライン素子５４はアルミニウム又はアルミニウム合金で形成するのが好ましい。アルミニウムは導電率が高いため長いラインに使用するが、小形のディスプレイに対しては必ずしも必要なく、このアルミニウムラインは必要に応じ小形のディスプレイから除去することもできる。アルミニウムは十分な導電性を与えるために約１２００オングストロームに堆積するが、この厚さは依然として素子５４を覆うステップカバレージ問題を阻止するに十分な薄さである。タンタル素子５６又は他の陽極酸化性耐熱金属を冗長性のために別個に約２０００オングストロームに堆積するのが好ましい。ＴＦＴのゲートを構成するフィンガ部５８はアルミニウム層を必要とせず、代表的にはタンタルのみで形成する。次に、第１のゲート絶縁層６０を、露出タンタル素子５６を強く陽極酸化して酸化タンタルＴa₂Ｏ₅からなる絶縁層を形成することにより形成する。強い陽極酸化は、脱イオン水中の約０．１〜４．０％のくえん酸溶液を用いることにより実行することができる。約６０ボルトの電圧を用いて、精密且つ均一な酸化層６０を約１５オングストローム／ボルトで形成し、９００オングストロームの厚さに形成することができる。パッド３８及び４０はフォトレジストで覆ってこれらのパッドの陽極酸化を阻止するか、又はこれらのパッドを陽極酸化し、後にエッチング除去することができる。また、第１ゲート絶縁層６０を堆積誘電体層により形成することもできる。次に第２又は冗長ゲート絶縁層６２を、好ましくは窒化シリコンＳi₃Ｎ₄により約３０００オングストロームの厚さに堆積する。次に２つの追加の層、即ちアモルファスシリコンの層６４及びＮ＋ドープアモルファスシリコンの層６６を順次に堆積する。Ｎ＋層６６及びアモルファスシリコン層６４を選択的にエッチングしてゲート部分５８の上方の窒化シリコン層６２上に個別領域７０を残存させる。アモルファスシリコン層６４は約１５００オングストロームの厚さに堆積し、Ｎ＋層６６は約３００オングストロームの厚さに堆積する。パターニング後に、残存Ｎ＋層がオーム接点部分６８を形成する。次の金属層の堆積前に再陽極酸化を実行して、特にドレイン又はソース金属がゲート金属上を延在する任意の点における短絡を防止することができる。この再陽極酸化はソース及びゲートライン間に通常存在する最大電圧の少なくとも２倍の電圧で行う。この再陽極酸化はタンタル層又はその下側のアルミニウム層に新しい酸化層を形成して後に堆積される金属がピンホールを経てゲートラインに短絡するのを阻止する。次にソース−ドレイン（Ｓ−Ｄ）層７２を堆積し、大形のディスプレイに対しては複数の金属層で形成するのが好ましい。小形のディスプレイに対しては、層７２はアルミニウム又はモリブデンのような単一の金属層とすることができる。大形の装置に対しては、モリブデンの第１障壁層を５００オングストローム程度の厚さに堆積してマルチ層７２を形成する。アルミニウム又はアルミニウム合金の第２導電性向上層を約５０００オングストロームの厚さに堆積する。次にモリブデン又はモリブデン合金の第３障壁層を約３００オングストロームの厚さに堆積する。最初の２つの層を堆積するだけとすることもできる。次にＳ−Ｄ層７２をパターン化してソース部分７４、ドレイン部分７６及び上側キャパシタ接点部分７８を形成する。次にＳ−Ｄ金属部分７４及び７６の下部の接点部分６８間のＮ＋ドープ層を除去してトランジスタチャネル領域８０をソース及びドレイン部分７４及び７６間に形成する。この時点でトランジスタ４６は電気的に機能可能になる。このとき蓄積キャパシタ５０も電気的に機能可能になり、このキャパシタは接点部分７８とその下側の窒化シリコン層６２、酸化シリコン層６０及びゲート層５２の部分とからなる。ここで、トランジスタ４６及びキャパシタ５０を必要に応じ電気的に試験することができる。次に第１パッシベーション層８２を堆積し、好ましくはＳi₃Ｎ₄で約７０００オングストロームの厚さに形成する。この誘電体層は堆積Ｓi Ｏ₂、スピンオンガラス（ＳＯＧ）又は他の有機誘電体材料により形成することもできる。層８２をパターン化してドレイン接点孔８４及びキャパシタ接点孔８６を形成する。冗長列ラインを形成する必要があるときは、孔８８（図３）形成して下側の列ライン３６への接点を設ける。次に画素ＩＴＯ層９０を堆積し、パターン化して孔８４にドレイン接点を、孔８６にキャパシタ接点を、孔８８（もしあれば）を経て接触する冗長列ライン及び画素４８を形成する。画素４８は正しい寸法比で示されてなく、またこの断面図は互い違いに配置されるトランジスタ４６及びキャパシタ構造５０を含むようにオフセットされている。この断面図は列ＩＴＯと画素ＩＴＯ４８との間の電気的分離を十分に示さない。追加のトランジスタ４９（図１）は図示されていないが、トランジスタ構造４６と同一に製造することができる。次に最終パッシベーション層９２を形成してＴＦＴ構造を完成させる。パッシベーション層９２は層８２と同様に約２０００−３０００オングストロームの厚さに形成する。層９２はカラーフィルタ基板上に形成することもでき、また両方に形成することもできる。図４は完成ＡＭＬＣＤ１０の一部分及び蓄積キャパシタ５０を使用する理由を示す。キャパシタ５０は、画素行、ここでは行３がアドレスされてないときに、画素４２の液晶材料間の電圧をフレーム周期中に安定化する。各画素行は１フレーム周期中に１度アドレスされるのみであり、フレーム周期は一般に１／６０秒又は１６．７ｍｓである。４８０行のＡＭＬＣＤ１０の場合には、各行はフレーム周期の１／４８０秒又は約３４．７マイクロ秒間アドレスされるだけである。画素行がアドレスされないフレーム時間中、ＴＦＴ４６はオフである。しかし、画素電圧は液晶材料間に一定に維持する必要がある。液晶材料はキャパシタンスＣ_LC及び有限抵抗値Ｒ_LCを有する。トランジスタ４６はドライバとソースとの間にリークを有しうるとともに、液晶材料抵抗Ｒ_LCを経てリーク有しうる。液晶材料間の電圧降下（データ減衰）を最小にするために、キャパシタンスＣ_Sを有する蓄積キャパシタ５０をＣ_LCと並列に形成する。行３からトランジスタ４６により駆動される画素４２をキャパシタ５０により前行２に結合する。これにより行２が行３の直前に駆動される。総合キャパシタンスはＣ_LC＋Ｃ_Sに等しいため、所定の行に対するトランジスタ４６がターンオンするとき、このトランジスタ４６がＣ_LC及びＣ_Sを充電する。トランジスタ４６及び液晶材料のリーク電流はどちらも動作温度が上昇するにつれて高くなる（悪くなる）。液晶材料はＴＦＴ基板３２とカラーフィルタ又は単色背面板９４との間に封入される。背面板９４は基板３２からスペーサ（図示せず）により隔離される。前述したように、ＡＭＬＣＤ１０は製造中にＥＳＤ損傷を受ける恐れがある。更に、行（ゲート）３４及び列（ソース）３６ライン並びにＴＦＴ４６及び４９が破片屑粒子のような種々の製造問題により発生される欠陥を含み得る。従って、ＥＳＤ保護を与えるとともに、ＡＭＬＣＤ１０の製造中に試験を行って欠陥を修理するのが望ましい。図１及び図５に、ＥＳＤ保護及び試験技術が最も良く示されている。ＥＳＤ保護及び試験技術の全体的模式図１００が図５に示されている。外部短絡バー１２、１４、１６及び１８は複数のライン１０２（図１）によりそれぞれの内部短絡バー２２、２４、２６、及び２８に接続する。これらの短絡バーは図５では単一バー１２，２２；１４，２４；１６，２６及び１８，２８として示されている。短絡バーは従来のディスプレイの製造に使用されているが、抵抗接続した外部短絡バー及び物理的に除去されない内部短絡バーは使用していないものと信じる。これらのバー１２，２２；１４，２４；１６，２６及び１８，２８は１５〜２０オーム程度の抵抗値を有する。これらのバーは、これらのバーの抵抗値の１００倍程度の抵抗値、例えば２．３Ｋオームを有する複数の抵抗１０４（Ｒ１），１０６（Ｒ５），１０８（Ｒ６）及び１１０（Ｒ３）により直列に接続する。これらの抵抗１０４、１０６、１０８及び１１０の大きさは製造工程中にディスプレイを試験することを可能にするとともに、ＥＳＤ保護も与える。その理由はこれらのバーが相互接続されるとともにすべての行及び列ライン３４及び３６に接続されるためである。奇数及び偶数の行及び列ライン３４、３６がバー１２、１４、１６及び１８の一つに一緒に接続されるため、奇数又は偶数の行又は列ライン３４、３６の試験をそれぞれのバー１２、１４、１６及び１８上の単一試験点を用いて達成することができる。また、２組の短絡バーが相互接続されているので、外部の組の短絡バー１２、１４、１６及び１８を除去して製造中のディスプレイの実装密度を増大させることができること明らかである。複数のＡＭＬＣＤを単一基板上に同時に製造するのが代表的である。外部短絡バー１２、１４、１６及び１８を除去する場合、接触点を試験プローブに使用するのが好ましい。図２につき説明すると、バー１２，２２；１４，２４；１６，２６及び１８，２８は、デバイス構造全体に金属層を堆積して形成する。これらのバー１２，２２；１４，２４；１６，２６及び１８，２８及び抵抗１０４，１０６，１０８及び１１０は２つの金属層５４及び５６からなるゲート（行）ライン３４と一緒に形成する。ゲートライン３４を堆積したら、バー１２，２２及び１６，２６にプローブを接触させて偶数行を一方の極性で駆動するとともに奇数行を反対極性で駆動することによりこれらのラインを開路又は短絡について試験することができる。開路についての試験の一つの方法はインプロセステスタ（ＩＰＴ）を用いてライン上の電圧を検知するものである。ラインの開路又はライン間の短絡はレーザ堆積又は短絡部分のレーザ切断により修理することができる。２つの追加の背面抵抗１１２（Ｒ２）及び１１４（Ｒ４）を抵抗１０４、１０６、１０８及び１１０並びに１対の背面テストパッド１１６及び１８と一緒に形成する。これらの抵抗１１２及び１１４も試験するとともにこのステップにおいて修理することができる。テストパッド１１６及び１１８は、ＡＭＬＣＤ１０を図４に示すように完成するとき背面９４に接続する。複数の背面駆動パッド１２０、１２２、１２４、１２６、１２８及び１３０をゲートライン３４及び／又は列ライン３６と一緒に堆積する。これらのパッドはＡＭＬＣＤ１０に背面を組み立てるときに背面９４に接続する。列ライン３６を堆積するとき、ソース金属７４も短絡バー１２，２２；１４，２４；１６，２６及び１８，２８上に堆積してこれらのバーの抵抗値を減少させることもできる。更に、奇数列ライン３６を内部及び外部列短絡バー１４、２４に接続し、偶数列ライン３６を内部及び外部列短絡バー１８、２８に接続する。行ライン３４を再び試験するとともに、列ライン３６も上述したように試験することができる。更に、行ライン３４及び列ライン３６を行及び列間の短絡について試験することができる。ＴＦＴ４６及び４９をチャネル８０の形成により完成したら、これらのＴＦＴも試験し、修理することができる。最終パッシベーション層９２を基板３２上に形成し、最後の試験及び修理を終了した後、外部短絡バー１２、１４、１６及び１８をけがき線２０に沿って除去する。次に背面９４を基板３２の上に組み立て、液晶材料を充填することができる。ＥＳＤ保護は依然として、背面接点１１６及び１１８及び抵抗１１２及び１１４を経て背面９４にも接続された内部短絡バー２２、２４、２６及び２８により与えられる。次に完成ＡＭＬＣＤ１０を、駆動電子モジュールを行パッド３８及び列パッド４０に接続する前に、全素子に対し試験することができる。次に駆動電子モジュール（図示せず）を、内部短絡バー２２、２４、２６及び２８が接続されたまま、パッド３８及びパッド４０にボンディングすることができる。パッド３８及び４０へのモジュール接続を試験した後に、バー２２、２４、２６及び２８をガラス基板３２を通して収束したレーザによりレーザライン３０に沿って切り離す。このときＥＳＤ保護は電子モジュール自体により与えられる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者ヴクイアメリカ合衆国カリフォルニア州 94539 フレモントクロウフォードストリート 46710 ナンバー32

Claims

【特許請求の範囲】１．複数の薄膜トランジスタを含み、各トランジスタが画素をディスプレイマトリクスの行及び列ラインに結合するアクティブマトリクスディスプレイの製造方法において、少なくとも第１組の内部短絡バーを第１基板上のディスプレイマトリクスに隣接して形成し、これらの短絡バーの第１のバーを全奇数行ラインに結合し、第２のバーを全偶数行ラインに結合し、第３のバーを全奇数列ラインに結合し、第４のバーを全偶数列ラインに結合し、これらの各短絡バーは第１の抵抗値を有し、これらの短絡バーを前記第１の抵抗値の１００倍の大きさの抵抗により直列に相互することを特徴とするアクティブマトリクスディスプレイの製造方法。２．少なくとも第２組の外部短絡バーを前記第１組の短絡バーに隣接して形成し、第２組の短絡バーの各バーを第１組の短絡バーのそれぞれのバーに接続することを特徴とする請求項１記載の方法。３．前記第１組の短絡バーを前記行ラインと一緒に形成し、前記偶数及び前記奇数行ラインを前記第１及び第２の短絡バーからの互いに反対極性の電圧で駆動することにより前記行ラインを試験することを特徴とする請求項１記載の方法。４．前記列ラインを前記第３及び第４の短絡バーに接続された金属で形成し、前記偶数及び前記奇数列ラインを前記第３及び第４の短絡バーからの互いに反対極性の電圧で駆動することにより前記列ラインを試験することを特徴とする請求項１記載の方法。５．前記列ライン金属を前記第１組の短絡バーの上に堆積して前記短絡バーの抵抗値を減少させることを特徴とする請求項４記載の方法。６．列ラインと行ラインの各交点にトランジスタと画素パッドを形成し、前記トランジスタと前記画素パッドを前記短絡バーで試験することを特徴とする請求項４記載の方法。７．第２基板上の背面を前記第１基板に結合し、両基板間に液晶材料を含め、前記背面を前記第１組の短絡バーに接続してＥＳＤ保護を与えることを特徴とする請求項記載６記載の方法。８．ディスプレイ駆動電子回路を前記第１基板にボンディングし、このボンディングを試験することを特徴とする請求項７記載の方法。９．前記第１組の短絡バーを前記背面から切り離し、前記駆動電子回路のボンディング後に前記行ライン及び前記列ラインを試験することを特徴とする請求項８記載の方法。 10．前記第１組の短絡バーを試験してこれらのバーが切り離されていることを確かめることを特徴とする請求項９記載の方法。