JPH11505977A - デカルトループ送信機 - Google Patents

Abstract

(57)【要約】 デカルトループ送信機が開示されている。開示されているデカルトループは、広範囲にわたるパワー制御を許容し、非常に小さい増分で微細な制御を許容する微パワー制御回路および粗パワー制御回路を含んでいる。開示されているデカルトループはまた、ループ中の雑音を最小にするループフィルタ、ＤＣゼロ回路、不安定性検出回路、マスク検出回路、不足電圧保護回路、温度保護回路および自動位相較正回路を含んでいる。

Description

【発明の詳細な説明】 デカルトループ送信機 発明の分野 本発明は、一般に無線送信機に関する。特に、本発明は、デカルトループ回路 を介する線形無線送信機を提供する装置および方法に関する。 現在の無線通信システムは、典型的に狭く限定された周波数帯域で動作する。 その結果、無線通信システムにおける送信機では、パワー増幅器がスペクトル効 率を維持し、それによって結果的な干渉を最小にするために高度に線形の方式で 動作可能であることが要求されている。 通信システム送信機において線形パワー増幅を行うデカルトループ回路の使用 は、技術的に知られている。図１には既知のデカルトループ回路が示されており 、文献（” RF Linear Amplifier Design” by P.B.Kenington and A.Bateman,p ublished in the Proceedings of RF Expo West,pages 223 to 232 in March of 1994）に記載されている。 しかしながら、図１のデカルトループ回路にはいくつかの制限がある。ある一 般的な制限の１つは、大部分の通信システム送信機において必要な機能である十 分なパワー制御を行うことができないことである。一例に過ぎないが、既存の回 路は十分な範囲のパワー制御を行わない。さらに、既存の回路は、そのパワー制 御がそれ程精密ではない。既存のデカルトループ回路により提供されるパワー制 御には、その他の制限が存在する。 既存のデカルトループ回路はまた、デカルトループによって導入された雑音を 除去するための雑音濾波を全く行わない。したがって、既存のデカルトループ回 路の動作には雑音が多い。また、既存のデカルトループ回路の較正技術は、素子 のＤＣオフセットを補償し、かつデカルトループにおける位相変化を補償するの に十分ではない。これらの制限は全て動作の正確さに対して限界を設ける。 その他の制限には、不安定性検出が不十分であること、オーバーヒート状態お よび不足電圧状態中の適応動作が為されないこと、およびデカルトループ送信機 の適切な動作を確実にする送信マスクの任意のタイプの検出が欠如していること が含まれる。 これらおよびその他の制限を考慮すると、特に無線通信システム中の線形送信 機において使用される新しい改良されたデカルトループ回路が必要である。 発明の要約 本発明は、順方向路およびフィードバック路から成るデカルトループのフィー ドバック路におけるＤＣオフセットをゼロにし、それによってデカルトループの 性能の劣化を最小にする方法および装置を提供する。ＤＣオフセットをゼロにす る方法によると、順方向路の動作がディスエーブルされて、フィードバック路に おけるＤＣオフセットが感知および記憶される。その後、フィードバック路にお けるＤＣオフセットは、順方向路がエネーブルされている間に減算される。局部 発振器はＤＣオフセットに影響を与える可能性が高いため、このプロセス中に下 方変換器がその局部発振器により駆動されることが好ましい。好ましい実施形態 によると、システムのタイミング制約のために、局部発振器がその特定された安 定性をロックすることができない場合、局部発振器が予め定められた安定状態に 達したとき、ＤＣオフセットの記憶が行われる。 ＤＣオフセットのゼロ化は、順方向路がディスエーブルされている時のフィー ドバック路におけるＤＣオフセットを感知し、捕捉するサンプルおよび保持回路 により行われることが好ましい。順方向路は、順方向路におけるパワー増幅器を ディスエーブルすることによってディスエーブルされることが好ましい。 本発明の別の観点によると、デカルトループ回路中の雑音を濾波して除去する 装置および方法が提供され、それによってデカルトループ送信機を使用する通信 システム中の全両方向動作を改良する。本発明のこの観点の装置によると、信号 が送信される周波数帯域外の周波数を遮断する雑音除去フィルタが順方向路に設 けられている。このフィルタは、送信される信号の周波数帯域にほぼ等しい帯域 幅を有するバンドパスフィルタであることが好ましい。したがって、デカルトル ープが、複数の周波数チャンネルが使用される周波数ホッピングシステムにおい て使用されている場合、フィルタは、全ての周波数チャンネルで送信することを 可能にする帯域幅を有する。重要なのは、雑音フィルタが信号を受信するために 使用される周波数の帯域内にあるデカルトループ中の素子によって発生された周 波数を阻止することである。 本発明の別の観点によると、デカルトループが不安定な形態で動作しているこ とを検出する装置および方法が提供される。本発明のこの観点によると、デカル トループ中のベースバンド信号は、それらがベースバンド入力信号の帯域幅外の 周波数を有する時を検出するために監視される。帯域幅外の周波数が検出された 場合、デカルトループの動作が制御され、安定した動作を回復するか、または送 信マスクの破壊の可能性を最小にしようとする。 本発明の別の観点によると、不足電圧およびオーバーヒート動作を検出する装 置および方法が提供される。オーバーヒート動作を検出するために、デカルトル ープ回路が動作する温度が検出される。温度が第１のしきい値を越えた場合には 、デカルトループ回路のパワー出力が下げられる。温度が第２のしきい値を越え た場合は、デカルトループ回路の動作は停止される。その代わりとして、または それに加えて、ループの利得が差動的に制御可能であり、或はループの位相もま た制御されることができる。これらの動作は、任意の優先度により任意の順序で 為されることができる。 不足電圧動作を検出するために、デカルトループ回路に供給される電源電圧が 検出される。電圧が第１のしきい値を下回った場合、デカルトループ回路のパワ ー出力は下げられる。電圧が第２のしきい値を下回った場合には、デカルトルー プ回路の動作が停止される。その代わりとして、またはそれに加えて、ループの 利得が差動的に制御可能であり、或はループの位相もまた制御可能である。これ らの動作は、任意の優先度により任意の順序で為されることができる。 本発明の別の観点によると、１以上のパワー制御素子を有するデカルトループ の位相を制御する装置および方法が提供される。この方法によると、デカルトル ープにおける各パワー制御素子のオン／オフ状態が決定される。その後、どの素 子がループ中に存在するかに応じて、デカルトループの位相が調節される。これ は、ループ中の素子によって生じた変動位相遅延に対する調節である。本発明の 別の観点によると、複数の周波数チャンネルで通信を行う通信システムにおいて デカルトループが使用された場合、通信に使用された周波数が決定され、その周 波数にしたがってデカルトループの位相が調節される。 本発明の別の観点によると、時間スロットを備えている通信システムにおいて デカルトループ送信機が使用された場合、活性時間スロットの開始時の送信を制 御して、デカルトループがフルパワー送信前には全作動状態に達していることを 可能にする装置および方法が提供される。この方法によると、活性時間スロット のタイミングが決定される。その後、活性時間スロットの開始中のデカルトルー プからの出力が遅延される。これは、デカルトループ回路の順方向路中の出力パ ワー増幅器にパワー制御信号を傾斜して増加することによって行われることが好 ましい。 本発明の別の観点によると、デカルトループ送信機のパワー出力を単に制御す る装置および方法が提供される。この方法によると、低パワー出力が所望された 場合に、デカルトループの順方向路における多段パワー増幅器の１以上の段がバ イパススイッチとバイパスされる。段がバイパスされた時に、ループ位相の変化 を考慮するようにデカルトループの位相を制御することが好ましい。 本発明の別の観点によると、ＰＩＮダイオード回路による選択可能なループ減 衰によってデカルトループのパワー出力を制御する装置および方法が提供される 。この装置によると、ループの順方向路には、ベースバンド信号を受信するため の第１の入力と、第２の入力と、入力信号を送信されるべき信号に上方変換する 手段と、選択可能な減衰度を有する減衰器と、および複数のパワー増幅器段とが 含まれている。フィードバック路には、順方向路からの入力と、選択可能な減衰 度を有するＰＩＮダイオード減衰器と、および下方変換する手段と、並びにフィ ードバック信号を第２の入力に供給する出力とが含まれている。順方向路におい て除去された減衰が逆向きの通路において付加された減衰と等しくなり、かつこ れと逆の場合もそうであるように減衰度を制御することが好ましい。 本発明の別の観点によると、ループの出力パワーの選択可能な制御を可能にす る装置および方法が提供される。この装置によると、ループには、ベースバンド 信号用の第１の入力と、第２の入力と、入力信号を送信されるべき信号に上方変 換する手段と、選択可能な減衰度を有する減衰器と、選択可能な増幅度を有する 増幅器と、および複数のパワー増幅器段とを有する順方向路が含まれている。フ ィードバック路には、順方向路からの入力と、選択可能な減衰度を有する減衰器 と、選択可能な増幅度を有する増幅器と、および順方向路からの入力を下方変換 する手段とが含まれている。再び、順方向路における利得制御とフィードバック 路における利得制御とを等しくすることが好ましい。 本発明のさらに別の観点によると、デカルトループの出力パワーの微および粗 制御を行う装置および方法が提供される。ループ回路は、上述の利得制御素子に 加えてベースバンド信号の利得を制御する手段を具備している。ベースバンド信 号の利得を制御する手段によってデカルトループのパワー出力の微制御を行い、 また順方向路およびフィードバック路中の利得制御手段を制御することによって デカルトループパワー出力の粗制御を行うことが好ましい。 図面の簡単な説明 図１は、既知のデカルトループ回路のブロック図を示す。 図２のａ，ｂは、本発明のいくつかの観点を実現するデカルトループ回路のブ ロック図を示す。 図３は、本発明の好ましい実施形態によるパワー制御特性を備えたデカルトル ープ回路のブロック図を示す。 図４は、デジタル信号プロセッサが本発明の１つの観点にしたがってデカルト ループ回路のパワー出力を制御する方法を示す。 図５は、本発明の好ましい実施形態によるＰＩＮダイオード回路を示す。 図６は、本発明の１つの観点による図２のＤＣゼロ化回路の動作を示すタイミ ング図を示す。 図７は、安定動作中にループによって発生される典型的なベースバンド信号と 、不安定動作中にループによって発生される典型的なベースバンド信号とを示す 。 好ましい実施形態の説明 図１を参照すると、既知のデカルトループ回路が示されている。この回路は、 差動増幅器10および12においてベースバンド周波数のＩおよびＱ入力をそれぞれ 受信する。その後、ＩおよびＱ信号は、上方変換器14によってＲＦ周波数に上方 変換される。上方変換された信号は、１対の増幅器16および18で表されている増 幅器段によって増幅される。その後、信号はアンテナ20によって送信される。 送信路22は、順方向路として示されている。順方向路22は、任意の送信機にお いて認められる回路に類似している。しかしながら、図１の回路において、増幅 器16および18は高度に線形である必要はなく、それどころか主としてデカルトル ープ回路により提供されるフィードバック路24によって為される非線形性の補正 のために、それらは安価な非線形素子であることができる。 フィードバック路24に対する入力は結合器26によって発生され、この結合器26 は順方向路22からフィードバック路24に信号の一部分を出力する。結合された信 号は、下方変換器28によってベースバンド周波数に下方変換される。下方変換さ れた信号は、差動増幅器10および12に入力される。その後、増幅器10および12は 減算処理を行って、回路の任意の非線形動作を補正するエラー信号を発生する。 図２を参照すると、本発明のいくつかの観点を実現するデカルトループ回路の 好ましい実施形態が示されている。差動的なＩおよびＱ入力は、それぞれ差動増 幅器100 および102 に供給される。増幅器100 および102 からのＩおよびＱ出力 は、それぞれ減衰器104 および106 に入力される。減衰器104 および106 からの 出力は、それぞれ加算点108 および110 に送られる。 加算点108 はループフィルタ112 に入力を供給し、加算点110 はループフィル タ114 に入力を供給する。ループフィルタ112 および114 は、それぞれ増幅器11 8 および120 を備え、かつそれぞれキャパシタ122 および124 を備えている積分 装置として構成されている。ループフィルタ112 および114 は濾波を行い、かつ デカルトループが安定限界内にループの利得帯域幅を拘束するために必要な利得 を生成する。 ループフィルタ112 および114 は、順方向路126 に出力を供給する。上述され たように、加算点108 および110 への一方の入力はそれぞれＩおよびＱ信号から のものである。加算点108 および110 への他方の入力はフィードバック路128 か らのものであり、デカルトループの動作のエラーの尺度を与える。 ループフィルタ112 および114 からの出力は、上方変換器130 に入力される。 上方変換器130 はループフィルタ112 および114 からのベースバンド周波数のＩ およびＱ出力をＲＦ周波数に変換する。この場合、好ましいＲＦ周波数は９００ ＭＨｚである。 上方変換器130 からのＲＦ信号は減衰器132 に送られ、その後別の減衰器134 に送られる。その後、信号は増幅器136 に送られ、それからバンドパスフィルタ 138 に送られる。その後、信号は、送信前に信号を増幅するパワー増幅器モジュ ール140 に送られる。増幅された信号はパワー増幅器モジュール140 から結合器 142、アイソレータ144 およびデュプレクサ146 を通ってアンテナ148 に送られ 、このアンテナが信号を送信する。 結合器142 は、順方向路126 からフィードバック路128 に信号の一部分を送信 する。フィードバック路128 において、信号は減衰器148 に送られ、その後減衰 器150 に送られ、続いて切替え可能な減衰器152 および切替え可能な増幅器154 から成る増幅器段に送られる。その後、パワー制御された信号は下方変換器156 に送られる。この下方変換器156 は、フィードバック路128 中の信号をベースバ ンド信号に変換する。 下方変換器156 からのＩおよびＱ出力は、それぞれ増幅器158 と160、および 増幅器162 と164 を通って送られる。増幅器160 は加算点108 に出力を供給し、 また増幅器164 は加算点110 に出力を供給する。パワー制御 以下、本発明のいくつかの観点による図２に示されたデカルトループの実施形 態に与えられたパワー制御の特性について説明する。最初に、ＩおよびＱ入力が 減衰器104 および106 に入力される。減衰器104 および106 は、エネーブルされ た時に１５ｄＢの減衰を行ない、またディスエーブルされた時には減衰せずにＩ およびＱ信号を通過させる。これら減衰器104 および106 は、通信システムから レジスタ166 および駆動装置168 を通って供給される制御信号「制御」によって 制御される。したがって、減衰器104 および106 は、総パワー制御を行ない、低 いパワー出力が所望された場合に１５ｄＢの減衰を行ない、また高いパワー出力 が所望された場合には０ｄＢの減衰を行なう。 その後、ＩおよびＱ信号はデカルトループ回路に入力され、上方変換器130 に より８６９ＭＨｚ乃至９０１ＭＨｚの周波数またはある別の周波数に上方変換さ れる。上方変換後、順方向路126 中の信号は、再び減衰器132、ＰＩＮダイオー ド減衰器134 および増幅器136 によってパワー制御される。図２の場合の減衰器 132 は、２ｄＢ，４ｄＢ，８ｄＢ，８ｄＢおよび１６ｄＢの減衰が順方向路126 でインおよびアウトに切替えられることを可能にする２−４−８−８−１６減衰 集積回路である。したがって、減衰器132 は３２ｄＢまで２ｄＢのステップの減 衰を与える。それ故、減衰器132 は、順方向路126 において２ｄＢの増分で細か いパワー制御を行うために使用されることができる。減衰器132 は、ＲＦマイク ロデバイシーズ(RF MicroDevices)社製の部品番号ＲＦ２４１０によって構成さ れることができる。減衰器132 は、通信システムによって供給された制御信号「 制御」によってデジタル方式で制御される。 ＰＩＮダイオード減衰器134 は、エネーブルされた時に１５ｄＢの減衰を行い 、またエネーブルされない時には０ｄＢの減衰を行うことが好ましい。この減衰 器134 は、通信システムからの制御信号「制御」の制御の下にエネーブルおよび ティスエーブルされることが好ましい。このようにして、減衰器134 は順方向路 126 において総パワー制御を行なう。 順方向路126 における増幅器136 は３０ｄＢの利得を生成する。それから、雑 音バンドパスフィルタ138 により濾波された後、パワー増幅器140 がさらに３０ 乃至４０ｄＢの利得を生成する。本発明の１実施形態によると、デカルトループ のパワー出力はまた、パワー増幅器140 のパワー端子ピン上の信号を変化させる ことによって制御されることができる。したがって、図２において、例えば日立 ＰＦＯ１２１パワー増幅器が使用された場合、増幅器140 のパワー出力は、信号 「パワー制御」を減少することによって減少させることができ、その結果ループ からの出力が減少される。反対に、増幅器140 のパワー出力は、信号「パワー制 御」を増加することによって増加させることが可能であり、その結果ループから の出力が増加される。この増幅140 において利得が増加または減少されると、フ ィードバック路128 において対応した変化が生じ、その結果全体的なループ利得 が維持される。パワー増幅後、信号はアンテナ148 から出力される。 ここまでは、図２の回路はループの前で１５ｄＢの減衰を行う。その後、ルー プの順方向路126 は４７ｄＢまでの減衰を行う。減衰は全て、通信システムのシ ステム制御装置の制御下にある。順方向路126 には、信号がアンテナ148 に供給 される前に、第１の３０ｄＢ増幅段と第２の３０乃至４０ｄＢ増幅段とが設けら れている。図２に示された増幅器は、実際は増幅器のいくつかの段を表している ことを理解すべきである。 以下、フィードバック路128 におけるパワー制御を説明する。前述のように、 フィードバック路128 は、図２の場合には順方向路126 からの信号のほぼ１．０ ％を結合する結合器142 から始まる。その後、結合された信号はレベル設定減衰 器148 によって減衰される。このレベル設定減衰器148 は、ループを較正するこ とにより回路間における許容範囲のばらつきが補償され、またループ回路の初期 パワー出力が設定されることができるように設けられている。 その後、信号は２−４−８−８−１６減衰器150 によって減衰される。この減 衰器150 は、順方向路126 中の減衰器132 と平衡する。減衰器150 は、全体で３ ２ｄＢまでの減衰を２ｄＢの増分で与えるＰＩＮダイオード回路であることが好 ましい。減衰量の選択は通信システムのシステム制御装置からの制御信号によっ て行われ、これらの信号はレジスタ166 とバランスされている。 その後、信号は、０ｄＢ減衰器152 と１５ｄＢ増幅器154 とを含む切替え可能 な増幅段に送られる。通信システムのシステム制御装置によって出力信号の増幅 が所望された場合、レジスタ166 からの制御信号によって増幅器154 がディスエ ーブルされ、かつ０ｄＢ減衰器152 がエネーブルされる。低いパワー出力が所望 された場合には、フィードバック路128 における信号が増幅されるように、シス テム制御装置が増幅器154 をエネーブルし、かつ減衰器152 をディスエーブルす る。 減衰または利得が順方向路126 またはフィードバック路128 のいずれかでイン およびアウトに切替えられた時、他方の通路において等価な量の減衰または利得 を切替えることが好ましい。これを行うことにより、出力パワーの変動にかかわ らず、ループ利得全体の変化が阻止され、ループのバランスが保たれる。例えば 、ループをバランスの取れた状態にしておくために、フィードバック路128 中の パワーの減衰により順方向路126 中のパワーの利得を相殺することが好ましい。 同様に、フィードバック路128 中のパワーの利得により順方向路126 中のパワー の減衰を相殺することが好ましい。したがって、順方向路126 において減衰がイ ン に切替えられた場合、フィードバック路128 等量の減衰がアウトに切替えられる 。 図２の回路は、ループ内およびループ外の素子によりパワー出力の微および粗 制御を行う。図２の場合、微制御とは１乃至２ｄＢのパワー制御のステップを言 い、粗制御はそれより大きい制御のステップのことを言う。もっとも、他のシス テムでは微および粗制御のステップは別の値を有している可能性がある。図２に おいて、減衰器104 および106 により１５ｄＢのパワー制御がループ外で行われ る。さらに、図３に図示され、以下これで説明するように、ＩおよびＱ信号を供 給するためにデジタル信号プロセッサ（ＤＳＰ）を使用することが好ましい。Ｄ ＳＰは１および２ｄＢのステップでパワー出力の微制御を行う。これらのパワー 制御機構は共にループ外にあるため、これらの機構の使用量をバランスする必要 はない。図２では微パワー制御がループ内において減衰器132 および150 によっ て行われ、これらの減衰器の使用量は上述のようにバランスされる。図２におい て、粗パワー制御は減衰器134 および152 並びに増幅器154 によって行われ、こ れらの各素子の使用は上述のようにバランスされる。 図２は、本発明によるデカルトループの特定の実施形態を示している。図３に は、種々のパワー制御素子を備えた別のデカルトループ回路のブロック図が示さ れている。図３において、送信されるべきＩおよびＱ信号は、デジタル信号プロ セッサ（ＤＳＰ）222 からデカルトループ回路220 に供給される。このデカルト ループ回路220 は、差動増幅器／ループフィルタ224 および226、上方変換器228 、一連のＲＦパワー増幅器229、結合器230、アンテナ232、および下方変換器234 を含む標準的なループ素子を含んでいる。 ループ回路220 はまた、複数のパワー制御素子を有している。パワー制御素子 は、前置ループ減衰器236 および238、順方向路減衰器240 および242、順方向路 増幅器243、パワー増幅器バイパススイッチ244、フィードバック路減衰器246 お よび248、フィードバック路増幅器250、並びにＩおよびＱフィードバック増幅器 252 および254 である。 図３のパワー制御素子は、アンテナ232 からの信号の出力の粗および微パワー 制御を行う。本発明の１つの観点によるＤＳＰ222 は、所望の出力パワーを決定 し、所望の出力パワーにしたがって種々のパワー制御素子を制御するためにルー プ回路に制御信号を供給する。ＤＳＰ222 はまた、ループ回路に供給されるＩお よびＱ信号の振幅を制御することによって細かいパワー制御を行う。 図４を参照すると、本発明の１つの観点にしたがって、ＤＳＰ222 または別の 制御装置は、ステップ260 においてアンテナ232 において必要とされるパワー出 力レベルを決定する。次に、ステップ262 でＤＳＰ222 または別の制御装置は、 デカルトループ回路220 の中の種々の素子の粗パワー設定を行う制御信号を送る 。例えば、図２における減衰器104，106，132 および134 のように減衰器236，2 38，240 および242 が選択可能な粗減衰レベルを有する場合、ＤＳＰ222 は、好 ましくは検索表中の予め選択された値にしたがってこれらの各素子の所望の減衰 レベルを選択し、その後所望の減衰レベルで減衰を行わせるために制御信号を発 する。同時に、ステップ262 において、ＤＳＰ222 はアンテナ232 での所望のパ ワー出力レベルを実現するのために必要とされる微パワー制御量を計算する。そ の後、ＤＳＰ222 は出力パワーレベルを微制御に適したＩおよびＱ信号の振幅を 選択し、振幅制御されたＩおよびＱ信号をループ回路220 に送る。 図３を再び参照すると、パワー増幅器のバイパススイッチ244 は、本発明の別 の観点による別のパワー制御の特徴部分を構成する。パワー増幅器229 は、２つ の段256 および258 を有するものとして示されている。もっとも、所望または必 要とされた場合には、それより多くの段によって構成されることができる。本発 明によると、バイパススイッチ244 は、アンテナ232 における出力パワーを制御 することが必要とされた時に１以上の増幅段をバイパスするために使用される。 このスイッチ244 は高いパワーが必要とされた時に開かれ、また低いパワーが必 要とされた時には閉じられる。スイッチ244 が増幅器段をバイパスするために閉 じられた場合、パワー増幅器段258 がディスエーブルされることが好ましい。ス イッチ244 の制御はＤＳＰ222 によって行われることが好ましいが、所望の出力 パワーレベルを知っている通信システム中の任意の制御装置がスイッチ244 を制 御することができる。図３は単一の増幅段をバイパスするスイッチ244 を示して いるが、スイッチ244 は所望の個数の段をバイパスするために使用されることが できる。もちろん、順方向路における利得制御量は、ループ利得を維持するよう にフィードバック路中の利得制御量とバランスされなければならない。バイパス スイッチ244 が使用された場合、インおよびアウトに切替えられた素子によって 発生させられたループの位相変化を考慮に入れるようにループの位相を制御する ことが好ましい。以下、ループの位相を制御する好ましい方法を説明する。 図３では、減衰器236 と238 は図２の減衰器104 と106 に対応しており、図２ のように非常に粗いレベルのパワー制御を行うオン／オフ減衰器である。その代 わりに、減衰器 236、238 は連続的な範囲の減衰を行う連続的に制御された減衰 器であってもよい。この場合、減衰器 236、238 はある尺度の微細なパワー制御 を行うために使用されることができる。 図３の減衰器 240、242 と増幅器243 は図２の素子 132、134、136 に対応し ている。減衰器 240、242 は図２のように２−４−８−８−１６減衰器またはオ ン／オフ減衰器であるか、或いはこれらは連続的な可変減衰器である。同様に、 増幅器243 はオン／オフ利得または連続的に可変な利得を提供することができる 。ＤＳＰ222 が先に説明したようにパワー制御を行うために使用されるならば、 ループ220 中の多数のパワー制御素子、特に微細パワー制御を行う素子を除去す ることが可能であることに留意すべきである。 図３の減衰器 246、248 と増幅器250 は図２の素子 148、150、152 に対応し ている。減衰器 246、248 は２−４−８−８−１６減衰器またはオン／オフ減衰 器であるか、或いは代わりにこれらは連続的な可変減衰器である。同様に、増幅 器250 はオン／オフ利得または連続的に可変な利得を提供することができる。 フィードバック路の下方変換器234 の後に位置されている増幅器 252、254 に より出力信号のパワー制御を行うことも可能である。別の可能なパワー制御方法 は出力路中に減衰器259 を置くことである。さらに、図３の任意のパワー制御素 子は、ループ内またはループ外のいずれかにおけるオン／オフ素子または連続的 に可変の素子である。 図５を参照すると、図２のＰＩＮダイオード減衰器150 の回路図が示されてい る。回路は５つの段 300〜304 よりなる減衰回路であり、それらの段はエネーブ ルされるときそれぞれ減衰２ｄＢ、４ｄＢ、８ｄＢ、８ｄＢ、１６ｄＢを与える 。各段は５つのキャパシタＣ１乃至Ｃ５と、３つのインダクタＬ１乃至Ｌ３と、 ４つのＰＩＮダイオードＤ１乃至Ｄ４と、３つの抵抗Ｒ１乃至Ｒ３からなる。Ｐ Ｉ ＮダイオードＤ１乃至Ｄ４は部品番号ＨＳＭＰ３８９５のＨｐ／Ａｖａｎｔｅｋ ｐｉｎダイオードであることが好ましい。各段のこれらの素子の値は、本発明の 好ましい実施形態にしたがって以下の表によって与えられる。 各段300 乃至304 は２つの制御信号「制御Ａ」と「制御Ｂ」を有する。段を付 勢するため、即ち減衰するために段を利用するため、「制御Ａ」は低くなり、「 制御Ｂ」は高くなる。段を不動作にするため、「制御Ａ」は高くなり、「制御Ｂ 」は低くなる。 図５の回路は集積回路の減衰器が行うことができない線形の高パワー動作を提 供するのでフィードバック路128 において好ましい。さらに、図５の減衰器回路 は大きな機械的装置が除去されており、より迅速に動作するので、リレーよりも 好ましい。雑音濾波 図２を参照すると、本発明のデカルトループ回路は、ループ、特にループのフ ォーワード路126 に雑音フィルタ138 を含んでいる。フィルタ138 は好ましくは システムが送信する完全な帯域幅と等しいかそれ以上の帯域幅を有する帯域通過 フィルタである。したがって、例えば複数の周波数が使用される周波数ホッピン グシステムでは、フィルタの帯域幅は全ての周波数の伝送を許容し、受信された 周波数をループにより生じる外部雑音から保護しなければならない。したがって 雑音フィルタ138 は通信システムの受信帯域内にあるループ素子により発生され る周波数を阻止する。これらの機能を達成する任意のフィルタが使用されること ができる。 雑音フィルタ138 の目的は、ループの素子により生じる雑音を濾波して除去す ることである。ループのベースバンド素子は広範囲の周波数にわたって雑音を起 こしがちな広帯域特性を有する。さらに、広帯域雑音を含んでいるループ雑音が 増幅されるように典型的にループ内に多量の利得が存在する。雑音フィルタ138 は雑音を濾波して除去する。 図２では雑音フィルタ138 は順方向路126 中に位置され、上方変換器130 とパ ワー制御素子132、134、136 の後であるが、パワー増幅器140 の前に位置されて いることに留意すべきである。これは上方変換器130 とパワー制御素子132、134 、135 により生じる雑音を濾波することを可能にするので、帯域通過フィルタ13 8 の好ましい位置である。パワー増幅器140 前にフィルタ138 を位置させること によってフィルタ138 がより低いパワー信号で動作することを可能にし、したが ってフィルタ138 が廉価で製造される。それにもかかわらず、フィルタ138 は他 の位置にも同様に位置付けられることができる。例えばフィルタ138 は上方変換 器130 後の順方向路126 に位置されることができる。しかしながら、この位置の フィルタ138 はパワー制御素子132、134、136 により生じる雑音を濾波しない。 フィルタ138 はまたパワー増幅器140 の後に位置されることもできるが、しかし ながらこの位置はフィルタ138 がより高いパワー信号を処理するように設計され ることを必要とする。 フィルタ138 は特に図２のデカルトループ送信機を使用する通信装置の完全な 両方向動作を許容するのに有効である。両方向動作では、送信機は高いパワーレ ベルであり、同時に受信された信号は非常に低いパワーレベルで受信される。し たがって、デュプレクサ146 は高パワー送信信号と低パワー受信信号の分離を行 う。しかしながら、ループ回路が広帯域雑音を発生するとき、デュプレクサ146 は受信帯域の雑音を十分に抑圧しない。したがって雑音フィルタ138 は改良され た受信帯域雑音の抑圧を行い、それによって無線通信システムの全ての両方向動 作を改良する。 表面音響波（ＳＡＷ）装置で帯域通過フィルタ138 を構成することが好ましい が、これは不可欠ではない。ＳＡＷフィルタ138 はその他のタイプの帯域通過フ ィルタよりも改良された位相応答特性および改良された線形を提供する。好まし いＳＡＷフィルタ138 は富士通社により製造された部品番号ＦＡＲ−Ｆ５ＣＣ− ９０２Ｍ５０−Ｌ２ＥＺである。このＳＡＷフィルタ138 の中心周波数は９０２ ＭＨｚであり、一方、上方変換器130 はベースバンドＩおよびＱ信号を８９６乃 至９０１ＭＨｚに変換することに留意すべきである。雑音フィルタ138 の帯域幅 は十分に広いので、ＳＡＷフィルタ138 は許容可能に動作する。ＤＣオフセットゼロ 図２を参照すると、本発明のデカルトループ送信機はＤＣオフセットゼロ回路 300、302 を含んでいる。第１のＤＣオフセットゼロ回路300 は差動増幅器118 と、サンプルおよび保持装置306 とを含んでいる。第２のＤＣオフセットゼロ回 路302 も差動増幅器120 とサンプルおよび保持装置306 とを含んでいる。 回路 300、302 の両回路は、回路300 がＩ通路のＤＣオフセットをゼロにし、 回路302 がＱ通路のＤＣオフセットをゼロにする点を除いて、同一方法で動作し 同一機能を行う。それ故、第１の回路300 の動作を以下説明するが、両回路 300 、302 に対して等しく適用することが可能である。 第１のＤＣオフセットゼロ回路300 からの出力を供給される差動増幅器304 は 、ループフィルタ118 の出力からの第１の入力と、上方変換器130 の基準出力か らの第２の入力とを有する。この基準出力は電源の中間レール基準を出力する。 図２の回路では基準出力が約６ボルトであるように約１２ボルトの１つのレール 供給が使用される。例えば＋６ボルトと−６ボルトの二重電源が使用されるなら ば、中間レール出力はほぼ０ボルトである。したがって差動増幅器304 はループ フィルタの増幅器118 と、上方変換器130 の中間レール基準出力との間のＤＣオ フセットを決定する。代わりの大きさのＤＣオフセットも使用されることができ る。 差動増幅器304 からのＤＣオフセットの測定値はサンプルおよび保持装置306 の入力へ伝送される。図６を参照すると、サンプルおよび保持装置306 の動作の タイミング図が示されている。図６のラインＡは通信が複数の時間スロットで行 われるＴＤＭＡタイプの通信システムの特定の時間スロットに関するタイミング を表している。ラインＡが高いレベルにある時、特定の時間スロットは潜在的に アクティブであり（即ち、時間スロットを割当てられた加入者が、ある人と通信 を試みようとする場合）、ラインＡが低い時、特定の時間スロットはアクティブ ではない。ラインＢはフォーワード路126 をエネーブルおよびディスエーブルす るためにパワー増幅器モジュール140 へ与えられる制御信号を表している。Ｔx オンが高い時、パワー増幅器140 はエネーブルされ、順方向路126 は増幅された 信号を提供する。Ｔx オンが低い時、パワー増幅器140 はディスエーブルされ、 順方向路126 はディスエーブルされ、それによってアンテナ148 またはフィード バック路128 へ与えられる信号はない。通信システムおよびデカルトループ送信 機の上方変換器130 と下方変換器156 用の周波数を発生するために必要とされる シンセサイザーは図６のラインＣで示されているようにエネーブルされる。シン セサイザーはラインＤで示されているように許容可能な正確性で利用可能になる 。 ラインＥはサンプルおよび保持装置306 の好ましい制御信号を表している。ラ インＥが高レベルになるとき、サンプルおよび保持装置306 は差動増幅器304 の 出力をサンプルし始める。サンプルおよび保持装置306 は増幅器118 を廻るフィ ードバックループを完成する。フィードバックループの動作は、サンプルおよび 保持装置306 の充電キャパシタ上の電圧が増幅器118 と中間レール基準の出力と の間のＤＣエラーを最小限にするような十分に小さい値を得るようにする。安定 な充電値に到達するとき、サンプルおよび保持装置306 は保持モードへ切換えら れラインＥが低レベルになる。Ｔx オン（ラインＢ）は好ましくはサンプリング プロセス期間にディスエーブルされ、それによって順方向路126 はディスエーブ ルされ測定されたＤＣオフセットはフィードバック路128 の素子のＤＣオフセッ トから得られることに留意する必要がある。 ラインＥ上の制御信号が一度低くなると、ＤＣオフセットの負の値がサンプル および保持装置306 の出力に現れる。サンプルおよび保持装置306 の出力は加算 点108 に接続されている。したがって順方向路のディスエーブル期間中に測定さ れたＤＣオフセットの補数値はループフィルタ118 の入力へ付加され、フィード バック路128 の素子により発生されたＤＣオフセットを消去する。その少し後に 、制御信号Ｔx オンが高くなり、それによって時間スロットがアクティブになる 前に順方向路126 の動作をエネーブルする。測定されたＤＣオフセットの負の値 がＤＣオフセットをゼロにするためにアクティブな時間スロット期間に信号に付 加される。 局部発振器がＤＣオフセットに影響するので、ＤＣオフセット値の獲得期間中 に局部発振器により下方変換器156 を駆動することが好ましい。局部発振器は上 方変換器と下方変換器のＤＣオフセットに影響を与えるので、シンセサイザーが 局部発振器を上方変換器130 と下方変換器156 へ供給させて特別な安定性にでき る限り近付くことを可能にすることが好ましい。しかしながら、シンセサイザー が特別な安定性に到達する前に、ＤＣオフセット測定が行われるような妥協を必 要とするシステムタイミング制限が存在してもよい。この場合、ＤＣオフセット 測定はできる限り特別な安定性に近付いたシンセサイザーにより行われる。不安定性の検出 図２のループ回路は不安定性検出回路400 を含んでいる。ループはその安定性 を維持するように適量の利得と位相遅延を有するように設計されている。それに もかかわらず、ループは多くの理由で不安定になる。例えばループの不安定性は 非常に多くのループ利得または不適切なアンテナＶＳＷＲにより生じる。ループ が不安定になるとき、送信された信号に通信装置の送信マスクを通常破壊させる 帯域外周波数の発生が生じる。不安定性検出回路400 はループが不安定になると きを検出し、送信マスクの破壊を防止するために適切な動作を取らせる。 不安定性検出回路400 は好ましくはフィルタ402 と、エンベロープ検出器404 と比較器406 とを含んでいる。回路400 は好ましくはフィードバック路126 内の ループ回路へ下方変換器の後の位置で接続されている。この位置は信号が送信さ れる周波数にかかわらずベースバンド周波数の信号の検出を可能にする。しかし ながら回路400 はループのその他の点に接続されることができるが、フィルタ40 2 の設計を簡単にするためには不安定検出回路400 をループに接続してベースバ ンド周波数を検出することが好ましい。 ループが安定であるとき、フィードバック路128 の出力の信号はＩおよびＱ信 号の帯域幅内の周波数を主に含むべきである。帯域幅ｂｗを有するこのような信 号408 が図７に示されている。安定なループ動作期間に、信号408 は不安定性検 出回路400 へ入力される。フィルタ402 は好ましくはカットオフ周波数ｆ_HPを有 するハイパスフィルタである。したがってフィルタ402 はフィードバック信号を 阻止する。それ故エンベロープ検出器404 は信号を検出しない。エンベロープ検 出器404 の出力をしきい値ｔｈと比較している比較器406 はループに不所望な信 号が存在しないことを決定し、これはループが安定な状態で動作していることを 示している。 ループが不安定な動作を開始したとき、フィードバック路128 の出力における 信号はフィードバック信号408 の帯域幅外の周波数を含んでいる。不安定なルー プ状態から生じる典型的な信号410 が図に示されている。信号410 はフィードバ ック信号を含んでいるが、雑音信号414 も含んでいる。 不安定なループ状態に起因する信号410 が生じたとき、不安定性検出回路400 のフィルタ402 はフィードバック信号を阻止するが、雑音信号414 を通過させる 。エンベロープ検出器404 は雑音信号414 の存在を検出し、信号414 のエンベロ ープを比較器406 へ送る。雑音信号414 がしきい値ｔｈを越える振幅を有するな らば、比較器はループが不安定な状態で動作していることを示すためアクティブ な信号を出力する。 不安定性回路400 の出力は図３で示されているＤＳＰ222 のようなＤＳＰへ出 力される。不安定性回路がアクティブな信号を出力したとき、ＤＳＰは好ましく は幾つかの機能のうちの１つを行う。第１に、ＤＳＰはループの位相の調節を試 みる。位相が調節される方法を後で説明する。その動作がループを安定な動作へ 戻さないならば、ＤＳＰは順方向路126 またはフィードバック路128 のいずれか でパワーを制御することを試みる。前述したように、通常は平衡された方法でパ ワー制御を調節することが好ましいが、この場合には、パワーがループの一部分 のみで調節されるようにパワー調節は差動的に行われる。これがループを安定な 動作へ戻さないならば、ＤＳＰはディスクリートなステップで回路のパワー出力 を減少することを試みる。これでも依然としてループを安定な動作へ戻さないな らば、ＤＳＰは送信機を停止させる。オーバーヒートの保護 図２のループ回路はデカルトループ送信機の動作温度を検出する温度センサ41 6 を含んでいる。温度センサ416 の出力は２つの比較器 418、420 へ接続されて いる。第１の比較器418 は温度センサ416 の出力を第１のしきい値ｔｈ１と比較 し、第２の比較器は温度センサの出力を第２のしきい値ｔｈ２と比較する。 デカルトループ回路の動作温度が試験により知られている温度を越えたとき、 デカルトループの出力は送信マスクを破ることができる。したがって、温度セン サ418 の出力がしきい値ｔｈ２よりも低く設定されているしきい値ｔｈ１を越え るとき、比較器418 は「オーバーヒート１」にアクティブ信号を出力する。信号 オーバーヒート１は図３のＤＳＰ222 またはその他のシステム制御装置のような システム制御装置へ送信される。オーバーヒート１がアクティブであるとき、シ ステム制御装置は好ましくはデカルトループのパワー制御素子の減衰または利得 を制御することによって低いパワーを送信させ、それによってより低いパワー出 力信号がアンテナ148 で与えられるようにする。例えばシステム制御装置はパワ ー出力を低くするために減衰器104、106、132、134、150 または増幅器154 また はその他の装置を調節することができる。低いパワー出力は信号を限定された送 信マスク内で送信させる。 ループ回路の動作温度が第２のしきい値ｔｈ２を越えて第２の比較器420 の出 力、即ちオーバーヒート２がエネーブルされるならば、デカルトループのパワー 出力を単に低下するだけでは限定された送信マスクに対する送信を回復しない。 それ故、第２のしきい値ｔｈ２が超過しアクティブなオーバーヒート２信号がシ ステム制御装置へ伝送されるとき、システム制御装置は好ましくはデカルトルー プ送信機を停止しない。このことは送信マスクが破壊されないことを確実にして いる。 前述のものの代わりまたは付加として、ループ利得は差動的に、即ち平衡せず に順方向路またはフィードバック路で変更されることができ、それによって送信 路内の適切な動作を回復しようとすることができる。またループの位相は変更さ れることができる。これらのあらゆる動作は優先順序により任意の順番で行われ ることができる。不足電圧の保護 図２のループ回路はまた２つの比較器 422、424 を含んでおり、これらはデカ ルトループ送信機の電源に接続されている。第１の比較器422 は電源の出力Ｖと 第１のしきい値ｔｈ１とを比較し、第２の比較器424 は電源の出力と第２のしき い値ｔｈ２とを比較する。 電源電圧が第１のしきい値ｔｈ１より下に低下するとき、ループが変更せずに 動作した状態であるならば、デカルトループの出力は送信マスクを破壊する。従 って、本発明の１局面にしたがって、電源がしきい値ｔｈ１よりも下に低下する とき、比較器422 は「不足電圧１」上にアクティブ信号を出力する。信号不足電 圧１は図３のＤＳＰ222 またはその他のシステム制御装置のようなシステム制御 装置へ伝送される。不足電圧１がアクティブであるとき、システム制御装置は好 ましくはデカルトループのパワー制御素子の減衰または利得を制御することによ って低いパワーを送信させ、それによってより低いパワー出力信号がアンテナ14 8 で与えられるようにする。例えばシステム制御装置はパワー出力を低くするた め減衰器104、106、132、134 または150 或いは増幅器154 またはその他の装置 を調節することができる。低いパワー出力は信号を限定された送信マスク内で送 信させる。 電源が第１のしきい値ｔｈ１よりも低い第２のしきい値ｔｈ２より下に低下し たならば、第２の比較器424 の出力、即ち不足電圧２がエネーブルされる。電源 がさらに落下したとき、デカルトループ送信機のパワー出力を単に低下するだけ では限定された送信マスクへの送信を回復するのに十分ではない。それ故、不足 電圧２がアクティブであるとき、システム制御装置は好ましくはデカルトループ 送信機を停止する。これは送信マスクが破壊されていないことを確実にしている 。 前述のものの代わりに、またはそれに付加して、ループ利得は差動的に、即ち 平衡せずに順方向路またはフィードバック路のいずれかで変更されることができ 、それによって送信路内の適切な動作を回復しようとする。またループの位相は 変更されることができる。これらのあらゆる動作は優先順序により任意の順番で 行われることができる。時間ホッピングシステムのためのパルス成形 デカルトループはＴＤＭＡを使用する通信システム送信機において線形増幅を 行うために使用され、ここで通信システム上の送信は複数の時間スロットを占有 し、最初にアクティブになったときに時間スロットの最初の部分の期間中にパワ ー増幅器140 の動作を制御することが好ましい。 これは好ましくはＴx オン信号を伝送することにより実現され、Ｔx オン信号 は成形回路450 により増幅器140 の出力を制御するために増幅器140 のパワーピ ンへ伝送される。図２の場合、成形回路450 は２．２ｋΩの抵抗と２２ｎＦのキ ャパシタンスを用いた簡単なＲＣフィルタである。それ故、成形回路450 はアク ティブなスロット期間に最初にオンに切換えられた時、パワー増幅器140 のパワ ーピンへの入力をゆっくりと増加させる。 この遅延はループ 126、128 を通るループ利得が高いパワー信号が送信される 前に設定されることを可能にし、それによってループがその補正を実行すること とを可能にし、また安定な動作の開始前にループ中の素子により生じるスプリア ス信号を防止することを可能にする。例えば順方向路のＤＣオフセットは信号が ループを通って伝播するまで補正されない。また解決すべき局部発振器の漏洩の 問題が存在する。信号がループを通って伝播するのに十分な長さの時間だけ、信 号送信を遅延することによって、改良された動作が実現される。パワーおよび周波数の関数としての位相較正 図２を参照すると、ループの位相は手動の位相調節装置460 とコンピュータ制 御された位相調節装置462 により設定されることができる。手動の位相調節装置 460 はループの位相の設定に使用されることができる。コンピュータ制御された 位相調節装置462 は、本発明の別の局面にしたがって、ループのパワー出力レベ ルと送信される信号の周波数に応じて制御され、下方変換器156 を駆動する局部 発振器中に位相シフトを生じる。 信号が周波数ホッピング方法により複数のうち１つの周波数チャンネルで送信 される本発明の好ましい実施形態にしたがって、ＤＳＰ222 のような制御コンピ ュータは信号の送信周波数を決定する。制御コンピュータは下方変換器156 の局 部発振器に対して適切な位相制御設定を決定するように検索表をアクセスし、そ の後それにしたがってコンピュータ制御された位相調節装置462 を設定する。信 号が周波数の５ＭＨｚ帯域にわたって送信される図２の場合、検索表は帯域を３ つの帯域に分割し、約２０°ステップで位相調節装置462 を制御する。勿論、正 確な構成は各応用により変化する。 ループの位相もループのパワー制御の機能として制御されることが好ましい。 ループのパワー制御素子がループ内およびループ外に切換えられたとき、ループ の位相は変化する。それ故、本発明にしたがって、ＤＳＰ222 のような制御コン ピュータは種々のループパワー制御素子がループ内およびループ外に切換えられ る時に生じる可能なループ位相の表を維持する。パワー制御機能の一部として、 ＤＳＰ222 は特定のループ構造に対して適切なループ位相を決定するため表をア クセスし、それにしたがってループ位相を調節するために位相調節装置462 を制 御する。したがって、各パワー制御素子がループ内およびループ外に切換えられ る時、ループ位相は調節される。 図２を参照すると、任意の減衰器132、134、150、152 または増幅器136、154 がループ内またはループ外に切換えられたとき、制御コンピュータはループの位 相を変化する。図３では、制御コンピュータ、即ちＤＳＰ222 は任意のパワー制 御素子224、226、240、242、243、256、258、246、248、250、252 または254 が ループ内またはループ外に切換えられた時、ループの位相を変化する。これはバ イパススイッチ244 が増幅器段258 をループ内またはループ外に切換える時を含 んでいる。 本発明の技術的範囲を逸脱することなく前述の説明に対して変更を行ってもよ いことが理解されよう。したがって、前述の説明および図面に含まれる全ての事 項は限定ではなく例示であると解釈されるべきである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，Ｉ Ｓ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ (72)発明者 ケニントン、ピーター・ブラックボロウ イギリス国、ビーエス17・１ピーエック ス、ブリストル、ウィンターボーン、ノー ス・ロード 74、ウォトレイズ・コテージ (72)発明者 マックギーハン、ジョゼフ・ピーター イギリス国、エスエヌ13・９エーワイ、ウ ィルトシャー、コルスハム、ブルック・ド ライブ 104 (72)発明者 ビーチ、マーク・アンソニー イギリス国、ビーエス18・７エイチピー、 ブリストル、ラングフォード、ブラックム ーア、ハンターズ・ブルック（番地無し) (72)発明者 ベイトマン、アンドリュー イギリス国、ビーエー３・６エイチエック ス、バス、リンプレイ・ストーク、クロ ウ・ヒル、ローズ・エーカー（番地無し)

Claims (1)

1. 【特許請求の範囲】 １．順方向路およびフィードバック路を有するデカルトループ回路でベースバン ド信号を送信する方法において、 順方向路の動作をディスエーブルにし、 順方向路がディスエーブルにされている間にフィードバック路におけるＤＣオ フセットを感知して記憶し、 フィードバック路におけるＤＳオフセットを減算するステップを含んでいる送 信方法。 ２．さらに、順方向路の動作をエネーブルにするステップを含んでいる請求項１ 記載の送信方法。 ３．順方向路は上方変換器を含み、フィードバック路は下方変換器を含み、 順方向路の動作をディスエーブルにし、ＤＣオフセットを感知および記憶して いる間に局部発振を下方変換器に注入するステップを含んでいる請求項１記載の 送信方法。 ４．デカルトループ回路は複数の時間スロットを有する通信システムにおいて動 作し、 時間スロットが不活性である間に順方向路の動作をディスエーブルにするステ ップを含んでいる請求項１記載の送信方法。 ５．順方向路はその出力においてパワー増幅器を含み、それはディスエーブルに されることによって順方向路の動作をディスエーブルにする請求項１記載の送信 方法。 ６．ＤＣオフセットは通信が行われる時間スロットが活性になる前に記憶される 請求項１記載の方法。 ７．デカルトループは上方変換器と、下方変換器と、上方変換器および下方変換 器のための局部発振をデカルトループを供給する周波数シンセサイザとを含み、 ＤＣオフセットは周波数シンセサイザが予め定められた安定度に到達したときに 記憶される請求項６記載の送信方法。 ８．ベースバンド信号を送信するためのデカルトループにおいて、 ベースバンド信号のための第１の入力と、第２の入力とを有し、送信のために 入力信号をＲＦ信号に上方変換する手段を含んでいる順方向路と、 順方向路からの入力と、順方向路からの入力を下方変換する手段とを有し、順 方向路の非線形性を示すエラー信号入力を順方向路の第２の入力に供給するため のフィードバック路と、 フィードバック路への入力をディスエーブルにする制御手段と、 順方向路がディスエーブルにされたときにフィードバック路におけるＤＣオフ セットを感知および捕捉する手段と、 フィードバック路からＤＣオフセットを減算する手段とを具備しているデカル トループ。 ９．局部発振器はフィードバック路への入力がディスエーブルにされたときに下 方変換器に供給される請求項８記載のデカルトループ。 １０．制御手段は順方向路においてパワー増幅器をオフ状態に切替える請求項８ 記載のデカルトループ。 １１．入力を順方向路からフィードバック路に供給するカプラを備え、制御手段 はカプラをディスエーブルにする請求項８記載のデカルトループ。 １２．デカルトループは複数の時間スロットを有する通信システムにおいて動作 し、ＤＣオフセットは通信が行われる時間スロットが活性になる前に記憶される 請求項８記載のデカルトループ。 １３．デカルトループは上方変換器および下方変換器と、上方変換器および下方 変換器のための局部発振をデカルトループを供給する周波数シンセサイザとを含 み、ＤＣオフセットは周波数シンセサイザが予め定められた安定度に到達したと きに記憶される請求項８記載のデカルトループ。 １４．（Ａ）送信されるベースバンド信号を受信し、エラー信号を受信するため の入力手段と、 （Ｂ）順方向路と、 （Ｃ）順方向路の非線形性を示すエラー信号を発生するフィードバック路と、 （Ｄ）フィードバック信号をディスエーブルにする手段と、 （Ｅ）フィードバック路上のＤＣ電圧を測定する手段と、 （Ｆ）フィードバック路上のＤＣ電圧を測定する手段からの第１の入力と、基準 信号からの第２の入力とを有する差動増幅器と、 （Ｇ）差動増幅器の出力に接続されたサンプルおよび保持装置と、 （Ｈ）フィードバック信号をディスエーブルにする手段がエネーブルにされたと きにサンプルおよび保持装置が測定されたＤＣ電圧をフィードバック路上で捕捉 できるようにする手段と、 （Ｉ）フィードバック路から前記捕捉されたＤＣ電圧を減算する手段とを具備し 、 前記順方向路は、 （１）入力手段からの信号をＲＦ信号に変換する上方変換器と、 （２）ＲＦ信号の利得を制御する利得制御手段とを備え、 前記フィードバック路は、 （１）フィードバック信号を発生するために順方向路の出力に結合するための 手段と、 （２）フィードバック信号をエラー信号に変換するための下方変換器とを備え ているデカルトループ送信機。 １５．周波数帯域にわたってベースバンド信号を送信するためのデカルトループ において、 ベースバンド信号のための第１の入力と、第２の入力とを有し、入力信号を送 信される信号に上方変換する手段を含んでいる順方向路と、 順方向路の非線形性を示すエラー信号を順方向路の第２の入力に供給し、順方 向路からの入力およびそれを下方変換する手段を有しているフィードバック路と 、 信号が送信される周波数帯域外の周波数を阻止する順方向路中の雑音除去フィ ルタとを具備しているデカルトループ。 １６．雑音除去フィルタは送信される信号の周波数帯域とほぼ等しい帯域幅を有 するバンドパスフィルタである請求項１５記載のデカルトループ。 １７．送信機は受信帯域の周波数の信号を受信する通信システムにおいて使用さ れ、雑音除去フィルタは受信帯域周波数内のデカルトループ中の素子によって発 生される周波数を阻止する請求項１５記載のデカルトループ。 １８．送信される信号を送信できる複数の周波数チャンネルを有し、雑音除去フ ィルタは複数の周波数チャンネルの周波数帯域とほぼ等しい帯域幅を有している 請求項１５記載のデカルトループ。 １９．デカルトループ回路を使用してベースバンド信号を送信する方法において 、 順方向路においてベースバンド信号を上方変換し、 順方向路の非線形性を示すエラー信号を発生するために上方変換された信号の 一部分をフィードバックし、 送信される信号の周波数帯域外の周波数を阻止するために順方向路を濾波する ステップを含んでいるデカルトループ回路を使用したベースバンド信号の送信方 法。 ２０．ベースバンド入力信号を受信し、ベースバンド信号を上方変換する順方向 路を有するデカルトループの不安定状態を検出する方法において、 デカルトループにおけるベースバンド信号がベースバンド入力信号の帯域幅外 の周波数を有していることを検出し、 帯域幅外の周波数が検出されたときにデカルトループの動作を制御するステッ プを含んでいる検出方法。 ２１．ある帯域幅を有するベースバンド信号を送信するためのデカルトループに おいて、 ベースバンド信号のための第１の入力と、第２の入力とを有し、入力信号を送 信される信号に上方変換する手段を含んでいる順方向路と、 順方向路の非線形性を表すエラー信号を順方向路の第２の入力に供給し、順方 向路からの入力およびそれを下方変換する手段を有しているフィードバック路と 、 順方向路におけるベースバンド信号が帯域幅外の周波数を有していることを検 出する手段と、 順方向路におけるベースバンド信号が帯域幅外の周波数を有しているときにル ープの動作を制御する手段とを具備しているデカルトループ。 ２２．デカルトループ回路を使用して信号を送信する方法において、 デカルトループ回路が動作する温度を検出し、 温度が第１のしきい値を超過したとき、デカルトループ回路のパワー出力を低 下させるステップを含んでいるデカルトループ回路を使用した信号送信方法。 ２３．さらに、温度が第２のしきい値を超過したときにデカルトループ回路の動 作を停止するステップを含んでいる請求項２２記載の方法。 ２４．デカルトループ回路を使用して信号を送信する装置において、 デカルトループ回路が動作する温度を検出する手段と、 検出された温度が第１のしきい値を超過したときにデカルトループ回路のパワ ー出力を低下させる手段とを含んでいるデカルトループ回路を使用する信号送信 装置。 ２５．さらに、温度が第２のしきい値を超過したときにデカルトループ回路の動 作を停止する手段を具備している請求項２４記載のデカルトループ回路を使用す る信号送信装置。 ２６．電源からの電圧で動作するデカルトループ回路を使用して信号を送信する 方法において、 電源の電圧を検出し、 電圧が第１のしきい値より下に低下したときにデカルトループ回路のパワー出 力を低下させるステップを含んでいる信号送信方法。 ２７．さらに、電圧が第２のしきい値より下に低下したときにデカルトループ回 路の動作を停止するステップを含んでいる請求項２６記載の方法。 ２８．電源からの電圧で動作するデカルトループ回路を使用して信号を送信する 装置において、 電源の電圧を検出する手段と、 検出された電圧が第１のしきい値より下に低下したときにデカルトループ回路 のパワー出力を低下させる手段とを具備している信号送信装置。 ２９．さらに、電圧が第２のしきい値より下に低下したときにデカルトループ回 路の動作を停止する手段を具備している請求項２８記載の装置。 ３０．１以上のパワー制御素子を有するデカルトループの位相を制御する方法に おいて、 各パワー制御素子のオン／オフ状態を決定し、 決定された状態に従ってデカルトループの位相を調整するステップを含んでい るデカルトループの位相制御方法。 ３１．複数の周波数チャンネルによって通信する通信システムにおいてデカルト ループが使用され、さらに、 通信のために使用される周波数を決定し、 決定された周波数に従ってデカルトループの位相を調整するステップを含んで いる請求項３０記載の方法。 ３２．１以上のパワー制御素子を有するデカルトループの位相を制御する装置に おいて、 各パワー制御素子のオン／オフ状態を決定する手段と、 決定された状態に従ってデカルトループの位相を調整する手段とを含んでいる デカルトループの位相制御装置。 ３３．複数の周波数チャンネルによって通信する通信システムにおいてデカルト ループが使用され、さらに、 通信のために使用される周波数を決定する手段と、 周波数に従ってデカルトループの位相を調整する手段とを具備している請求項 ３２記載の装置。 ３４．時間スロットを有する通信システムにおいてデカルトループからの送信を 制御する方法において、 時間スロットが活性になるときを決定し、 時間スロットが活性である期間中にデカルトループからの出力を遅延させるス テップを含んでいるデカルトループからの送信の制御方法。 ３５．デカルトループからの出力は傾斜してオンにされる請求項３４記載の方法 。 ３６．時間スロットを有する通信システムにおいてデカルトループからの送信を 制御する装置において、 時間スロットが活性になるときを決定する手段と、 時間スロットが活性である期間中にデカルトループからの出力を遅延させる手 段とを具備しているデカルトループからの送信の制御装置。 ３７．デカルトループからの出力が傾斜してオンにされる請求項３６記載のデカ ルトループからの送信の制御装置。 ３８．遅延手段はＲＣフィルタに与えられてその後パワー出力増幅器のパワーピ ンに与えられるエネーブル信号である請求項３７記載の装置。 ３９．周波数帯域によってベースバンド信号を送信するデカルトループにおいて 、 ベースバンド信号のための第１の入力と、第２の入力とを有し、入力信号を送 信される信号に上方変換する手段と複数のパワー増幅器段とを含んでいる順方向 路と、 順方向路の非線形性を示すエラー信号を順方向路の第２の入力に供給し、順方 向路からの入力およびそれを下方変換する手段を有しているフィードバック路と 、 出力パワーを制御するために１以上のパワー増幅器段を選択的にディスエーブ ルにする手段とを具備しているデカルトループ。 ４０．さらに、ディスエーブルにされたパワー増幅器段に従ってデカルトループ の位相を制御する手段を具備している請求項３９記載のデカルトループ。 ４１．デカルトループを使用して周波数帯域によってベースバンド信号を送信す る方法において、 順方向路において、ベースバンド信号を上方変換し、上方変換された信号をパ ワー増幅し、 順方向路の出力の一部分をフィードバックし、順方向路の非線形性を補正する ように順方向路の非線形性を示すエラー信号を供給するためにフィードバック信 号を下方変換し、 出力パワーを制御するために１以上のパワー増幅器段を選択的にディスエーブ ルにするステップを含んでいる送信方法。 ４２．さらに、ディスエーブルにされたパワー増幅器段に従ってデカルトループ の位相を制御するステップを含んでいる請求項４１記載の方法。 ４３．周波数帯域によってベースバンド信号を送信するデカルトループにおいて 、 ベースバンド信号のための第１の入力と、第２の入力とを有し、入力信号を送 信される信号に上方変換する手段およびパワー制御ピンを有するパワー増幅器を 含んでいる順方向路と、 順方向路の非線形性を示すエラー信号を順方向路の第２の入力に供給し、順方 向路からの入力およびそれを下方変換する手段を有しているフィードバック路と 、 デカルトループからの所望された出力パワーに従ってパワー制御ピンを選択的 に制御する手段とを具備しているデカルトループ。 ４４．デカルトループを使用して周波数帯域によってベースバンド信号を送信す る方法において、 順方向路において、ベースバンド信号を上方変換し、上方変換された信号をパ ワー制御ピンを有するパワー増幅器によってパワー増幅し、 順方向路の出力の一部分をフィードバックし、順方向路の非線形性を補正する ように順方向路の非線形性を示すエラー信号を供給するためにフィードバック信 号を下方変換し、 デカルトループからの所望された出力パワーに従ってパワー制御ピンを選択的 に制御するステップを含んでいる送信方法。 ４５．周波数帯域を通ってベースバンド信号を送信するためのデカルトループに おいて、 ベースバンド信号のための第１の入力と、第２の入力とを有し、入力信号を送 信される信号に上方変換する手段と、選択可能な減衰を有する減衰器と、複数の パワー増幅器段とを含んでいる順方向路と、 順方向路の非線形性を示すエラー信号を順方向路の第２の入力に供給し、順方 向路からの入力と、選択可能な減衰を有するＰＩＮダイオード減衰器と、順方向 路からの入力を下方変換する手段とを有するフィードバック路とを具備している デカルトループ。 ４６．順方向路において選択された減衰は帰還路において選択された減衰と等し い請求項４５記載のデカルトループ。 ４７．デカルトループを使用して周波数帯域にわたってベースバンド信号を送信 する方法において、 順方向路において、ベースバンド信号を上方変換し、上方変換された信号を選 択的に減衰し、上方変換された信号をパワー増幅し、 順方向路の出力の一部分をフィードバックし、ＰＩＮダイオード回路を使用し てフィードバック信号を選択的に減衰させ、順方向路の非線形性を補正するため に順方向路の非線形性を示すエラー信号を供給するようにフィードバック信号を 下方変換するステップを含んでいる送信方法。 ４８．順方向路において選択された減衰は帰還路において選択された減衰と等し い請求項４７記載の送信方法。 ４９．周波数帯域によりベースバンド信号を送信するデカルトループにおいて、 ベースバンド信号のための第１の入力と、第２の入力とを有し、入力された信 号を送信される信号に上方変換する手段と、選択可能に減衰する減衰器と、選択 可能な増幅度を有する増幅器と、複数のパワー増幅器段とを含んでいる順方向路 と、 順方向路の非線形性を示すエラー信号を順方向路の第２の入力に供給し、順方 向路からの入力と、選択可能に減衰する減衰器と、選択可能に増幅する増幅器と 、順方向路からの入力を下方変換する手段とを有しているフィードバック路とを 具備しているデカルトループ。 ５０．順方向路において選択された利得は帰還路において選択された利得と等し い請求項４９記載のデカルトループ。 ５１．周波数帯域によりデカルトループを使用してベースバンド信号を送信する 方法において、 順方向路において、ベースバンド信号を送信される信号に上方変換し、選択可 能に信号を減衰し、選択可能に信号を増幅し、信号をパワー増幅し、 順方向路の出力の一部分をフィードバックし、選択可能に信号を減衰させ、順 方向路の非線形性を示すエラー信号を順方向路に供給するためにフィードバック 信号を下方変換するステップを含んでいる送信方法。 ５２．順方向路において選択された利得は帰還路において選択された利得と等し い請求項５１記載の送信方法。 ５３．周波数帯域によりベースバンド信号を送信するデカルトループにおいて、 ベースバンド信号の利得を制御する手段と、 利得制御されたベースバンド信号のための第１の入力と、第２の入力とを有し 、入力信号を送信される信号に上方変換する手段と、順方向路において信号の利 得を選択可能に制御する利得制御手段と、複数のパワー増幅器段とを含んでいる 順方向路と、 順方向路の非線形性を示すエラー信号を順方向路の第２の入力に供給し、順方 向路からの入力と、フィードバック路において信号の利得を選択可能に制御する 利得制御手段と、順方向路からの入力を下方変換する手段とを有しているフィー ドバック路とを具備しているデカルトループ。 ５４．デカルトループのパワー出力はベースバンド信号の利得を制御する手段に よって微制御され、また、デカルトループのパワー出力は順方向およびフィード バック路において利得制御手段を制御することによって粗制御される請求項５３ 記載のデカルトループ。