JP3917182B2 - デカルトループ送信機 - Google Patents

Description

発明の分野
本発明は、一般に無線送信機に関する。特に、本発明は、デカルトループ回路を介する線形無線送信機を提供する装置および方法に関する。
現在の無線通信システムは、典型的に狭く限定された周波数帯域で動作する。その結果、無線通信システムにおける送信機では、パワー増幅器がスペクトル効率を維持し、それによって結果的な干渉を最小にするために高度に線形の方式で動作可能であることが要求されている。
通信システム送信機において線形パワー増幅を行うデカルトループ回路の使用は、技術的に知られている。図１には既知のデカルトループ回路が示されており、文献（"RF Linear Amplifier Design" by P.B.Kenington and A.Bateman,published in the Proceedings of RF Expo West,pages 223 to 232 in March of 1994）に記載されている。
しかしながら、図１のデカルトループ回路にはいくつかの制限がある。ある一般的な制限の１つは、大部分の通信システム送信機において必要な機能である十分なパワー制御を行うことができないことである。一例に過ぎないが、既存の回路は十分な範囲のパワー制御を行わない。さらに、既存の回路は、そのパワー制御がそれ程精密ではない。既存のデカルトループ回路により提供されるパワー制御には、その他の制限が存在する。
既存のデカルトループ回路はまた、デカルトループによって導入された雑音を除去するための雑音濾波を全く行わない。したがって、既存のデカルトループ回路の動作には雑音が多い。また、既存のデカルトループ回路の較正技術は、素子のＤＣオフセットを補償し、かつデカルトループにおける位相変化を補償するのに十分ではない。これらの制限は全て動作の正確さに対して限界を設ける。
その他の制限には、不安定性検出が不十分であること、オーバーヒート状態および不足電圧状態中の適応動作が為されないこと、およびデカルトループ送信機の適切な動作を確実にする送信マスクの任意のタイプの検出が欠如していることが含まれる。
これらおよびその他の制限を考慮すると、特に無線通信システム中の線形送信機において使用される新しい改良されたデカルトループ回路が必要である。
発明の要約
本発明は、順方向路およびフィードバック路から成るデカルトループのフィードバック路におけるＤＣオフセットをゼロにし、それによってデカルトループの性能の劣化を最小にする方法および装置を提供する。ＤＣオフセットをゼロにする方法によると、順方向路の動作がディスエーブルされて、フィードバック路におけるＤＣオフセットが感知および記憶される。その後、フィードバック路におけるＤＣオフセットは、順方向路がエネーブルされている間に減算される。局部発振器はＤＣオフセットに影響を与える可能性が高いため、このプロセス中に下方変換器がその局部発振器により駆動されることが好ましい。好ましい実施形態によると、システムのタイミング制約のために、局部発振器がその特定された安定性をロックすることができない場合、局部発振器が予め定められた安定状態に達したとき、ＤＣオフセットの記憶が行われる。
ＤＣオフセットのゼロ化は、順方向路がディスエーブルされている時のフィードバック路におけるＤＣオフセットを感知し、捕捉するサンプルおよび保持回路により行われることが好ましい。順方向路は、順方向路におけるパワー増幅器をディスエーブルすることによってディスエーブルされることが好ましい。
本発明の別の観点によると、デカルトループ回路中の雑音を濾波して除去する装置および方法が提供され、それによってデカルトループ送信機を使用する通信システム中の全両方向動作を改良する。本発明のこの観点の装置によると、信号が送信される周波数帯域外の周波数を遮断する雑音除去フィルタが順方向路に設けられている。このフィルタは、送信される信号の周波数帯域にほぼ等しい帯域幅を有するバンドパスフィルタであることが好ましい。したがって、デカルトループが、複数の周波数チャンネルが使用される周波数ホッピングシステムにおいて使用されている場合、フィルタは、全ての周波数チャンネルで送信することを可能にする帯域幅を有する。重要なのは、雑音フィルタが信号を受信するために使用される周波数の帯域内にあるデカルトループ中の素子によって発生された周波数を阻止することである。
本発明の別の観点によると、デカルトループが不安定な形態で動作していることを検出する装置および方法が提供される。本発明のこの観点によると、デカルトループ中のベースバンド信号は、それらがベースバンド入力信号の帯域幅外の周波数を有する時を検出するために監視される。帯域幅外の周波数が検出された場合、デカルトループの動作が制御され、安定した動作を回復するか、または送信マスクの破壊の可能性を最小にしようとする。
本発明の別の観点によると、不足電圧およびオーバーヒート動作を検出する装置および方法が提供される。オーバーヒート動作を検出するために、デカルトループ回路が動作する温度が検出される。温度が第１のしきい値を越えた場合には、デカルトループ回路のパワー出力が下げられる。温度が第２のしきい値を越えた場合は、デカルトループ回路の動作は停止される。その代わりとして、またはそれに加えて、ループの利得が差動的に制御可能であり、或はループの位相もまた制御されることができる。これらの動作は、任意の優先度により任意の順序で為されることができる。
不足電圧動作を検出するために、デカルトループ回路に供給される電源電圧が検出される。電圧が第１のしきい値を下回った場合、デカルトループ回路のパワー出力は下げられる。電圧が第２のしきい値を下回った場合には、デカルトループ回路の動作が停止される。その代わりとして、またはそれに加えて、ループの利得が差動的に制御可能であり、或はループの位相もまた制御可能である。これらの動作は、任意の優先度により任意の順序で為されることができる。
本発明の別の観点によると、１以上のパワー制御素子を有するデカルトループの位相を制御する装置および方法が提供される。この方法によると、デカルトループにおける各パワー制御素子のオン／オフ状態が決定される。その後、どの素子がループ中に存在するかに応じて、デカルトループの位相が調節される。これは、ループ中の素子によって生じた変動位相遅延に対する調節である。本発明の別の観点によると、複数の周波数チャンネルで通信を行う通信システムにおいてデカルトループが使用された場合、通信に使用された周波数が決定され、その周波数にしたがってデカルトループの位相が調節される。
本発明の別の観点によると、時間スロットを備えている通信システムにおいてデカルトループ送信機が使用された場合、活性時間スロットの開始時の送信を制御して、デカルトループがフルパワー送信前には全作動状態に達していることを可能にする装置および方法が提供される。この方法によると、活性時間スロットのタイミングが決定される。その後、活性時間スロットの開始中のデカルトループからの出力が遅延される。これは、デカルトループ回路の順方向路中の出力パワー増幅器にパワー制御信号を傾斜して増加することによって行われることが好ましい。
本発明の別の観点によると、デカルトループ送信機のパワー出力を単に制御する装置および方法が提供される。この方法によると、低パワー出力が所望された場合に、デカルトループの順方向路における多段パワー増幅器の１以上の段がバイパススイッチとバイパスされる。段がバイパスされた時に、ループ位相の変化を考慮するようにデカルトループの位相を制御することが好ましい。
本発明の別の観点によると、ＰＩＮダイオード回路による選択可能なループ減衰によってデカルトループのパワー出力を制御する装置および方法が提供される。この装置によると、ループの順方向路には、ベースバンド信号を受信するための第１の入力と、第２の入力と、入力信号を送信されるべき信号に上方変換する手段と、選択可能な減衰度を有する減衰器と、および複数のパワー増幅器段とが含まれている。フィードバック路には、順方向路からの入力と、選択可能な減衰度を有するＰＩＮダイオード減衰器と、および下方変換する手段と、並びにフィードバック信号を第２の入力に供給する出力とが含まれている。順方向路において除去された減衰が逆向きの通路において付加された減衰と等しくなり、かつこれと逆の場合もそうであるように減衰度を制御することが好ましい。
本発明の別の観点によると、ループの出力パワーの選択可能な制御を可能にする装置および方法が提供される。この装置によると、ループには、ベースバンド信号用の第１の入力と、第２の入力と、入力信号を送信されるべき信号に上方変換する手段と、選択可能な減衰度を有する減衰器と、選択可能な増幅度を有する増幅器と、および複数のパワー増幅器段とを有する順方向路が含まれている。フィードバック路には、順方向路からの入力と、選択可能な減衰度を有する減衰器と、選択可能な増幅度を有する増幅器と、および順方向路からの入力を下方変換する手段とが含まれている。再び、順方向路における利得制御とフィードバック路における利得制御とを等しくすることが好ましい。
本発明のさらに別の観点によると、デカルトループの出力パワーの微および粗制御を行う装置および方法が提供される。ループ回路は、上述の利得制御素子に加えてベースバンド信号の利得を制御する手段を具備している。ベースバンド信号の利得を制御する手段によってデカルトループのパワー出力の微制御を行い、また順方向路およびフィードバック路中の利得制御手段を制御することによってデカルトループパワー出力の粗制御を行うことが好ましい。
【図面の簡単な説明】
図１は、既知のデカルトループ回路のブロック図を示す。
図２のａ，ｂは、本発明のいくつかの観点を実現するデカルトループ回路のブロック図を示す。
図３は、本発明の好ましい実施形態によるパワー制御特性を備えたデカルトループ回路のブロック図を示す。
図４は、デジタル信号プロセッサが本発明の１つの観点にしたがってデカルトループ回路のパワー出力を制御する方法を示す。
図５は、本発明の好ましい実施形態によるＰＩＮダイオード回路を示す。
図６は、本発明の１つの観点による図２のＤＣゼロ化回路の動作を示すタイミング図を示す。
図７は、安定動作中にループによって発生される典型的なベースバンド信号と、不安定動作中にループによって発生される典型的なベースバンド信号とを示す。
好ましい実施形態の説明
図１を参照すると、既知のデカルトループ回路が示されている。この回路は、差動増幅器10および12においてベースバンド周波数のＩおよびＱ入力をそれぞれ受信する。その後、ＩおよびＱ信号は、上方変換器14によってＲＦ周波数に上方変換される。上方変換された信号は、１対の増幅器16および18で表されている増幅器段によって増幅される。その後、信号はアンテナ20によって送信される。
送信路22は、順方向路として示されている。順方向路22は、任意の送信機において認められる回路に類似している。しかしながら、図１の回路において、増幅器16および18は高度に線形である必要はなく、それどころか主としてデカルトループ回路により提供されるフィードバック路24によって為される非線形性の補正のために、それらは安価な非線形素子であることができる。
フィードバック路24に対する入力は結合器26によって発生され、この結合器26は順方向路22からフィードバック路24に信号の一部分を出力する。結合された信号は、下方変換器28によってベースバンド周波数に下方変換される。下方変換された信号は、差動増幅器10および12に入力される。その後、増幅器10および12は減算処理を行って、回路の任意の非線形動作を補正するエラー信号を発生する。
図２を参照すると、本発明のいくつかの観点を実現するデカルトループ回路の好ましい実施形態が示されている。差動的なＩおよびＱ入力は、それぞれ差動増幅器100および102に供給される。増幅器100および102からのＩおよびＱ出力は、それぞれ減衰器104および106に入力される。減衰器104および106からの出力は、それぞれ加算点108および110に送られる。
加算点108はループフィルタ112に入力を供給し、加算点110はループフィルタ114に入力を供給する。ループフィルタ112および114は、それぞれ増幅器118および120を備え、かつそれぞれキャパシタ122および124を備えている積分装置として構成されている。ループフィルタ112および114は濾波を行い、かつデカルトループが安定限界内にループの利得帯域幅を拘束するために必要な利得を生成する。
ループフィルタ112および114は、順方向路126に出力を供給する。上述されたように、加算点108および110への一方の入力はそれぞれＩおよびＱ信号からのものである。加算点108および110への他方の入力はフィードバック路128からのものであり、デカルトループの動作のエラーの尺度を与える。
ループフィルタ112および114からの出力は、上方変換器130に入力される。上方変換器130はループフィルタ112および114からのベースバンド周波数のＩおよびＱ出力をＲＦ周波数に変換する。この場合、好ましいＲＦ周波数は９００ＭＨｚである。
上方変換器130からのＲＦ信号は減衰器132に送られ、その後別の減衰器134に送られる。その後、信号は増幅器136に送られ、それからバンドパスフィルタ138に送られる。その後、信号は、送信前に信号を増幅するパワー増幅器モジュール140に送られる。増幅された信号はパワー増幅器モジュール140から結合器142、アイソレータ144およびデュプレクサ146を通ってアンテナ148に送られ、このアンテナが信号を送信する。
結合器142は、順方向路126からフィードバック路128に信号の一部分を送信する。フィードバック路128において、信号は減衰器148に送られ、その後減衰器150に送られ、続いて切替え可能な減衰器152および切替え可能な増幅器154から成る増幅器段に送られる。その後、パワー制御された信号は下方変換器156に送られる。この下方変換器156は、フィードバック路128中の信号をベースバンド信号に変換する。
下方変換器156からのＩおよびＱ出力は、それぞれ増幅器158と160、および増幅器162と164を通って送られる。増幅器160は加算点108に出力を供給し、また増幅器164は加算点110に出力を供給する。
パワー制御
以下、本発明のいくつかの観点による図２に示されたデカルトループの実施形態に与えられたパワー制御の特性について説明する。最初に、ＩおよびＱ入力が減衰器104および106に入力される。減衰器104および106は、エネーブルされた時に１５ｄＢの減衰を行ない、またディスエーブルされた時には減衰せずにＩおよびＱ信号を通過させる。これら減衰器104および106は、通信システムからレジスタ166および駆動装置168を通って供給される制御信号「制御」によって制御される。したがって、減衰器104および106は、総パワー制御を行ない、低いパワー出力が所望された場合に１５ｄＢの減衰を行ない、また高いパワー出力が所望された場合には０ｄＢの減衰を行なう。
その後、ＩおよびＱ信号はデカルトループ回路に入力され、上方変換器130により８６９ＭＨｚ乃至９０１ＭＨｚの周波数またはある別の周波数に上方変換される。上方変換後、順方向路126中の信号は、再び減衰器132、ＰＩＮダイオード減衰器134および増幅器136によってパワー制御される。図２の場合の減衰器132は、２ｄＢ，４ｄＢ，８ｄＢ，８ｄＢおよび１６ｄＢの減衰が順方向路126でインおよびアウトに切替えられることを可能にする２−４−８−８−１６減衰集積回路である。したがって、減衰器132は３２ｄＢまで２ｄＢのステップの減衰を与える。それ故、減衰器132は、順方向路126において２ｄＢの増分で細かいパワー制御を行うために使用されることができる。減衰器132は、ＲＦマイクロデバイシーズ（RF MicroDevices）社製の部品番号ＲＦ２４１０によって構成されることができる。減衰器132は、通信システムによって供給された制御信号「制御」によってデジタル方式で制御される。
ＰＩＮダイオード減衰器134は、エネーブルされた時に１５ｄＢの減衰を行い、またエネーブルされない時には０ｄＢの減衰を行うことが好ましい。この減衰器134は、通信システムからの制御信号「制御」の制御の下にエネーブルおよびティスエーブルされることが好ましい。このようにして、減衰器134は順方向路126において総パワー制御を行なう。
順方向路126における増幅器136は３０ｄＢの利得を生成する。それから、雑音バンドパスフィルタ138により濾波された後、パワー増幅器140がさらに３０乃至４０ｄＢの利得を生成する。本発明の１実施形態によると、デカルトループのパワー出力はまた、パワー増幅器140のパワー端子ピン上の信号を変化させることによって制御されることができる。したがって、図２において、例えば日立ＰＦＯ１２１パワー増幅器が使用された場合、増幅器140のパワー出力は、信号「パワー制御」を減少することによって減少させることができ、その結果ループからの出力が減少される。反対に、増幅器140のパワー出力は、信号「パワー制御」を増加することによって増加させることが可能であり、その結果ループからの出力が増加される。この増幅器140において利得が増加または減少されると、フィードバック路128において対応した変化が生じ、その結果全体的なループ利得が維持される。パワー増幅後、信号はアンテナ148から出力される。
ここまでは、図２の回路はループの前で１５ｄＢの減衰を行う。その後、ループの順方向路126は４７ｄＢまでの減衰を行う。減衰は全て、通信システムのシステム制御装置の制御下にある。順方向路126には、信号がアンテナ148に供給される前に、第１の３０ｄＢ増幅段と第２の３０乃至４０ｄＢ増幅段とが設けられている。図２に示された増幅器は、実際は増幅器のいくつかの段を表していることを理解すべきである。
以下、フィードバック路128におけるパワー制御を説明する。前述のように、フィードバック路128は、図２の場合には順方向路126からの信号のほぼ１．０％を結合する結合器142から始まる。その後、結合された信号はレベル設定減衰器148によって減衰される。このレベル設定減衰器148は、ループを較正することにより回路間における許容範囲のばらつきが補償され、またループ回路の初期パワー出力が設定されることができるように設けられている。
その後、信号は２−４−８−８−１６減衰器150によって減衰される。この減衰器150は、順方向路126中の減衰器132と平衡する。減衰器150は、全体で３２ｄＢまでの減衰を２ｄＢの増分で与えるＰＩＮダイオード回路であることが好ましい。減衰量の選択は通信システムのシステム制御装置からの制御信号によって行われ、これらの信号はレジスタ166とバランスされている。
その後、信号は、０ｄＢ減衰器152と１５ｄＢ増幅器154とを含む切替え可能な増幅段に送られる。通信システムのシステム制御装置によって出力信号の増幅が所望された場合、レジスタ166からの制御信号によって増幅器154がディスエーブルされ、かつ０ｄＢ減衰器152がエネーブルされる。低いパワー出力が所望された場合には、フィードバック路128における信号が増幅されるように、システム制御装置が増幅器154をエネーブルし、かつ減衰器152をディスエーブルする。
減衰または利得が順方向路126またはフィードバック路128のいずれかでインおよびアウトに切替えられた時、他方の通路において等価な量の減衰または利得を切替えることが好ましい。これを行うことにより、出力パワーの変動にかかわらず、ループ利得全体の変化が阻止され、ループのバランスが保たれる。例えば、ループをバランスの取れた状態にしておくために、フィードバック路128中のパワーの減衰により順方向路126中のパワーの利得を相殺することが好ましい。同様に、フィードバック路128中のパワーの利得により順方向路126中のパワーの減衰を相殺することが好ましい。したがって、順方向路126において減衰がインに切替えられた場合、フィードバック路128等量の減衰がアウトに切替えられる。
図２の回路は、ループ内およびループ外の素子によりパワー出力の微および粗制御を行う。図２の場合、微制御とは１乃至２ｄＢのパワー制御のステップを言い、粗制御はそれより大きい制御のステップのことを言う。もっとも、他のシステムでは微および粗制御のステップは別の値を有している可能性がある。図２において、減衰器104および106により１５ｄＢのパワー制御がループ外で行われる。さらに、図３に図示され、以下これで説明するように、ＩおよびＱ信号を供給するためにデジタル信号プロセッサ（ＤＳＰ）を使用することが好ましい。ＤＳＰは１および２ｄＢのステップでパワー出力の微制御を行う。これらのパワー制御機構は共にループ外にあるため、これらの機構の使用量をバランスする必要はない。図２では微パワー制御がループ内において減衰器132および150によって行われ、これらの減衰器の使用量は上述のようにバランスされる。図２において、粗パワー制御は減衰器134および152並びに増幅器154によって行われ、これらの各素子の使用は上述のようにバランスされる。
図２は、本発明によるデカルトループの特定の実施形態を示している。図３には、種々のパワー制御素子を備えた別のデカルトループ回路のブロック図が示されている。図３において、送信されるべきＩおよびＱ信号は、デジタル信号プロセッサ（ＤＳＰ）222からデカルトループ回路220に供給される。このデカルトループ回路220は、差動増幅器／ループフィルタ224および226、上方変換器228、一連のＲＦパワー増幅器229、結合器230、アンテナ232、および下方変換器234を含む標準的なループ素子を含んでいる。
ループ回路220はまた、複数のパワー制御素子を有している。パワー制御素子は、前置ループ減衰器236および238、順方向路減衰器240および242、順方向路増幅器243、パワー増幅器バイパススイッチ244、フィードバック路減衰器246および248、フィードバック路増幅器250、並びにＩおよびＱフィードバック増幅器252および254である。
図３のパワー制御素子は、アンテナ232からの信号の出力の粗および微パワー制御を行う。本発明の１つの観点によるＤＳＰ222は、所望の出力パワーを決定し、所望の出力パワーにしたがって種々のパワー制御素子を制御するためにループ回路に制御信号を供給する。ＤＳＰ222はまた、ループ回路に供給されるＩおよびＱ信号の振幅を制御することによって細かいパワー制御を行う。
図４を参照すると、本発明の１つの観点にしたがって、ＤＳＰ222または別の制御装置は、ステップ260においてアンテナ232において必要とされるパワー出力レベルを決定する。次に、ステップ262でＤＳＰ222または別の制御装置は、デカルトループ回路220の中の種々の素子の粗パワー設定を行う制御信号を送る。例えば、図２における減衰器104，106，132および134のように減衰器236，238，240および242が選択可能な粗減衰レベルを有する場合、ＤＳＰ222は、好ましくは検索表中の予め選択された値にしたがってこれらの各素子の所望の減衰レベルを選択し、その後所望の減衰レベルで減衰を行わせるために制御信号を発する。同時に、ステップ262において、ＤＳＰ222はアンテナ232での所望のパワー出力レベルを実現するのために必要とされる微パワー制御量を計算する。その後、ＤＳＰ222は出力パワーレベルを微制御に適したＩおよびＱ信号の振幅を選択し、振幅制御されたＩおよびＱ信号をループ回路220に送る。
図３を再び参照すると、パワー増幅器のバイパススイッチ244は、本発明の別の観点による別のパワー制御の特徴部分を構成する。パワー増幅器229は、２つの段256および258を有するものとして示されている。もっとも、所望または必要とされた場合には、それより多くの段によって構成されることができる。本発明によると、バイパススイッチ244は、アンテナ232における出力パワーを制御することが必要とされた時に１以上の増幅段をバイパスするために使用される。このスイッチ244は高いパワーが必要とされた時に開かれ、また低いパワーが必要とされた時には閉じられる。スイッチ244が増幅器段をバイパスするために閉じられた場合、パワー増幅器段258がディスエーブルされることが好ましい。スイッチ244の制御はＤＳＰ222によって行われることが好ましいが、所望の出力パワーレベルを知っている通信システム中の任意の制御装置がスイッチ244を制御することができる。図３は単一の増幅段をバイパスするスイッチ244を示しているが、スイッチ244は所望の個数の段をバイパスするために使用されることができる。もちろん、順方向路における利得制御量は、ループ利得を維持するようにフィードバック路中の利得制御量とバランスされなければならない。バイパススイッチ244が使用された場合、インおよびアウトに切替えられた素子によって発生させられたループの位相変化を考慮に入れるようにループの位相を制御することが好ましい。以下、ループの位相を制御する好ましい方法を説明する。
図３では、減衰器236と238は図２の減衰器104と106に対応しており、図２のように非常に粗いレベルのパワー制御を行うオン／オフ減衰器である。その代わりに、減衰器236、238は連続的な範囲の減衰を行う連続的に制御された減衰器であってもよい。この場合、減衰器236、238はある尺度の微細なパワー制御を行うために使用されることができる。
図３の減衰器240、242と増幅器243は図２の素子132、134、136に対応している。減衰器240、242は図２のように２−４−８−８−１６減衰器またはオン／オフ減衰器であるか、或いはこれらは連続的な可変減衰器である。同様に、増幅器243はオン／オフ利得または連続的に可変な利得を提供することができる。ＤＳＰ222が先に説明したようにパワー制御を行うために使用されるならば、ループ220中の多数のパワー制御素子、特に微細パワー制御を行う素子を除去することが可能であることに留意すべきである。
図３の減衰器246、248と増幅器250は図２の素子148、150、152に対応している。減衰器246、248は２−４−８−８−１６減衰器またはオン／オフ減衰器であるか、或いは代わりにこれらは連続的な可変減衰器である。同様に、増幅器250はオン／オフ利得または連続的に可変な利得を提供することができる。
フィードバック路の下方変換器234の後に位置されている増幅器252、254により出力信号のパワー制御を行うことも可能である。別の可能なパワー制御方法は出力路中に減衰器259を置くことである。さらに、図３の任意のパワー制御素子は、ループ内またはループ外のいずれかにおけるオン／オフ素子または連続的に可変の素子である。
図５を参照すると、図２のＰＩＮダイオード減衰器150の回路図が示されている。回路は５つの段300〜304よりなる減衰回路であり、それらの段はエネーブルされるときそれぞれ減衰２ｄＢ、４ｄＢ、８ｄＢ、８ｄＢ、１６ｄＢを与える。各段は５つのキャパシタＣ１乃至Ｃ５と、３つのインダクタＬ１乃至Ｌ３と、４つのＰＩＮダイオードＤ１乃至Ｄ４と、３つの抵抗Ｒ１乃至Ｒ３からなる。ＰＩＮダイオードＤ１乃至Ｄ４は部品番号ＨＳＭＰ３８９５のＨｐ／Ａｖａｎｔｅｋｐｉｎダイオードであることが好ましい。各段のこれらの素子の値は、本発明の好ましい実施形態にしたがって以下の表によって与えられる。

各段300乃至304は２つの制御信号「制御Ａ」と「制御Ｂ」を有する。段を付勢するため、即ち減衰するために段を利用するため、「制御Ａ」は低くなり、「制御Ｂ」は高くなる。段を不動作にするため、「制御Ａ」は高くなり、「制御Ｂ」は低くなる。
図５の回路は集積回路の減衰器が行うことができない線形の高パワー動作を提供するのでフィードバック路128において好ましい。さらに、図５の減衰器回路は大きな機械的装置が除去されており、より迅速に動作するので、リレーよりも好ましい。
雑音濾波
図２を参照すると、本発明のデカルトループ回路は、ループ、特にループのフォーワード路126に雑音フィルタ138を含んでいる。フィルタ138は好ましくはシステムが送信する完全な帯域幅と等しいかそれ以上の帯域幅を有する帯域通過フィルタである。したがって、例えば複数の周波数が使用される周波数ホッピングシステムでは、フィルタの帯域幅は全ての周波数の伝送を許容し、受信された周波数をループにより生じる外部雑音から保護しなければならない。したがって雑音フィルタ138は通信システムの受信帯域内にあるループ素子により発生される周波数を阻止する。これらの機能を達成する任意のフィルタが使用されることができる。
雑音フィルタ138の目的は、ループの素子により生じる雑音を濾波して除去することである。ループのベースバンド素子は広範囲の周波数にわたって雑音を起こしがちな広帯域特性を有する。さらに、広帯域雑音を含んでいるループ雑音が増幅されるように典型的にループ内に多量の利得が存在する。雑音フィルタ138は雑音を濾波して除去する。
図２では雑音フィルタ138は順方向路126中に位置され、上方変換器130とパワー制御素子132、134、136の後であるが、パワー増幅器140の前に位置されていることに留意すべきである。これは上方変換器130とパワー制御素子132、134、135により生じる雑音を濾波することを可能にするので、帯域通過フィルタ138の好ましい位置である。パワー増幅器140前にフィルタ138を位置させることによってフィルタ138がより低いパワー信号で動作することを可能にし、したがってフィルタ138が廉価で製造される。それにもかかわらず、フィルタ138は他の位置にも同様に位置付けられることができる。例えばフィルタ138は上方変換器130後の順方向路126に位置されることができる。しかしながら、この位置のフィルタ138はパワー制御素子132、134、136により生じる雑音を濾波しない。フィルタ138はまたパワー増幅器140の後に位置されることもできるが、しかしながらこの位置はフィルタ138がより高いパワー信号を処理するように設計されることを必要とする。
フィルタ138は特に図２のデカルトループ送信機を使用する通信装置の完全な両方向動作を許容するのに有効である。両方向動作では、送信機は高いパワーレベルであり、同時に受信された信号は非常に低いパワーレベルで受信される。したがって、デュプレクサ146は高パワー送信信号と低パワー受信信号の分離を行う。しかしながら、ループ回路が広帯域雑音を発生するとき、デュプレクサ146は受信帯域の雑音を十分に抑圧しない。したがって雑音フィルタ138は改良された受信帯域雑音の抑圧を行い、それによって無線通信システムの全ての両方向動作を改良する。
表面音響波（ＳＡＷ）装置で帯域通過フィルタ138を構成することが好ましいが、これは不可欠ではない。ＳＡＷフィルタ138はその他のタイプの帯域通過フィルタよりも改良された位相応答特性および改良された線形を提供する。好ましいＳＡＷフィルタ138は富士通社により製造された部品番号ＦＡＲ−Ｆ５ＣＣ−９０２Ｍ５０−Ｌ２ＥＺである。このＳＡＷフィルタ138の中心周波数は９０２ＭＨｚであり、一方、上方変換器130はベースバンドＩおよびＱ信号を８９６乃至９０１ＭＨｚに変換することに留意すべきである。雑音フィルタ138の帯域幅は十分に広いので、ＳＡＷフィルタ138は許容可能に動作する。
ＤＣオフセットゼロ
図２を参照すると、本発明のデカルトループ送信機はＤＣオフセットゼロ回路300、302を含んでいる。第１のＤＣオフセットゼロ回路300は差動増幅器118と、サンプルおよび保持装置306とを含んでいる。第２のＤＣオフセットゼロ回路302も差動増幅器120とサンプルおよび保持装置306とを含んでいる。
回路300、302の両回路は、回路300がＩ通路のＤＣオフセットをゼロにし、回路302がＱ通路のＤＣオフセットをゼロにする点を除いて、同一方法で動作し同一機能を行う。それ故、第１の回路300の動作を以下説明するが、両回路300、302に対して等しく適用することが可能である。
第１のＤＣオフセットゼロ回路300からの出力を供給される差動増幅器304は、ループフィルタ118の出力からの第１の入力と、上方変換器130の基準出力からの第２の入力とを有する。この基準出力は電源の中間レール基準を出力する。図２の回路では基準出力が約６ボルトであるように約１２ボルトの１つのレール供給が使用される。例えば＋６ボルトと−６ボルトの二重電源が使用されるならば、中間レール出力はほぼ０ボルトである。したがって差動増幅器304はループフィルタの増幅器118と、上方変換器130の中間レール基準出力との間のＤＣオフセットを決定する。代わりの大きさのＤＣオフセットも使用されることができる。
差動増幅器304からのＤＣオフセットの測定値はサンプルおよび保持装置306の入力へ伝送される。図６を参照すると、サンプルおよび保持装置306の動作のタイミング図が示されている。図６のラインＡは通信が複数の時間スロットで行われるＴＤＭＡタイプの通信システムの特定の時間スロットに関するタイミングを表している。ラインＡが高いレベルにある時、特定の時間スロットは潜在的にアクティブであり（即ち、時間スロットを割当てられた加入者が、ある人と通信を試みようとする場合）、ラインＡが低い時、特定の時間スロットはアクティブではない。ラインＢはフォーワード路126をエネーブルおよびディズエーブルするためにパワー増幅器モジュール140へ与えられる制御信号を表している。Ｔxオンが高い時、パワー増幅器140はエネーブルされ、順方向路126は増幅された信号を提供する。Ｔxオンが低い時、パワー増幅器140はディスエーブルされ、順方向路126はディスエーブルされ、それによってアンテナ148またはフィードバック路l28へ与えられる信号はない。通信システムおよびデカルトループ送信機の上方変換器130と下方変換器156用の周波数を発生するために必要とされるシンセサイザーは図６のラインＣで示されているようにエネーブルされる。シンセサイザーはラインＤで示されているように許容可能な正確性で利用可能になる。
ラインＥはサンプルおよび保持装置306の好ましい制御信号を表している。ラインＥが高レベルになるとき、サンプルおよび保持装置306は差動増幅器304の出力をサンプルし始める。サンプルおよび保持装置306は増幅器118を廻るフィードバックループを完成する。フィードバックループの動作は、サンプルおよび保持装置306の充電キャパシタ上の電圧が増幅器118と中間レール基準の出力との間のＤＣエラーを最小限にするような十分に小さい値を得るようにする。安定な充電値に到達するとき、サンプルおよび保持装置306は保持モードへ切換えられラインＥが低レベルになる。Ｔxオン（ラインＢ）は好ましくはサンプリングプロセス期間にディスエーブルされ、それによって順方向路126はディスエーブルされ測定されたＤＣオフセットはフィードバック路128の素子のＤＣオフセットから得られることに留意する必要がある。
ラインＥ上の制御信号が一度低くなると、ＤＣオフセットの負の値がサンプルおよび保持装置306の出力に現れる。サンプルおよび保持装置306の出力は加算点108に接続されている。したがって順方向路のディスエーブル期間中に測定されたＤＣオフセットの補数値はループフィルタ118の入力へ付加され、フィードバック路128の素子により発生されたＤＣオフセットを消去する。その少し後に、制御信号Ｔxオンが高くなり、それによって時間スロットがアクティブになる前に順方向路126の動作をエネーブルする。測定されたＤＣオフセットの負の値がＤＣオフセットをゼロにするためにアクティブな時間スロット期間に信号に付加される。
局部発振器がＤＣオフセットに影響するで、ＤＣオフセット値の獲得期間中に局部発振器により下方変換器156を駆動することが好ましい。局部発振器は上方変換器と下方変換器のＤＣオフセットに影響を与えるので、シンセサイザーが局部発振器を上方変換器130と下方変換器156へ供給させて特別な安定性にできる限り近付くことを可能にすることが好ましい。しかしながら、シンセサイザーが特別な安定性に到達する前に、ＤＣオフセット測定が行われるような妥協を必要とするシステムタイミング制限が存在してもよい。この場合、ＤＣオフセット測定はできる限り特別な安定性に近付いたシンセサイザーにより行われる。
不安定性の検出
図２のループ回路は不安定性検出回路400を含んでいる。ループはその安定性を維持するように適量の利得と位相遅延を有するように設計されている。それにもかかわらず、ループは多くの理由で不安定になる。例えばループの不安定性は非常に多くのループ利得または不適切なアンテナＶＳＷＲにより生じる。ループが不安定になるとき、送信された信号に通信装置の送信マスクを通常破壊させる帯域外周波数の発生が生じる。不安定性検出回路400はループが不安定になるときを検出し、送信マスクの破壊を防止するために適切な動作を取らせる。
不安定性検出回路400は好ましくはフィルタ402と、エンベロープ検出器404と比較器406とを含んでいる。回路400は好ましくはフィードバック路126内のループ回路へ下方変換器の後の位置で接続されている。この位置は信号が送信される周波数にかかわらずベースバンド周波数の信号の検出を可能にする。しかしながら回路400はループのその他の点に接続されることができるが、フィルタ402の設計を簡単にするためには不安定検出回路400をループに接続してベースバンド周波数を検出することが好ましい。
ループが安定であるとき、フィードバック路128の出力の信号はＩおよびＱ信号の帯域幅内の周波数を主に含むべきである。帯域幅ｂｗを有するこのような信号408が図７に示されている。安定なループ動作期間に、信号408は不安定性検出回路400へ入力される。フィルタ402は好ましくはカットオフ周波数ｆ_HPを有するハイパスフィルタである。したがってフィルタ402はフィードバック信号を阻止する。それ故エンベロープ検出器404は信号を検出しない。エンベロープ検出器404の出力をしき値ｔｈと比較している比較器406はループに不所望な信号が存在しないことを決定し、これはループが安定な状態で動作していることを示している。
ループが不安定な動作を開始したとき、フィードバック路128の出力における信号はフィードバック信号408の帯域幅外の周波数を含んでいる。不安定なループ状態から生じる典型的な信号410が図に示されている。信号410はフィードバック信号を含んでいるが、雑音信号414も含んでいる。
不安定なループ状態に起因する信号410が生じたとき、不安定性検出回路400のフィルタ402はフィードバック信号を阻止するが、雑音信号414を通過させる。エンベロープ検出器404は雑音信号414の存在を検出し、信号414のエンベロープを比較器406へ送る。雑音信号414がしきい値ｔｈを越える振幅を有するならば、比較器はループが不安定な状態で動作していることを示すためアクティブな信号を出力する。
不安定性回路400の出力は図３で示されているＤＳＰ222のようなＤＳＰへ出力される。不安定性回路がアクティブな信号を出力したとき、ＤＳＰは好ましくは幾つかの機能のうちの１つを行う。第１に、ＤＳＰはループの位相の調節を試みる。位相が調節される方法を後で説明する。その動作がループを安定な動作へ戻さないならば、ＤＳＰは順方向路126またはフィードバック路128のいずれかでパワーを制御することを試みる。前述したように、通常は平衡された方法でパワー制御を調節することが好ましいが、この場合には、パワーがループの一部分のみで調節されるようにパワー調節は差動的に行われる。これがループを安定な動作へ戻さないならば、ＤＳＰはディスクリートなステップで回路のパワー出力を減少することを試みる。これでも依然としてループを安定な動作へ戻さないならば、ＤＳＰは送信機を停止させる。
オーバーヒートの保護
図２のループ回路はデカルトループ送信機の動作温度を検出する温度センサ416を含んでいる。温度センサ416の出力は２つの比較器418、420へ接続されている。第１の比較器418は温度センサ416の出力を第１のしきい値ｔｈ１と比較し、第２の比較器は温度センサの出力を第２のしきい値ｔｈ２と比較する。
デカルトループ回路の動作温度が試験により知られている温度を越えたとき、デカルトループの出力は送信マスクを破ることができる。したがって、温度センサ418の出力がしきい値ｔｈ２よりも低く設定されているしきい値ｔｈ１を越えるとき、比較器418は「オーバーヒート１」にアクティブ信号を出力する。信号オーバーヒート１は図３のＤＳＰ222またはその他のシステム制御装置のようなシステム制御装置へ送信される。オーバーヒート１がアクティブであるとき、システム制御装置は好ましくはデカルトループのパワー制御素子の減衰または利得を制御することによって低いパワーを送信させ、それによってより低いパワー出力信号がアンテナ148で与えられるようにする。例えばシステム制御装置はパワー出力を低くするために減衰器104、106、132、134、150または増幅器154またはその他の装置を調節することができる。低いパワー出力は信号を限定された送信マスク内で送信させる。
ループ回路の動作温度が第２のしきい値ｔｈ２を越えて第２の比較器420の出力、即ちオーバーヒート２がエネーブルされるならば、デカルトループのパワー出力を単に低下するだけでは限定された送信マスクに対する送信を回復しない。それ故、第２のしきい値ｔｈ２が超過しアクティブなオーバーヒート２信号がシステム制御装置へ伝送されるとき、システム制御装置は好ましくはデカルトループ送信機を停止しない。このことは送信マスクが破壊されないことを確実にしている。
前述のものの代わりまたは付加として、ループ利得は差動的に、即ち平衡せずに順方向路またはフィードバック路で変更されることができ、それによって送信路内の適切な動作を回復しようとすることができる。またループの位相は変更されることができる。これらのあらゆる動作は優先順序により任意の順番で行われることができる。
不足電圧の保護
図２のループ回路はまた２つの比較器422、424を含んでおり、これらはデカルトループ送信機の電源に接続されている。第１の比較器422は電源の出力Ｖと第１のしきい値ｔｈ１とを比較し、第２の比較器424は電源の出力と第２のしきい値ｔｈ２とを比較する。
電源電圧が第１のしきい値ｔｈ１より下に低下するとき、ループが変更せずに動作した状態であるならば、デカルトループの出力は送信マスクを破壊する。従って、本発明の１局面にしたがって、電源がしきい値ｔｈ１よりも下に低下するとき、比較器422は「不足電圧１」上にアクティブ信号を出力する。信号不足電圧１は図３のＤＳＰ222またはその他のシステム制御装置のようなシステム制御装置へ伝送される。不足電圧１がアクティブであるとき、システム制御装置は好ましくはデカルトループのパワー制御素子の減衰または利得を制御することによって低いパワーを送信させ、それによってより低いパワー出力信号がアンテナ148で与えられるようにする。例えばシステム制御装置はパワー出力を低くするため減衰器104、106、132、134または150或いは増幅器154またはその他の装置を調節することができる。低いパワー出力は信号を限定された送信マスク内で送信させる。
電源が第１のしきい値ｔｈ１よりも低い第２のしきい値ｔｈ２より下に低下したならば、第２の比較器424の出力、即ち不足電圧２がエネーブルされる。電源がさらに落下したとき、デカルトループ送信機のパワー出力を単に低下するだけでは限定された送信マスクへの送信を回復するのに十分ではない。それ故、不足電圧２がアクティブであるとき、システム制御装置は好ましくはデカルトループ送信機を停止する。これは送信マスクが破壊されていないことを確実にしている。
前述のものの代わりに、またはそれに付加して、ループ利得は差動的に、即ち平衡せずに順方向路またはフィードバック路のいずれかで変更されることができ、それによって送信路内の適切な動作を回復しようとする。またループの位相は変更されることができる。これらのあらゆる動作は優先順序により任意の順番で行われることができる。
時間ホッピングシステムのためのパルス成形
デカルトループはＴＤＭＡを使用する通信システム送信機において線形増幅を行うために使用され、ここで通信システム上の送信は複数の時間スロットを占有し、最初にアクティブになったときに時間スロットの最初の部分の期間中にパワー増幅器140の動作を制御することが好ましい。
これは好ましくはＴxオン信号を伝送することにより実現され、Ｔxオン信号は成形回路450により増幅器140の出力を制御するために増幅器140のパワーピンへ伝送される。図２の場合、成形回路450は２．２ｋΩの抵抗と２２ｎＦのキャパシタンスを用いた簡単なＲＣフィルタである。それ故、成形回路450はアクティブなスロット期間に最初にオンに切換えられた時、パワー増幅器140のパワーピンへの入力をゆっくりと増加させる。
この遅延はループ126、128を通るループ利得が高いパワー信号が送信される前に設定されることを可能にし、それによってループがその補正を実行することとを可能にし、また安定な動作の開始前にループ中の素子により生じるスプリアス信号を防止することを可能にする。例えば順方向路のＤＣオフセットは信号がループを通って伝播するまで補正されない。また解決すべき局部発振器の漏洩の問題が存在する。信号がループを通って伝播するのに十分な長さの時間だけ、信号送信を遅延することによって、改良された動作が実現される。
パワーおよび周波数の関数としての位相較正
図２を参照すると、ループの位相は手動の位相調節装置460とコンピュータ制御された位相調節装置462により設定されることができる。手動の位相調節装置460はループの位相の設定に使用されることができる。コンピュータ制御された位相調節装置462は、本発明の別の局面にしたがって、ループのパワー出力レベルと送信される信号の周波数に応じて制御され、下方変換器156を駆動する局部発振器中に位相シフトを生じる。
信号が周波数ホッピング方法により複数のうち１つの周波数チャンネルで送信される本発明の好ましい実施形態にしたがって、ＤＳＰ222のような制御コンピュータは信号の送信周波数を決定する。制御コンピュータは下方変換器156の局部発振器に対して適切な位相制御設定を決定するように検索表をアクセスし、その後それにしたがってコンピュータ制御された位相調節装置462を設定する。信号が周波数の５ＭＨｚ帯域にわたって送信される図２の場合、検索表は帯域を３つの帯域に分割し、約２０°ステップで位相調節装置462を制御する。勿論、正確な構成は各応用により変化する。
ループの位相もループのパワー制御の機能として制御されることが好ましい。ループのパワー制御素子がループ内およびループ外に切換えられたとき、ループの位相は変化する。それ故、本発明にしたがって、ＤＳＰ222のような制御コンピュータは種々のループパワー制御素子がループ内およびループ外に切換えられる時に生じる可能なループ位相の表を維持する。パワー制御機能の一部として、ＤＳＰ222は特定のループ構造に対して適切なループ位相を決定するため表をアクセスし、それにしたがってループ位相を調節するために位相調節装置462を制御する。したがって、各パワー制御素子がループ内およびループ外に切換えられる時、ループ位相は調節される。
図２を参照すると、任意の減衰器132、134、150、152または増幅器136、154がループ内またはループ外に切換えられたとき、制御コンピュータはループの位相を変化する。図３では、制御コンピュータ、即ちＤＳＰ222は任意のパワー制御素子224、226、240、242、243、256、258、246、248、250、252または254がループ内またはループ外に切換えられた時、ループの位相を変化する。これはバイパススイッチ244が増幅器段258をループ内またはループ外に切換える時を含んでいる。
本発明の技術的範囲を逸脱することなく前述の説明に対して変更を行ってもよいことが理解されよう。したがって、前述の説明および図面に含まれる全ての事項は限定ではなく例示であると解釈されるべきである。

Claims (13)

1. 順方向路およびフィードバック路を有するデカルトループ回路でベースバンド信号を送信する方法において、
   順方向路の動作をディスエーブルにし、
   順方向路がディスエーブルにされている間にフィードバック路におけるＤＣオフセットを感知して記憶し、
   フィードバック路の信号からＤＣオフセットを減算するステップを含み、
   順方向路は上方変換器を含み、フィードバック路は下方変換器を含み、前記順方向路の動作をディスエーブルにし、ＤＣオフセットを感知および記憶している間に局部発振を下方変換器に注入するステップを含んでいる送信方法。
2. さらに、順方向路の動作をエネーブルにするステップを含んでいる請求項１記載の送信方法。
3. デカルトループ回路は複数の時間スロットを有する通信システムにおいて動作し、
   時間スロットが不活性である間に順方向路の動作をディスエーブルにするステップを含んでいる請求項１記載の送信方法。
4. 順方向路はその出力においてパワー増幅器を含み、それはディスエーブルにされることによって順方向路の動作をディスエーブルにする請求項１記載の送信方法。
5. ＤＣオフセットは通信が行われる時間スロットが活性になる前に記憶される請求項１記載の方法。
6. デカルトループは上方変換器と、下方変換器と、上方変換器および下方変換器のための局部発振をデカルトループを供給する周波数シンセサイザとを含み、ＤＣオフセットは周波数シンセサイザが予め定められた安定度に到達したときに記憶される請求項５記載の送信方法。
7. ベースバンド信号を送信するためのデカルトループにおいて、
   ベースバンド信号のための第１の入力と、第２の入力とを有し、送信のために入力信号をＲＦ信号に上方変換する手段を含んでいる順方向路と、
   順方向路からの入力と、順方向路からの入力を下方変換する手段とを有し、順方向路の非線形性を示すエラー信号入力を順方向路の第２の入力に供給するためのフィードバック路と、
   フィードバック路への入力をディスエーブルにする制御手段と、
   順方向路がディスエーブルにされたときにフィードバック路におけるＤＣオフセットを感知および捕捉する手段と、
   フィードバック路の信号からＤＣオフセットを減算する手段とを具備しているデカルトループ。
8. 局部発振器はフィードバック路への入力がディスエーブルにされたときに下方変換器に供給される請求項７記載のデカルトループ。
9. 制御手段は順方向路においてパワー増幅器をオフ状態に切替える請求項７記載のデカルトループ。
10. 入力を順方向路からフィードバック路に供給するカプラを備え、制御手段はカプラをディスエーブルにする請求項７記載のデカルトループ。
11. デカルトループは複数の時間スロットを有する通信システムにおいて動作し、ＤＣオフセットは通信が行われる時間スロットが活性になる前に記憶される請求項７記載のデカルトループ。
12. デカルトループは上方変換器および下方変換器と、上方変換器および下方変換器のための局部発振をデカルトループを供給する周波数シンセサイザとを含み、ＤＣオフセットは周波数シンセサイザが予め定められた安定度に到達したときに記憶される請求項７記載のデカルトループ。
13. （Ａ）送信されるベースバンド信号を受信し、エラー信号を受信するための入力手段と、
    （Ｂ）順方向路と、
    （Ｃ）順方向路の非線形性を示すエラー信号を発生するフィードバック路と、
    （Ｄ）フィードバック信号をディスエーブルにする手段と、
    （Ｅ）フィードバック路上のＤＣ電圧を測定する手段と、
    （Ｆ）フィードバック路上のＤＣ電圧を測定する手段からの第１の入力と、基準信号からの第２の入力とを有する差動増幅器と、
    （Ｇ）差動増幅器の出力に接続されたサンプルおよび保持装置と、
    （Ｈ）フィードバック信号をディスエーブルにする手段がエネーブルにされたときにサンプルおよび保持装置が測定されたＤＣ電圧をフィードバック路上で捕捉できるようにする手段と、
    （Ｉ）フィードバック路の信号電圧から前記捕捉されたＤＣ電圧を減算する手段とを具備し、
    前記順方向路は、
    （１）入力手段からの信号をＲＦ信号に変換する上方変換器と、
    （２）ＲＦ信号の利得を制御する利得制御手段とを備え、
    前記フィードバック路は、
    （１）フィードバック信号を発生するために順方向路の出力に結合するための手段と、
    （２）フィードバック信号をエラー信号に変換するための下方変換器とを備えているデカルトループ送信機。

Images