JPH11307519A - 酸化タンタルのエッチング処理方法 - Google Patents

酸化タンタルのエッチング処理方法

Info

Publication number
JPH11307519A
JPH11307519A JP10147578A JP14757898A JPH11307519A JP H11307519 A JPH11307519 A JP H11307519A JP 10147578 A JP10147578 A JP 10147578A JP 14757898 A JP14757898 A JP 14757898A JP H11307519 A JPH11307519 A JP H11307519A
Authority
JP
Japan
Prior art keywords
etching
reactive gas
etching method
chlorine
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10147578A
Other languages
English (en)
Other versions
JP3230805B2 (ja
Inventor
Yi-Chun Chang
宜群 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of JPH11307519A publication Critical patent/JPH11307519A/ja
Application granted granted Critical
Publication of JP3230805B2 publication Critical patent/JP3230805B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ダイナミックRAMを製造する際に、エッチ
ング処理ステーション及びエッチング剤を変更すること
なく、酸化タンタル層のエッチング処理を行うことので
きるエッチング処理方法を提供する。 【解決手段】 本エッチング処理方法は、キャパシタの
下部電極構造22を半導体基板20の上に形成する工程
と、その後、酸化タンタル層23、バリヤ層及び導電層
を下部電極構造22及び基板20の上に順次形成する工
程と備えている。次に、三塩化ホウ素、塩素及び窒素
(BCl3/Cl2/N2)から成る気体混合物を含む第
1の反応性ガスを用いて、上記導電層のパターニング処
理を行う。その後、三塩化ホウ素、塩素及び窒素(BC
3/Cl2/N2)から成る気体混合物を含む第2の反
応性ガスを用いて、上記バリヤ層のパターニング処理を
行う。最後に、三塩化ホウ素、塩素及び窒素(BCl3
/Cl2/N2)から成る気体混合物を含む第3の反応性
ガスを用いて、上記酸化タンタル層23のパターニング
処理を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、酸化タンタル(T
25)の層をエッチング処理する方法に関する。より
詳細に言えば、本発明は、ダイナミックRAM(DRA
M)を製造する方法に関し、この方法は、エッチング処
理ステーションを切り換えることなく、ポリシリコン層
及び酸化タンタル層の連続的なエッチング処理を行っ
て、あるパターンを形成する工程を含む。
【0002】
【従来の技術】通常のダイナミックRAM(DRAM)
構造は、少なくとも金属酸化膜半導体(MOS)トランジス
タと、キャパシタとを含んでいる。トランジスタのゲー
トは、ワード線に接続されており、ソース/ドレイン領
域の一方の領域は、ビット線BLに接続されている。ソ
ース/ドレイン領域の他方の領域は、キャパシタに電気
的に接続されており、一方該キャパシタは、アースに接
続されている。DRAMのキャパシタ構造は、データ記
憶を行う際の重要な構成要素であると見なすことができ
る。キャパシタによって記憶される電荷の数が大きい場
合には、キャパシタに記憶されるデータビットはより安
定である。キャパシタに記憶されたデータビットが増幅
器によって読み出されると、大きなキャパシタンスによ
り、外部雑音を排除する機能がより大きくなる。
【0003】半導体の製造においては、DRAMのキャ
パシタは、幾つかの工程によって形成される。最初に、
少なくとも1つのトランジスタ構造を、半導体基板の上
に形し、その後、記憶ノードを、トランジスタのソース
/ドレイン領域の一方の領域に形成し、これにより、キ
ャパシタの下部電極構造を形成する。次に、酸化タンタ
ル層、窒化チタン層(TiN)及びポリシリコン層を下
部電極構造の上に順次形成する。窒化チタン層が、酸化
タンタル層の上に形成され、これら2つの層は一緒にな
って、キャパシタの複合誘電層を構成する。上記ポリシ
リコン層は、キャパシタの上部電極構造として作用す
る。最後に、上述の酸化タンタル層、窒化チタン層及び
ポリシリコン層をパターニングして、DRAMのキャパ
シタ構造を完成させる。
【0004】図1は、多層キャパシタ構造をパターニン
グする際の通常の製造工程を示す作業系統図である。最
初に、工程10は、作業の開始を示しており、この工程
においては、下部電極構造、酸化タンタル層、窒化チタ
ン層及びポリシリコン層を含むキャパシタの多層構造
が、既に堆積されている。次に、工程12が実施され
る。この工程12は、最初にフォトリソグラフ操作(光
露光操作)を実行し、次にポリシリコン層をエッチング
処理してキャパシタの上部電極構造を形成することによ
り、実施される。ポリシリコン層をエッチング処理する
エッチング剤は、HBr/Cl2/He−O2を含む気体
混合物であるのが好ましい。その後、工程14におい
て、エッチング処理ステーションの変更を行う。この変
更が必要な理由は、ポリシリコン層をエッチング処理す
るエッチング剤は、酸化タンタル層及び窒化チタン層を
エッチング処理するのに適していないからである。次
に、窒化チタン層及び酸化タンタル層(TiN/Ta2
5)をエッチング処理する工程16を実施し、これに
より、キャパシタの複合誘電層をパターニングする。
【0005】酸化タンタル層、窒化チタン層及びポリシ
リコン層をパターニングする際に、幾つかの問題が生ず
る。最も深刻な問題は、ポリシリコン層のエッチング処
理を終えて、次に窒化チタン層をエッチングしようとす
る時に起こる。ポリシリコン層のエッチング処理を行う
エッチング剤は、HBr/Cl2/He−O2を含む気体
混合物であり、この気体混合物は、窒化チタンをエッチ
ング処理するのに適していない。従って、その後の窒化
チタン層及び酸化タンタルのエッチング処理を実行する
前に、処理ステーション及びエッチング剤を共に変更す
る必要がある。この処理ステーション及びエッチング剤
の切り替えすなわち変更は、処理工程の数を増大させ
る。また、ポリシリコン層のエッチング処理を行う際に
使用されるエッチング剤の幾分かの残留物が、次のエッ
チング操作に持ち越されることがある。そのようなエッ
チング剤の残留物が、窒化チタン層に接触すると、何等
かの金属イオンの解離が生ずることがある。その結果、
反応室が汚染される可能性がある。
【0006】上述の背景から、ポリシリコン層、窒化チ
タン層及び酸化タンタル層をエッチング処理するプロセ
スを改善する必要がある。
【0007】
【発明が解決しようとする課題及び課題を解決するため
の手段】従って、本発明は、三塩化ホウ素、塩素及び窒
素(BCl3/Cl2/N2)を含有する気体混合物を含
む革新的なエッチング剤を用いて酸化タンタル層のエッ
チング処理を行う方法を提供する。上記気体混合物を用
いることにより、キャパシタの多層構造を単一のエッチ
ング操作でエッチングすることができ、更に、反応室の
汚染を生じさせることがない。
【0008】上述の及び他の利点を達成するために、本
明細書にその実施例を示し広い意味で説明される本発明
の目的によれば、本発明は、DRAMの製造において酸
化タンタル層のエッチング処理を行う方法を提供する。
本方法は、キャパシタの下部電極構造を半導体基板の上
に形成する工程と、その後、上記基板及び上記下部電極
構造の上に、酸化タンタル層、バリヤ層及び導電層を順
次形成する工程とを備えている。次に、三塩化ホウ素、
塩素及び窒素(BCl3/Cl2/N2)から成る気体混
合物を含む第1の反応性ガスを用いて、上記導電層をパ
ターニングする。その後、三塩化ホウ素、塩素及び窒素
(BCl3/Cl2/N2)から成る気体混合物を含む第
2の反応性ガスを用いて、バリヤ層をパターニングす
る。最後に、三塩化ホウ素、塩素及び窒素(BCl3
Cl2/N2)から成る気体混合物を含む第3の反応性ガ
スを用いて、酸化タンタル層をパターニングする。
【0009】上述の一般的な記載、及び、以下に述べる
詳細な記載は共に、代表的なものすなわち例示的なもの
であって、請求の範囲に記載される本発明を詳細に説明
するためのものであることを理解する必要がある。
【0010】
【発明の実施の形態】図面は、本発明の理解を更に促進
するためのものであって、本明細書に含まれて本明細書
の一部を構成するものである。図面は、本発明の実施例
を表しており、以下の記載と共に、本発明の原理を説明
する役割を果たしている。
【0011】ここで、図面にその例が示されている、現
時点において好ましい本発明の実施例を詳細に参照す
る。図面及び以下の記載においては、可能な限り同じ参
照符号を用いて、同一の又は同様の部品を示している。
【0012】本発明は、三塩化ホウ素、塩素及び窒素
(BCl3/Cl2/N2)から成る気体混合物を含む革
新的なエッチング剤を提供する。このエッチング剤の特
徴的な性質は、ポリシリコン、窒化チタン(TiN)及
び酸化タンタル(Ta25)をエッチングすることがで
きるということである。従って、単一のエッチング操作
を用いて、キャパシタの多層構造を形成することができ
る。また、本方法は、反応室の深刻な汚染を低減するこ
とができる。
【0013】図2A及び図2Bは、本発明の好ましい実
施例に従ってキャパシタ上の多層キャパシタ構造(酸化
タンタル層を含む)をパターニングする際の製造工程の
進行状態を示す断面図である。最初に、図2Aに示すよ
うに、パターニングされた絶縁層21を、半導体基板2
0の上に形成する。次に、キャパシタの下部電極構造
(例えば、ポリシリコン層)22を絶縁層21に形成し
て、基板20のソース/ドレイン領域(図示せず)に電
気的に接続する。その後、多層構造を下部電極構造22
及び絶縁層21の上に形成する。多層構造は、薄い酸化
タンタル層23、薄い窒化チタン層24及びポリシリコ
ン層25を堆積させることによって形成される。窒化チ
タン層24は、酸化タンタル層23の上に形成され、こ
れら窒化チタン層及び酸化タンタル層は一緒になって、
複合誘電体構造を形成する。酸化タンタルは、約20乃
至30の非常に高い誘電率を有しているので、酸化タン
タル層23は、キャパシタのキャパシタンスを増大させ
ることができる。従って、酸化タンタル層は、16Mの
DRAMを製造する用途を有している。その後、フォト
レジスト層26が、ポリシリコン層25の上に形成され
る。
【0014】次に、図2Bに示すように、フォトレジス
ト層26をマーカーとして用いて、フォトリソグラフ操
作及びエッチング操作が実行される。ポリシリコン層2
5、薄い窒化チタン層24及び薄い酸化タンタル層23
は、本発明の特徴的なエッチング剤を用いて、順次エッ
チングされる。このエッチング剤は、三塩化ホウ素、塩
素及び窒素(BCl3/Cl2/N2)を含む気体混合物
である。この気体混合物の各成分は、下の表1に示す比
で一緒に混合される。
【0015】 表1:ポリシリコン、窒化チタン及び酸化タンタルのエッチング処理を行う 各気体成分の相対的なガス流量 成 分(気体状) ガス流量(単位:sccm) 塩 素(Cl2) 20−80 三塩化ホウ素(BCl3) 20−80 窒 素(N2) 20−80
【0016】表1において、単位sccmは、標準状態
下における1分間当たりの立方センチメートルのガス流
量を示しており、気体混合物の各成分は、一定の明確な
機能を果たす。例えば、塩素Cl2は、エッチング処理
を行うための主要な反応性ガスであり、三塩化ホウ素B
Cl3は、物理的な衝撃作用を行うための作用物質であ
り、気体窒素は、側壁のパッシベーションを行う物質と
して機能する。
【0017】図3は、本発明の好ましい実施例に従って
多層キャパシタ構造をパターニングする際の工程を示す
作業系統図である。最初に、工程30は、作業の開始を
示しており、この工程30においては、下部電極構造、
酸化タンタル層、窒化チタン層及びポリシリコン層を含
むキャパシタの多層構造が、既に堆積されている。工程
32は、最初にフォトリソグラフ操作を実行し、その
後、ポリシリコン層のエッチング処理を行ってキャパシ
タの上部電極構造を形成することによって実施される。
ポリシリコン層のエッチング処理を行うためのエッチン
グ剤は、三塩化ホウ素、塩素及び窒素(BCl3/Cl2
/N2)から成る気体混合物(BCl3/Cl2/N2)で
あるのが好ましい。次に、工程34が実施される。この
工程34においては、窒化チタン層及び酸化タンタル層
(TiN/Ta25)のエッチング処理を行って、キャ
パシタの複合誘電体構造を形成する。ポリシリコン層の
エッチング処理を行うためのエッチング剤は、三塩化ホ
ウ素、塩素及び窒素(BCl3/Cl2/N2)から成る
気体混合物であるのが好ましい。従って、三塩化ホウ
素、塩素及び窒素を含む気体混合物を用いる単一のエッ
チング操作で、完全なキャパシタ構造が形成される。
【0018】要約すると、本発明が提供する酸化タンタ
ル層のエッチング処理を行う方法は、以下に述べる利点
を有している。
【0019】(1) 本発明が提供するエッチング剤、
すなわち、BCl3/Cl2/N2の成分を有する気体混
合物は、ポリシリコン層、窒化チタン層及び酸化タンタ
ル層のエッチング処理を行って、均一なパターンを形成
することができる。
【0020】(2) 本発明が提供するエッチング剤、
すなわち、BCl3/Cl2/N2の成分を有する気体混
合物は、単一のエッチング操作で多層構造からあるパタ
ーンをエッチングにより形成することができる。従っ
て、プロセス工程が削減される。
【0021】(3) 本発明で使用されるエッチング剤
は、窒化チタン層に接触した時に金属イオンを解離させ
ない。従って、反応室の汚染が極めて少なくなる。
【0022】本発明の範囲又は精神から逸脱することな
く、本発明の上述の構成に種々の変更及び変形を加える
ことができることは、当業者には明らかであろう。上述
の記載から、本発明は、頭書の請求の範囲及びその均等
の範囲に入る本発明の総ての変更例及び変形例を包含す
ることを意図されている。
【図面の簡単な説明】
【図1】多層キャパシタ構造をパターニングする際の通
常の製造工程を示す作業系統図である。
【図2】本発明の好ましい実施例に従ってキャパシタ上
の多層キャパシタ構造(酸化タンタル層を含む)をパタ
ーニングする際の製造工程の進行状態を示す断面図であ
る。
【図3】本発明の好ましい実施例に従って多層キャパシ
タ構造をパターニングする際の工程を示す作業系統図で
ある。
【符号の説明】
20 半導体基板 21 絶縁層 22 下部電極構造 23 酸化タンタル層 24 窒化チタン層 25 ポリシリコン層 26 フォトレジスト層

Claims (28)

    【特許請求の範囲】
  1. 【請求項1】 酸化タンタルのエッチング処理を行う方
    法であって、 半導体基板を準備し、その後、第1の導電構造、誘電層
    及び第2の導電層を基板上に順次形成する工程と、 三塩化ホウ素(BCl3)を含む第1の反応性ガスを用
    いて前記第2の導電層のパターニング処理を行う、フォ
    トリソグラフ操作及びエッチング操作を実行する工程
    と、 三塩化ホウ素(BCl3)を含む第2の反応性ガスを用
    いて前記誘電層のパターニング処理を行う、フォトリソ
    グラフ操作及びエッチング操作を実行する工程とを備え
    ることを特徴とする酸化タンタルのエッチング処理方
    法。
  2. 【請求項2】 請求項1に記載のエッチング処理方法に
    おいて、誘電層を形成する前記工程は、酸化タンタル
    (Ta25)を堆積させる工程を含むことを特徴とする
    エッチング処理方法。
  3. 【請求項3】 請求項1に記載のエッチング処理方法に
    おいて、第2の導電層を形成する前記工程は、ポリシリ
    コンを堆積させる工程を含むことを特徴とするエッチン
    グ処理方法。
  4. 【請求項4】 請求項1に記載のエッチング処理方法に
    おいて、前記第1の反応性ガスの中の気体状の三塩化ホ
    ウ素(BCl3)の流量が、約20乃至80sccmで
    あることを特徴とするエッチング処理方法。
  5. 【請求項5】 請求項1に記載のエッチング処理方法に
    おいて、前記第1の反応性ガスは、塩素(Cl2)を更
    に含んでおり、気体塩素の流量が、約20乃至80sc
    cmであることを特徴とするエッチング処理方法。
  6. 【請求項6】 請求項1に記載のエッチング処理方法に
    おいて、前記第1の反応性ガスは、窒素(N2)を更に
    含んでおり、気体窒素の流量が、約20乃至80scc
    mであることを特徴とするエッチング処理方法。
  7. 【請求項7】 請求項1に記載のエッチング処理方法に
    おいて、前記第1の反応性ガスは、三塩化ホウ素、塩素
    及び窒素(BCl3/Cl2/N2)から成る気体混合物
    を含むことを特徴とするエッチング処理方法。
  8. 【請求項8】 請求項1に記載のエッチング処理方法に
    おいて、前記第2の反応性ガスの中の気体状の三塩化ホ
    ウ素(BCl3)の流量が、約20乃至80sccmで
    あることを特徴とするエッチング処理方法。
  9. 【請求項9】 請求項1に記載のエッチング処理方法に
    おいて、前記第2の反応性ガスは、塩素(Cl2)を更
    に含んでおり、気体塩素の流量が、約20乃至80sc
    cmであることを特徴とするエッチング処理方法。
  10. 【請求項10】 請求項1に記載のエッチング処理方法
    において、前記第2の反応性ガスは、窒素(N2)を更
    に含んでおり、気体窒素の流量が、約20乃至80sc
    cmであることを特徴とするエッチング処理方法。
  11. 【請求項11】 請求項1に記載のエッチング処理方法
    において、前記第2の反応性ガスは、三塩化ホウ素、塩
    素及び窒素(BCl3/Cl2/N2)から成る気体混合
    物を含むことを特徴とするエッチング処理方法。
  12. 【請求項12】 請求項1に記載のエッチング処理方法
    において、前記誘電層を形成する工程の後に、前記第2
    の導電層を堆積させる前にバリヤ層を前記誘電層の上に
    堆積させる工程と、その後、三塩化ホウ素、塩素及び窒
    素(BCl3/Cl2/N2)を含む反応性の気体混合物
    を用いて、前記バリヤ層のパターニング処理を行う工程
    とを更に備えることを特徴とするエッチング処理方法。
  13. 【請求項13】 請求項12に記載のエッチング処理方
    法において、バリヤ層を形成させる前記工程は、窒化チ
    タン(TiN)を堆積させる工程を含むことを特徴とす
    るエッチング処理方法。
  14. 【請求項14】 ダイナミックRAMを製造するのに適
    した酸化タンタルのエッチング処理方法であって、 半導体基板を準備し、キャパシタの下部電極構造を形成
    し、その後、酸化タンタル層、バリヤ層及び導電層を前
    記半導体基板及び下部電極構造の上に順次堆積させる工
    程と、 三塩化ホウ素(BCl3)を含む第1の反応性ガスを用
    いて前記導電層のパターニング処理を行う、フォトリソ
    グラフ操作及びエッチング操作を実行する工程と、 三塩化ホウ素(BCl3)を含む第2の反応性ガスを用
    いて前記バリヤ層のパターニング処理を行う、フォトリ
    ソグラフ操作及びエッチング操作を実行する工程と、 三塩化ホウ素(BCl3)を含む第3の反応性ガスを用
    いて前記酸化タンタル(Ta25)の層のパターニング
    処理を行う、フォトリソグラフ操作及びエッチング操作
    を実行する工程とを備えることを特徴とするエッチング
    処理方法。
  15. 【請求項15】 請求項14に記載のエッチング処理方
    法において、バリヤ層を形成する前記工程は、窒化チタ
    ン(TiN)を堆積させる工程を含むことを特徴とする
    エッチング処理方法。
  16. 【請求項16】 請求項14に記載のエッチング処理方
    法において、導電層を形成する前記工程は、ポリシリコ
    ンを堆積させる工程を含むことを特徴とするエッチング
    処理方法。
  17. 【請求項17】 請求項14に記載のエッチング処理方
    法において、前記第1の反応性ガスの中の気体状の三塩
    化ホウ素(BCl3)の流量が、約20乃至80scc
    mであることを特徴とするエッチング処理方法。
  18. 【請求項18】 請求項14に記載のエッチング処理方
    法において、前記第1の反応性ガスは、塩素(Cl2
    を更に含み、気体塩素の流量が、約20乃至80scc
    mであることを特徴とするエッチング処理方法。
  19. 【請求項19】 請求項14に記載のエッチング処理方
    法において、前記第1の反応性ガスは、窒素(N2)を
    更に含み、気体窒素の流量が、約20乃至80sccm
    であることを特徴とするエッチング処理方法。
  20. 【請求項20】 請求項14に記載のエッチング処理方
    法において、前記第1の反応性ガスは、三塩化ホウ素、
    塩素及び窒素(BCl3/Cl2/N2)から成る気体混
    合物を含むことを特徴とするエッチング処理方法。
  21. 【請求項21】 請求項14に記載のエッチング処理方
    法において、前記第2の反応性ガスの中の気体状の三塩
    化ホウ素(BCl3)の流量が、約20乃至80scc
    mであることを特徴とするエッチング処理方法。
  22. 【請求項22】 請求項14に記載のエッチング処理方
    法において、前記第2の反応性ガスは、塩素(Cl2
    を更に含み、気体塩素の流量が、約20乃至80scc
    mであることを特徴とするエッチング処理方法。
  23. 【請求項23】 請求項14に記載のエッチング処理方
    法において、前記第2の反応性ガスは、窒素(N2)を
    更に含み、気体窒素の流量が、約20乃至80sccm
    であることを特徴とするエッチング処理方法。
  24. 【請求項24】 請求項14に記載のエッチング処理方
    法において、前記第2の反応性ガスは、三塩化ホウ素、
    塩素及び窒素(BCl3/Cl2/N2)から成る気体混
    合物を含むことを特徴とするエッチング処理方法。
  25. 【請求項25】 請求項14に記載のエッチング処理方
    法において、前記第3の反応性ガスの中の気体状の三塩
    化ホウ素(BCl3)の流量が、約20乃至80scc
    mであることを特徴とするエッチング処理方法。
  26. 【請求項26】 請求項14に記載のエッチング処理方
    法において、前記第3の反応性ガスは、塩素(Cl2
    を更に含み、気体塩素の流量が、約20乃至80scc
    mであることを特徴とするエッチング処理方法。
  27. 【請求項27】 請求項14に記載のエッチング処理方
    法において、前記第3の反応性ガスは、窒素(N2)を
    更に含み、気体窒素の流量が、約20乃至80sccm
    であることを特徴とするエッチング処理方法。
  28. 【請求項28】 請求項14に記載のエッチング処理方
    法において、前記第3の反応性ガスは、三塩化ホウ素、
    塩素及び窒素(BCl3/Cl2/N2)から成る気体混
    合物を含むことを特徴とするエッチング処理方法。
JP14757898A 1998-04-03 1998-05-28 酸化タンタルのエッチング処理方法 Expired - Fee Related JP3230805B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW087105068A TW383427B (en) 1998-04-03 1998-04-03 Method for etching tantalum oxide
TW87105068 1998-04-03

Publications (2)

Publication Number Publication Date
JPH11307519A true JPH11307519A (ja) 1999-11-05
JP3230805B2 JP3230805B2 (ja) 2001-11-19

Family

ID=21629811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14757898A Expired - Fee Related JP3230805B2 (ja) 1998-04-03 1998-05-28 酸化タンタルのエッチング処理方法

Country Status (5)

Country Link
US (1) US6001742A (ja)
JP (1) JP3230805B2 (ja)
DE (1) DE19822048A1 (ja)
FR (1) FR2777114B1 (ja)
TW (1) TW383427B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332465A (ja) * 2002-05-14 2003-11-21 Mitsubishi Electric Corp 半導体メモリデバイスの製造方法
US6914207B2 (en) 2002-02-27 2005-07-05 Hitachi High-Technologies Corporation Plasma processing method
KR100764446B1 (ko) 2005-12-28 2007-10-05 동부일렉트로닉스 주식회사 반도체소자의 금속배선 형성방법
US8470402B2 (en) 2006-06-02 2013-06-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of depositing a metal-containing dielectric film
JP2016039309A (ja) * 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法
US9499571B2 (en) 2014-12-23 2016-11-22 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Germanium- and zirconium-containing compositions for vapor deposition of zirconium-containing films
US9663547B2 (en) 2014-12-23 2017-05-30 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Silicon- and Zirconium-containing compositions for vapor deposition of Zirconium-containing films
US10106568B2 (en) 2016-10-28 2018-10-23 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Hafnium-containing film forming compositions for vapor deposition of hafnium-containing films

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2247441C2 (ru) * 2000-08-11 2005-02-27 Инфинеон Текнолоджиз Аг Устройство памяти и способ изготовления
KR100519798B1 (ko) * 2003-12-11 2005-10-10 삼성전자주식회사 향상된 생산성을 갖는 박막 형성 방법
US20050153563A1 (en) * 2004-01-14 2005-07-14 Lam Research Corporation Selective etch of films with high dielectric constant
JP2007012788A (ja) * 2005-06-29 2007-01-18 Elpida Memory Inc 半導体装置の製造方法
KR100811271B1 (ko) * 2006-09-29 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
JP5535945B2 (ja) 2008-02-27 2014-07-02 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 原子層蒸着(ald)法を用いる基板上にチタン含有層を形成する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997746A (en) * 1988-11-22 1991-03-05 Greco Nancy A Method of forming conductive lines and studs
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2910382B2 (ja) * 1992-03-09 1999-06-23 日本電気株式会社 半導体装置の製造方法
TW321731B (ja) * 1994-07-27 1997-12-01 Hitachi Ltd
JPH09251983A (ja) * 1996-03-15 1997-09-22 Rohm Co Ltd ドライエッチング方法
JP3112832B2 (ja) * 1996-05-30 2000-11-27 日本電気株式会社 半導体装置の製造方法
US5688719A (en) * 1996-06-07 1997-11-18 Taiwan Semiconductor Manufacturing Company Ltd Method for plasma hardening of patterned photoresist layers
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914207B2 (en) 2002-02-27 2005-07-05 Hitachi High-Technologies Corporation Plasma processing method
JP2003332465A (ja) * 2002-05-14 2003-11-21 Mitsubishi Electric Corp 半導体メモリデバイスの製造方法
KR100764446B1 (ko) 2005-12-28 2007-10-05 동부일렉트로닉스 주식회사 반도체소자의 금속배선 형성방법
US8470402B2 (en) 2006-06-02 2013-06-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of depositing a metal-containing dielectric film
US9583335B2 (en) 2006-06-02 2017-02-28 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of forming dielectric films, new precursors and their use in semiconductor manufacturing
US9911590B2 (en) 2006-06-02 2018-03-06 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Methods of forming dielectric films, new precursors and their use in semiconductor manufacturing
US10217629B2 (en) 2006-06-02 2019-02-26 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of forming dielectric films, new precursors and their use in semiconductor manufacturing
JP2016039309A (ja) * 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法
US9499571B2 (en) 2014-12-23 2016-11-22 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Germanium- and zirconium-containing compositions for vapor deposition of zirconium-containing films
US9663547B2 (en) 2014-12-23 2017-05-30 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Silicon- and Zirconium-containing compositions for vapor deposition of Zirconium-containing films
US9868753B2 (en) 2014-12-23 2018-01-16 L'Air Liquide, Société Anonyme our l'Etude et l'Exploitation des Procédés Georges Claude Germanium- and zirconium-containing composition for vapor deposition of zirconium-containing films
US10106568B2 (en) 2016-10-28 2018-10-23 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Hafnium-containing film forming compositions for vapor deposition of hafnium-containing films

Also Published As

Publication number Publication date
JP3230805B2 (ja) 2001-11-19
FR2777114B1 (fr) 2002-02-15
FR2777114A1 (fr) 1999-10-08
TW383427B (en) 2000-03-01
US6001742A (en) 1999-12-14
DE19822048A1 (de) 1999-10-07

Similar Documents

Publication Publication Date Title
US7179706B2 (en) Permeable capacitor electrode
JP3230805B2 (ja) 酸化タンタルのエッチング処理方法
US6232232B1 (en) High selectivity BPSG to TEOS etchant
US6210489B1 (en) Methods and etchants for etching oxides of silicon with low selectivity
JPH11354510A (ja) 白金族金属膜の蝕刻方法及びこれを用いたキャパシタの下部電極の形成方法
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
KR100316028B1 (ko) 메모리소자의 메탈 전극 형성방법
US7112834B1 (en) Gate etch process
US20010044214A1 (en) Method for dry-etching a titanium nitride containing multilayer film
JPH11340198A (ja) 多層コンタクトホールを形成する方法
KR100319170B1 (ko) 반도체소자의 캐패시터 형성방법
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
KR100234707B1 (ko) 캐패시터 및 그 제조방법
KR100349643B1 (ko) 티타늄을 메탈 커버층으로 사용한 패시베이션 구조를가지는 반도체 소자 제조방법
KR20020000349A (ko) 반도체소자의 캐패시터 형성방법
KR100341583B1 (ko) 콘택 저항 감소를 위한 반도체소자 제조방법
NL1009201C2 (nl) Werkwijze voor het etsen van een tantaaloxide-laag.
KR100979231B1 (ko) 강유전성램 소자의 제조방법
KR100632593B1 (ko) 반도체 소자의 제조 방법
KR100468698B1 (ko) 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법
KR20020014326A (ko) 반도체소자의 커패시터 제조방법
KR20040085343A (ko) 반도체소자의 캐패시터 형성방법
KR20030012111A (ko) 반도체 장치의 플레이트 식각 방법
KR19980043785A (ko) 루테늄(Ru) 식각방법
KR20000025683A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000407

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees