KR100764446B1 - 반도체소자의 금속배선 형성방법 - Google Patents
반도체소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100764446B1 KR100764446B1 KR1020050132013A KR20050132013A KR100764446B1 KR 100764446 B1 KR100764446 B1 KR 100764446B1 KR 1020050132013 A KR1020050132013 A KR 1020050132013A KR 20050132013 A KR20050132013 A KR 20050132013A KR 100764446 B1 KR100764446 B1 KR 100764446B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- metal wiring
- forming
- metal
- gas
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 119
- 239000002184 metal Substances 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 78
- 239000010410 layer Substances 0.000 claims abstract description 57
- 239000000460 chlorine Substances 0.000 claims abstract description 48
- 239000007789 gas Substances 0.000 claims abstract description 29
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims abstract description 29
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 abstract description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 6
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 abstract description 3
- 238000001465 metallisation Methods 0.000 abstract description 3
- 206010020710 Hyperphagia Diseases 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract description 2
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 235000020830 overeating Nutrition 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- YPSXFMHXRZAGTG-UHFFFAOYSA-N 4-methoxy-2-[2-(5-methoxy-2-nitrosophenyl)ethyl]-1-nitrosobenzene Chemical compound COC1=CC=C(N=O)C(CCC=2C(=CC=C(OC)C=2)N=O)=C1 YPSXFMHXRZAGTG-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- UUXZFMKOCRKVDG-UHFFFAOYSA-N methane;hydrofluoride Chemical compound C.F UUXZFMKOCRKVDG-UHFFFAOYSA-N 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체공정에 관한 것으로서, 특히 반도체소자의 금속배선 형성방법에 관한 것이다. 본 발명에 따른 반도체소자의 금속배선 형성방법은 층간절연층이 형성된 기판을 준비하는 단계와, 상기 층간절연층 상에 금속층을 형성하는 단계와, 염소(Cl2), 염화붕소(BCl3) 및 질소(N2)의 혼합가스를 제1 식각가스로 하여 상기 금속층을 선택적으로 식각하여 금속배선을 형성하는 주식각하는 단계와, 상기 제1 식각가스를 이용하여 상기 금속배선을 20~40% 더 식각하는 제1 과식각하는 단계와, 염소(Cl2)와 염화붕소(BCl3)의 혼합가스를 제2 식각가스로 하여 상기 금속배선 주변의 층간절연층을 소정 두께 식각하여 제거하는 제2 과식각단계를 포함하며, 본 발명에 따르면 금속배선을 형성하기 위한 식각공정에서 질소가스를 추가하고 주식각공정과 과식각공정에서 염소가스와 염화붕소가스의 비율 및 전력의 비율을 조절함으로써 금속층과 식각반응 가스와의 반응을 억제함으로써 금속배선의 프로파일을 좋게 하며, 질소 가스에 의해 금속배선 측벽에 폴리머의 발생을 방지하는 효과가 있다.
금속배선, 프로파일, 폴리머, 염소, 염화붕소, 질소
Description
도 1 내지 도 3은 종래기술에 의한 반도체소자의 금속배선 형성방법을 설명하는 단면도이다.
도 4 및 도 5는 종래기술에 의한 반도체소자의 금속배선 형성방법의 문제점을 나타내는 제1 및 제2 실시예의 사진이다.
도 6 내지 도 8은 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 설명하는 단면도이다.
도 9 및 도 10은 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법의 결과를 나타내는 사진과 도표이다.
<도면의 주요 부분에 대한 설명>
110: 기판 120: 금속층
121: 금속배선 130: 감광막
본 발명은 반도체공정에 관한 것으로서, 특히 반도체소자의 금속배선 형성방 법에 관한 것이다.
일반적으로 반도체소자의 제조공정에 사용되는 금속배선을 형성하기 위해서는 플라즈마를 이용한 건식식각을 이용한다.
이러한 건식식각 공정은 주식각(Main etch)과 과식각(over etch)의 2단계 식각공정으로 구성되는 것이 일반화되고 있는 추세이다. 예를 들어, 금속배선의 식각공정 수행시 절연막 상에 증착되어 있는 금속층을 상기 절연막이 드러날 때까지의 식각을 주식각공정이라 하고, 주식각공정 수행 후 상기 절연막 상에 잔존하는 금속층을 완전히 제거하기 위한 공정을 과식각공정이라 한다.
도 1 내지 도 3을 참조하여 종래기술에 의한 반도체소자의 금속배선 형성방법을 설명한다.
우선, 도 1에 도시된 바와 같이, 층간절연층(10) 내에 개재되어 있는 비아플러그(콘택플러그)(미도시) 등을 포함하는 기판(미도시) 전면에 금속배선 형성을 위한 금속층(20)이 적층되고, 상기 금속층(20)을 선택적으로 식각하기 위한 감광막의 패턴(30)이 소정의 포토리소그래피 공정을 통해 형성된다.
다음으로, 도 2에 도시된 바와 같이 소정의 건식식각 장비(미도시) 내에서 상기 기판에 대한 식각공정을 수행한다. 식각공정은 우선 주식각공정으로서 상기 감광막패턴(30)을 마스크로 이용하여 상기 층간절연층(10)의 표면이 드러나도록 상기 금속층(20)을 건식식각하여 금속배선(21)을 형성한다. 이때, 사용되는 식각가스는 염소(Cl2)와 염화붕소(BCl3)를 통상적으로 사용한다.
그런데 도 2에 도시된 바와 같이 건식식각의 반응과정에서 식각대상재료인 금속배선(21)과 식각제(etchant)의 반응에 의해 금속배선(21) 측벽에 폴리머(polymer)(40)가 발생한다. 예를 들어, 알루미늄(Al) 배선을 염소(Cl2)와 염화붕소(BCl3)를 이용하여 식각하는 경우 염화알루미늄(AlCl3) 또는 산화붕소(B2 O3)와 같은 폴리머(40)가 생성된다.
또한, 건식식각 과정에서 금속배선(21)의 측벽과 하측(bottom)에 균일한 식각이 일어나지 않고 영향(attack)(A)을 받아 프로파일이 불균일해지는 문제가 발생한다.
다음으로, 도 3에 도시된 바와 같이, 상기 층간절연층(10) 표면상에 잔존하는 금속층(20)을 제거하기 위해 상기 금속배선 주변의 층간절연층(10)을 소정 두께만큼 건식식각하여 제거하는 과식각공정을 진행하면 종래 기술에 따른 금속배선 형성은 완료된다. 이때의 과식각은 상기 주식각공정과 마찬가지로 식각가스로 염소(Cl2)와 염화붕소(BCl3)를 이용한다.
도 4 종래기술에 의한 반도체소자의 금속배선 형성방법의 문제점을 나타내는 사진이다.
도 4는 기존의 금속층에 염소(Cl2)와 염화붕소(BCl3)를 이용하여 건식식각을 진행한 결과이다.
그런데 도 4에 도시된 바와 같이 건식식각의 반응과정에서 식각대상재료인 금속배선(21)과 식각제(etchant)의 반응에 의해 금속배선(21) 측벽에 폴리머 (polymer)(40)가 발생한다. 이러한 폴리머(40)들은 상온에서 모두 파티클로 작용하여 오염의 원인이 될 뿐만 아니라, 금속배선(21) 측벽에 쌓여 미세 선폭의 배선을 구현에 있어 악영향을 미치게 된다.
또한, 건식식각 과정에서 금속배선(21)의 측벽과 하측(bottom)에 균일한 식각이 일어나지 않고 영향(attack)을 받아 프로파일이 불균일해지는 문제(A)가 발생한다. 이에 따라 금속배선(21)의 프로파일이 양호하지 않고, 전기전도성 등 전기적인 특성의 악화를 가져오는 식각속도의 불균일 현상(Etch Rate Microloading Effect)이 발생하는 문제가 있었다.
도 5는 기존의 금속층에 염소(Cl2)와 염화붕소(BCl3)를 이용하고, 금속배선의 프로파일 개선하기 위해 불화메탄(CHF3)을 추가하여 실험한 결과를 확대한 사진이다. 그러나 도 4에 도시된 결과보다는 다소 개선되기는 하였으나, 도 5의 사진에 나타나듯이 금속배선의 프로파일이 좋지 못하고, 금속배선의 하측에 어택(A)이 여전히 발생하며, 금속배선의 측벽에 폴리머(40)의 발생이 거의 줄지 않았다.
따라서 상기 문제점을 해결하기 위한 본 발명은 금속배선을 형성하기 위한 식각공정에서 금속층과 식각반응 가스와의 반응을 억제함으로써 금속배선의 프로파일을 좋게 하고, 금속배선 측벽에 폴리머의 발생을 방지하며, 나아가 금속배선의 전기적인 특성을 개선할 수 있는 반도체소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 금속배선 형성방법은 층간절연층이 형성된 기판을 준비하는 단계와, 상기 층간절연층 상에 금속층을 형성하는 단계와, 염소(Cl2), 염화붕소(BCl3) 및 질소(N2)의 혼합가스를 제1 식각가스로 하여 상기 금속층을 선택적으로 식각하여 금속배선을 형성하는 주식각하는 단계와, 상기 제1 식각가스를 이용하여 상기 금속배선을 20~40% 더 식각하는 제1 과식각하는 단계와, 염소(Cl2)와 염화붕소(BCl3)의 혼합가스를 제2 식각가스로 하여 상기 금속배선 주변의 층간절연층을 소정 두께 식각하여 제거하는 제2 과식각단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체소자의 금속배선 형성방법은 상기 층간절연층 상에 장벽금속막을 형성하는 단계와, 상기 금속층 상에 반사방지막을 형성하는 단계를 더 포함할 수 있다.
또한, 본 발명에 따른 반도체소자의 금속배선 형성방법은 상기 금속층을 형성하는 단계 다음에 상기 금속층상에 하드마스크를 형성하는 단계를 더 포함할 수 있다.
또한, 상기 주식각단계에서 상기 질소(N2):염소(Cl2):염화붕소(BCl3)는 1:12~15:5~8일 수 있다.
또한, 상기 제2 과식각단계에서 상기 염화붕소(BCl3):염소(Cl2)는 1:1~3일 수 있다.
또한, 상기 주식각단계는 소스 전력과 바이어스 전력은 1.5~3:1을 유지하여 식각이 진행되고, 상기 제1 및 제2 과식각단계는 소스 전력과 바이어스 전력은 0.5~1.5:1을 유지하여 식각이 진행되고, 상기 주식각단계와 상기 제1 및 제2 과식각단계에서의 압력은 10~15mT에서 진행될 수 있다.
이와 같은 본 발명에 의하면 금속배선을 형성하기 위한 식각공정에서 질소가스를 추가하고 주식각공정과 과식각공정에서 염소가스와 염화붕소가스의 비율 및 전력의 비율을 조절함으로써 금속층과 식각반응 가스와의 반응을 억제함으로써 금속배선의 프로파일을 좋게 하고, 질소 가스에 의해 금속배선 측벽에 폴리머의 발생을 방지하며, 금속배선의 저항이 낮으면서 균일하여 금속배선의 전기적인 특성을 개선할 수 있는 장점이 있다.
이하, 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 6 내지 도 8은 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 설명하는 단면도이다.
본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법은 기판을 준비하는 단계와, 금속층을 형성하는 단계와, 주식각하는 단계와, 제1 과식각하는 단계와, 제2 과식각단계를 포함할 수 있다.
우선, 기판을 준비하는 단계는 도 6에 도시된 바와 같이, 층간절연층(110)이 형성된 기판(미도시)을 준비하는 단계이다. 이때, 상기 층간절연층(110)은 TEOS- CVD, PECVD(Plasma Enhanced Chemical Vapor Deposition)-SiO2, PECVD-SiON, TEOS를 이용한 BPSG, 실렌가스(silane gas, SiH4)를 이용하여 도핑 된 CVD- SiO2 막, 인(P)으로 도핑 된 CVD-PSG(phospho silicate glass)를 사용할 수 있으며 다른 유전체를 사용할 수도 있다.
다음으로, 상기 금속층을 형성하는 단계는 상기 층간절연층(110) 상에 금속층(120)을 형성하는 단계이다. 이때, 상기 금속층(120)은 Al 또는 Cu일 수 있으며, 다른 금속도 사용이 가능하다. Al은 낮은 저항률, SiO2 및 실리콘에 대한 좋은 접착력의 장점이 있다. Cu는 Al 보다 낮은 저항률과 전자이탈 방지능력이 우수한 장점이 있다. 또한, Al에 Cu, Ti, Si 등을 소량 섞어서 금속층(120)으로 사용하면 Al의 전자이탈현상을 제거하게 되는 장점이 있게 된다.
또한, 본 발명의 실시예에 따른 금속배선 형성방법에는 상기 층간절연층(110) 상에 장벽금속막(미도시)을 형성하는 단계와, 상기 금속층(120) 상에 반사방지막(미도시)을 형성하는 단계를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 금속배선 형성방법에는 감광막패턴(130)의 마진을 보정하기 위해 하드마스크를 더 사용할 수 있다.
예를 들어, 본 발명의 실시예에서는 27000~28000Å의 AlCu의 합금을 금속으로하고 그 상부에는 200~300Å의 TiN의 반사방지막(ARC)과, 그 하부에는 200~300Å의 Ti의 장벽금속막을 형성하고, 하드마스크를 1000Å을 사용하여 금속배선 공정을 실시하였다.
다음으로, 상기 금속층(120)상에 감광막을 도포하고 패턴하여 감광막패턴(130)을 형성한다.
다음으로, 상기 주식각하는 단계는 도 7에 도시된 바와 같이 염소(Cl2)와 염화붕소(BCl3) 및 질소(N2)의 혼합가스를 제1 식각가스로 하여 상기 금속층(120)을 선택적으로 식각하여 금속배선(121)을 형성하는 단계이다.
본 발명의 실시예에서는 상기 금속층(120)의 식각의 주가스인 염소(CL2), 염화붕소(BCl3)를 기초로 하여 금속층(120)의 측벽을 보호를 위해 질소(N2)가스를 사용하였다.
한편, 질소가스의 경우 많이 사용하였을 경우 체임버의 수명을 단축할 수 수 있고, 부가적인 문제를 발생할 수 있으므로, 소량의 질소가스를 주식각단계와 후술하는 제1 과식각단계에서 사용하여 장시간 식각하는 동안 발생할 수 있는 식각속도의 불균일현상(Etch Rate Microloading Effect)를 최소화할 수 있으며, 또한 금속층(120)의 측벽을 보호함으로써 금속배선의 프로파일(Profile)을 조절할 수 있다.
이때, 상기 주식각단계에서 상기 질소(N2):염소(Cl2):염화붕소(BCl3)는 1:12~15:5~8일 수 있다.
예를 들어, 본 발명의 실시예에서는 상기 주식각단계에서 질소(N2):염소(Cl2):염화붕소(BCl3)는 1:13:7로 하여 주식각공정을 진행하였다.
또한, 상기 주식각단계는 소스 전력과 바이어스 전력은 1.5~3:1을 유지하여 식각이 진행될 수 있다.
또한, 상기 주식각단계는 압력은 10~15mT에서 진행할 수 있다.
예를 들어, 본 발명의 실시예에서는 주식각단계에서 소스 전력(Top)과 바이어스(Bottom) 전력은 2:1을 유지하고, 압력 10~15mT에서 5~10sccm의 질소에서 공정을 진행하였다.
또한, 본 발명의 실시예에 따른 금속배선 형성방법은 상기 금속층(120)의 식각시 층간절연층(110) 표면에서의 식각정지를 위한 방법으로 엔드포인트 감지(End Point Detect, EPD) 방법 또는 식각시간을 제어하는 방법을 이용할 수 있다.
다음으로, 상기 제1 과식각하는 단계는 상기 제1 식각가스를 이용하여 상기 금속배선을 20~40% 제1 과식각하는 단계이다.
예를 들어, 본 발명의 실시예에서는 상기 제1 과식각단계에서 질소(N2):염소(Cl2):염화붕소(BCl3)는 1:13:7로 하여 약 30%의 제1 과식각공정을 진행하였다.
다음으로, 상기 제2 과식각단계는 도 8에 도시된 바와 같이 염화붕소(BCl3)와 염소(Cl2) 혼합가스를 제2 식각가스로 하여 상기 금속배선(121) 주변의 층간절연층(110)을 소정 두께 식각하여 제거하는 단계이다.
이때, 상기 제2 과식각단계는 염화붕소(BCl3):염소(Cl2)는 1:1~3일 수 있다.
또한, 상기 제2 과식각단계는 소스 전력과 바이어스 전력은 은 0.5~1.5:1 을 유지하여 식각이 진행될 수 있다.
또한, 상기 제2 과식각단계는 압력은 상기 주식각 단계의 압력인 10~15mT에서 진행할 수 있다.
예를 들어, 본 발명의 실시예에서 상기 제2 과식각단계는 염화붕소(BCl3)와 염소(Cl2)의 비율은 1:1.5, 소스 전력(Top)과 바이어스(Bottom) 전력은 1:1을 유지하고, 압력은 10~15mT에서 금속배선 공정을 진행하였다.
본 발명의 실시예에서는 제1 과식각 후에 염화붕소(BCl2)와 염소(CL2)의 비율과, 소스전력과 바이어스전력의 비율을 낮추어서 추가적으로 제2 과식각을 진행을 하여 제2 과식각에서의 하부금속이 어택받는 것을 최소화하였다.
도 9 및 도 10은 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법의 결과를 나타내는 사진과 도표이다.
도 9는 본 발명의 실시예에 따라 염소(CL2)와 염화붕소(BCl2)에 질소가스를 추가하여 진행한 실험예이다. 도 9의 사진에서 보이듯이 전체적인 프로파일도 양호하고, 폴리의 발생도 거의 없었다.
또한, 도 10은 불화메탄(CHF3)을 기초로 한 종래기술에 의한 실시예(Old)와 본 발명의 실시예(New)에 따라 질소(N2)가 추가되어 금속배선이 형성된 경우의 저항을 비교하여 나타낸 것이다.
도 10의 표에서 세로축은 저항을 나타낸 것이며, 가로축은 금속배선의 폭 (Width)의 각각 다른 부분을 의미한다. 즉, DT1는 2, DT2는 2.5, DT8는 5.5 식으로 0.5씩 증가한다.
다음으로, 상기 표의 우측에서 S2.0, S2.5 등은 금속배선 사이의 거리(Space)를 의미한다. 또한, 상기 표의 우측에서 old 는 종래기술, new는 본 발명으로서 #9, #8은 실험했던 기판의ID 이다.
도 10의 표에서 나타난 것과 같이, 본 발명의 실시예(New)가 종래기술의 실시예(Old) 보다 저항이 균일하면서 상대적으로 낮음으로써 전기적인 특성이 증대됨을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법에 의하면, 금속배선을 형성하기 위한 식각공정에서 질소가스를 추가하고 주식각공정과 과식각공정에서 염소가스와 염화붕소가스의 비율 및 전력의 비율을 조절함으로써 금속층과 식각반응 가스와의 반응을 억제함으로써 금속배선의 프로파일을 좋게 하는 효과가 있다.
또한, 본 발명에 의하면 질소 가스에 의해 금속배선 측벽에 폴리머의 발생을 방지하는 효과가 있다.
또한, 본 발명에 의하면 금속배선의 저항이 낮으면서 균일하여 금속배선의 전기적인 특성을 개선할 수 있는 효과가 있다.
Claims (6)
- 층간절연층이 형성된 기판을 준비하는 단계와,상기 층간절연층 상에 금속층을 형성하는 단계와,상기 금속층상에 하드마스크를 형성하는 단계와,염소(Cl2), 염화붕소(BCl3) 및 질소(N2)의 혼합가스를 제1 식각가스로 하여 상기 금속층을 선택적으로 식각하여 금속배선을 형성하는 주식각하는 단계와,상기 제1 식각가스를 이용하여 상기 금속배선을 20~40% 더 식각하는 제1 과식각하는 단계와,염소(Cl2)와 염화붕소(BCl3)의 혼합가스를 제2 식각가스로 하여 상기 금속배선 주변의 층간절연층을 소정 두께 식각하여 제거하는 제2 과식각단계를 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1 항에 있어서,상기 층간절연층 상에 장벽금속막을 형성하는 단계와,상기 금속층 상에 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 삭제
- 제1 항 또는 제2 항에 있어서,상기 주식각단계에서상기 질소(N2):염소(Cl2):염화붕소(BCl3)는 1:12~15:5~8인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1 항 또는 제2 항에 있어서,상기 제2 과식각단계에서상기 염화붕소(BCl3):염소(Cl2)는 1:1~3인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1 항 또는 제2 항에 있어서,상기 주식각단계는소스 전력과 바이어스 전력은 1.5~3:1을 유지하여 식각이 진행되고,상기 제1 및 제2 과식각단계는소스 전력과 바이어스 전력은 0.5~1.5:1을 유지하여 식각이 진행되고,상기 주식각단계와 상기 제1 및 제2 과식각단계에서의 압력은 10~15mT에서 진행하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132013A KR100764446B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132013A KR100764446B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070069650A KR20070069650A (ko) | 2007-07-03 |
| KR100764446B1 true KR100764446B1 (ko) | 2007-10-05 |
Family
ID=38505240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132013A KR100764446B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100764446B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11984353B2 (en) | 2021-02-04 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | High capacitance MIM device with self aligned spacer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307519A (ja) | 1998-04-03 | 1999-11-05 | United Microelectronics Corp | 酸化タンタルのエッチング処理方法 |
| KR20040006479A (ko) * | 2002-07-12 | 2004-01-24 | 주식회사 하이닉스반도체 | 금속 배선 식각 방법 |
-
2005
- 2005-12-28 KR KR1020050132013A patent/KR100764446B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307519A (ja) | 1998-04-03 | 1999-11-05 | United Microelectronics Corp | 酸化タンタルのエッチング処理方法 |
| KR20040006479A (ko) * | 2002-07-12 | 2004-01-24 | 주식회사 하이닉스반도체 | 금속 배선 식각 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070069650A (ko) | 2007-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0987745B1 (en) | Metallization etching method using a hard mask layer | |
| US6583065B1 (en) | Sidewall polymer forming gas additives for etching processes | |
| JP5273482B2 (ja) | 半導体処理のための方法 | |
| US20040180551A1 (en) | Carbon hard mask for aluminum interconnect fabrication | |
| JP2010503207A5 (ko) | ||
| US6174800B1 (en) | Via formation in a poly(arylene ether) inter metal dielectric layer | |
| KR100769876B1 (ko) | 반도체장치의 제조방법 | |
| KR100450564B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
| KR100493486B1 (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| KR100764446B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| US9384979B2 (en) | Apparatus for the deposition of a conformal film on a substrate and methods therefor | |
| JP2002141407A (ja) | 半導体装置およびその製造方法 | |
| TWI462180B (zh) | 蝕刻複合膜的方式 | |
| JP3065297B2 (ja) | 半導体装置の製造方法およびその製造に用いる装置 | |
| US8053369B2 (en) | Process for forming opening portion in interlayer insulation film on metallic layer of semiconductor device | |
| KR100547242B1 (ko) | 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법 | |
| US6426016B1 (en) | Method for etching passivation layers and antireflective layer on a substrate | |
| US6562721B2 (en) | Dry etching method and method of manufacturing semiconductor device | |
| KR100344770B1 (ko) | 금속배선 형성 방법 | |
| KR100450565B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
| JP3678791B2 (ja) | 半導体装置の製造方法 | |
| KR100668733B1 (ko) | 반도체 소자의 비아 콘택 홀 형성 방법 | |
| KR20050031302A (ko) | 반도체 배선 형성 방법 | |
| KR100467817B1 (ko) | 반도체 소자의 금속배선 부식 방지방법 | |
| JP3312440B2 (ja) | 配線材料層のエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20100823 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |